CN116169162A - Rc-igbt功率器件及制备方法 - Google Patents

Rc-igbt功率器件及制备方法 Download PDF

Info

Publication number
CN116169162A
CN116169162A CN202310340150.6A CN202310340150A CN116169162A CN 116169162 A CN116169162 A CN 116169162A CN 202310340150 A CN202310340150 A CN 202310340150A CN 116169162 A CN116169162 A CN 116169162A
Authority
CN
China
Prior art keywords
region
frd
conductivity type
igbt
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310340150.6A
Other languages
English (en)
Inventor
张广银
朱阳军
邓小社
杨飞
吴凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xinchangzheng Technology Co ltd
Jiangsu Chip Long March Microelectronics Group Co ltd
Original Assignee
Nanjing Xinchangzheng Technology Co ltd
Jiangsu Chip Long March Microelectronics Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xinchangzheng Technology Co ltd, Jiangsu Chip Long March Microelectronics Group Co ltd filed Critical Nanjing Xinchangzheng Technology Co ltd
Priority to CN202310340150.6A priority Critical patent/CN116169162A/zh
Publication of CN116169162A publication Critical patent/CN116169162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种RC‑IGBT功率器件及制备方法。其包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构,还包括用于隔离第二导电类型集电区以及与所述第二导电类型集电区邻近第一导电类型FRD阴极区的背面隔离沟槽,背面隔离沟槽的外侧壁与所隔离的第二导电类型集电区以及第一导电类型FRD阴极区接触,所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内,且所述背面隔离沟槽的槽底由位于第一导电类型场截止缓冲层内的第二导电类型注入区包覆。本发明能降低IGBT与FRD间的相互影响,提高FRD反向恢复的软度,提升器件的整体性能。

Description

RC-IGBT功率器件及制备方法
技术领域
本发明涉及一种功率器件及制备方法,尤其是一种RC-IGBT功率器件及制备方法。
背景技术
常规IGBT(Insulated Gate Bipolar Transistor)在应用中,往往是半桥或者三相全桥应用,一般需要反并联一颗二极管作为续流通路。RC-IGBT为逆导型IGBT器件,将IGBT和反并联的续流二极管(FRD)集成到同一颗芯片上,通过采取特殊的背面工艺实现自带的换流功能,不仅大幅降低制造成本和节省芯片面积,而且封装成本和测试成本均可以降低,相对于应用而言,可以减小电力***的体积和复杂度,通常用于电机控制中。
对于RC-IGBT中,FRD反向恢复硬度大,叠加电机应用中,大电感会产生较高的过冲电压,对电机应用的场景非常不友好。因此,RC-IGBT的制造过程中,如何优化IGBT和集成FRD的性能,成为行业内研究重点,尤其是制造过程中,如何规避IGBT和FRD的相互影响,尽量优化FRD的反向恢复特性是本技术领域的技术难题。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种RC-IGBT功率器件及制备方法,其能降低IGBT与FRD间的相互影响,提高FRD反向恢复的软度,提高器件的性能。
按照本发明提供的技术方案,所述RC-IGBT功率器件,包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构,所述背面结构包括制备于所述衬底背面的第一导电类型场截止缓冲层、制备于所述第一导电类型场截止缓冲层上的第一导电类型FRD阴极区以及制备于所述第一导电类型场截止缓冲层上的第二导电类型集电区,其中,
所述第二导电类型集电区与正面元胞结构内相应的IGBT正面元胞单元正对应,第一导电类型FRD阴极区与正面元胞结构内相应的FRD正面元胞单元正对应,第二导电类型集电区与第一导电类型FRD阴极区邻近;
还包括用于隔离第二导电类型集电区以及与所述第二导电类型集电区邻近第一导电类型FRD阴极区的背面隔离沟槽,背面隔离沟槽的外侧壁与所隔离的第二导电类型集电区以及第一导电类型FRD阴极区接触,所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内,且所述背面隔离沟槽的槽底由位于第一导电类型场截止缓冲层内的第二导电类型注入区包覆;
第二导电类型注入区与所述背面隔离沟槽两侧的第二导电类型集电区以及第一导电类型FRD阴极区接触,
第二导电类型集电区、第一导电类型FRD阴极区以及第二导电类型注入区均与背面金属电极欧姆接触。
所述背面隔离沟槽的槽底呈圆弧状或平直状;
背面金属电极还填充在所述背面隔离沟槽内,利用填充在背面隔离沟槽内的背面金属电极与包覆背面隔离沟槽槽底的第二导电类型注入区欧姆接触。
正面元胞结构制备于衬底的元胞区,在元胞区内设置横贯所述元胞区的第二导电类型基区;
正面元胞结构内的IGBT正面元胞单元相互并联成一体,在任意两相邻IGBT正面元胞单元之间设置一FRD正面元胞单元,其中,
IGBT正面元胞单元采用沟槽栅结构;
FRD正面元胞单元包括至少两个FRD单元沟槽,FRD单元沟槽内填充FRD单元多晶硅,所述FRD单元多晶硅通过FRD单元多晶硅绝缘介质层与所在FRD单元沟槽的内壁绝缘隔离;
沟槽栅结构内IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第二导电类型基区的下方,第二导电类型基区与IGBT单元沟槽以及FRD单元沟槽相应的外侧壁接触;
相邻FRD单元沟槽间的第二导电类型基区与FRD阳极金属欧姆接触。
还包括制备于衬底元胞区内的第一导电类型高能注入层,其中,
第一导电类型高能注入层位于第二导电类型基区的下方,且第一导电类型高能注入层与第二导电类型基区邻接;
IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第一导电类型高能注入层内。
对IGBT正面元胞单元,还包括填充于所述IGBT单元沟槽内的沟槽栅多晶硅以及与IGBT单元沟槽外侧壁接触的第一导电类型发射区,其中,
沟槽栅多晶硅通过沟槽栅多晶硅绝缘介质层与所在IGBT单元沟槽的内壁绝缘隔离,沟槽栅多晶硅与衬底上方的栅极金属层欧姆接触;
第一导电类型发射区位于第二导电类型基区内,第一导电类型发射区以及所在的第二导电类型基区均与发射极金属欧姆接触。
发射极金属通过第二导电类型发射极金属欧姆接触区与所对应的第二导电类型基区电连接;
FRD阳极金属通过第二导电类型阳极金属欧姆接触区与所对应的第二导电类型基区电连接;
第二导电类型发射极金属欧姆接触区、第二导电类型阳极金属欧姆接触区相应的掺杂浓度均大于第二导电类型基区的掺杂浓度。
先在衬底的元胞区内制备第一导电类型高能注入层,并在制备得到第一导电类型高能注入层后,再在衬底的正面进行正面元胞工艺,以制备得到所需的正面元胞结构,其中,
制备第一导电类型高能注入层时,注入第一导电类型杂质离子的能量为2MeV,注入第一导电类型杂质离子的剂量为*e12量级,注入第一导电类型杂质离子的类型包括P或H;
第一导电类型杂质离子注入后,进行高温退火步骤,以激活形成所需第一导电类型高能注入层,其中,所述高温退火步骤中的退火温度为1150℃。
一种RC-IGBT功率器件的制备方法,用于制备所述的RC-IGBT功率器件,其中,所述制备方法包括如下步骤:
提供具有第一导电类型的衬底,并在所述第一导电类型衬底的元胞区进行正面元胞工艺,以制备得到所需的正面元胞结构;
对上述的衬底进行背面注入工艺步骤,以经背面注入工艺后,制备得到位于衬底背面的第一导电类型场截止缓冲层、制备于所述第一导电类型场截止缓冲层上的第一导电类型注入层;
对上述衬底的背面进行沟槽刻蚀工艺,以制备得到所需的背面隔离沟槽,其中,所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内;
对上述衬底的背面进行不同导电类型杂质离子的注入,以利用第一导电类型注入层形成第一导电类型FRD阴极区、第二导电类型集电区以及第二导电类型注入区,其中,
第二导电类型注入区位于第一导电类型场截止缓冲层内,且包覆背面隔离沟槽位于第一导电类型场截止缓冲层内的槽底,第二导电类型集电区与正面元胞结构内的IGBT正面元胞正对应,第一导电类型FRD阴极区与正面元胞结构内的FRD正面元胞正对应,第二导电类型集电区通过背面隔离沟槽与相邻的第一导电类型FRD阴极区隔离;
对上述衬底的背面进行金属淀积工艺,以形成背面金属电极,其中,所述背面金属电极与第二导电类型集电区、第一导电类型FRD阴极区以及第二导电类型注入区均欧姆接触。
提供衬底后,先在衬底的正面进行第一导电类型杂质离子的注入,以得到第一导电类型高能注入区,其中,
注入第一导电类型杂质离子的能量为100keV~2MeV,注入第一导电类型杂质离子的剂量为5e12~1e13量级,注入N型杂质离子的类型包括P或H;
第一导电类型杂质离子注入后,进行高温退火步骤,以激活形成所需第一导电类型高能注入区,其中,所述高温退火步骤中的退火温度为900℃~1150℃;
制备得到第一导电类型高能注入区后,在衬底的正面进行正面元胞工艺,以制备得到正面元胞结构,其中,制备得到正面元胞结构后,利用第一导电类型高能注入区形成第一导电类型高能注入层。
正面元胞结构制备于衬底的元胞区,在元胞区内设置横贯所述元胞区的第二导电类型基区;
正面元胞结构包括若干并联分布的IGBT正面元胞单元以及分布于任意两相邻IGBT正面元胞单元之间的FRD正面元胞单元,其中,
IGBT正面元胞单元采用沟槽栅结构;
FRD正面元胞单元包括至少两个FRD单元沟槽,FRD单元沟槽内填充FRD单元多晶硅,所述FRD单元多晶硅通过FRD单元多晶硅绝缘介质层与所在FRD单元沟槽的内壁绝缘隔离;
沟槽栅结构内IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第二导电类型基区的下方,第二导电类型基区与IGBT单元沟槽以及FRD单元沟槽相应的外侧壁接触;
相邻FRD单元沟槽间的第二导电类型基区与FRD阳极金属欧姆接触;
IGBT单元沟槽以及FRD单元沟槽相应的槽底均位于第一导电类型高能注入层内。
所述“第一导电类型”和“第二导电类型”两者中,对于N型RC-IGBT功率器件,第一导电类型指N型,第二导电类型为P型;对于P型RC-IGBT功率器件,第一导电类型与第二导电类型所指的类型与N型功率器件正好相反。
本发明的优点:
通过在衬底的正面进行离子注入形成第一导电类型高能离子注入区并最终形成第一导电类型高能离子注入层,可优化所形成IGBT和FRD的载流子分布,降低Vcesat的同时也降低FRD的Irrm,使得产品更加适合于电机控制的方案中。
通过背面隔离沟槽可实现对第二导电类型集电区与第一导电类型FRD阴极区的隔离,规避RC-IGBT内FRD区域和IGBT区域的相互影响,更精确的控制背面各区域,尤其是精确控制IGBT区域的有效宽度和掺杂浓度,优化利用IGBT集电极区提升IGBT的整体性能。
在形成第二导电类型集电区以及第二导电类型注入区时,通过对衬底的背面进行第二导电类型杂质离子的普注,可降低第一导电类型场截止缓冲层内背面隔离沟槽槽底所在区域的掺杂浓度,提高第一导电类型场截止缓冲层内背面隔离沟槽槽底所在区域的电阻率,即使在较小的电流下也可以触发IGBT背面的硼注入,使得RC-IGBT功率器件的snapback可以发生在非常小的电流下,进而可以忽略不计。
由于背面隔离沟槽会伸入第一导电类型场截止缓冲层内,第一导电类型FRD阴极区在进行硼注入时的效率提高,有助于FRD在反向恢复的过程中增加背部硼的注入,从而增加反向恢复的软度,避免高的di/dt叠加上大的***电感而产生过压尖峰,损坏***。
附图说明
图1为本发明RC-IGBT功率器件的一种实施例示意图。
图2~图9为本发明RC-IGBT功率器件制备方法的一种实施例工艺步骤剖视图,其中,
图2为本发明制备得到N+高能注入区后的一种实施例剖视图。
图3为本发明制备得到沟槽栅多晶硅以及FRD单元多晶硅后的一种实施例剖视图。
图4为本发明制备得到发射极金属以及FRD阳极金属后的一种实施例剖视图。
图5为本发明制备得到N+注入层后的一种实施例剖视图。
图6为本发明沟槽刻蚀形成背面隔离沟槽的一种实施例剖视图。
图7为本发明沟槽刻蚀形成背面隔离沟槽的另一种实施例剖视图。
图8为对图7中的实施例进行P型杂质离子注入后的剖视图。
图9为本发明制备得到背面金属电极后的一种实施例剖视图。
附图标记说明:1-沟槽栅多晶硅、2-沟槽栅多晶硅绝缘介质层、3-N+高能注入层、4-P型基区、5-P+发射极金属欧姆接触区、6-N+发射区、7-发射极金属、8-FRD阳极金属、9-衬底、10-N型场截止缓冲层、11-背面金属电极、12-P型集电区、13-P型注入区、14-N型FRD阴极区、15-FRD单元沟槽、16-IGBT单元沟槽、17-P+阳极金属欧姆接触区、18-FRD单元多晶硅、19-FRD单元多晶硅绝缘介质层、20-背面金属填充体、21-N+高能注入区、22-背面隔离沟槽、23-N型集电区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能降低IGBT与FRD间的相互影响,提高FRD反向恢复的软度,提高器件的整体性能,对RC-IGBT功率器件,本发明的一种实施例中,包括具有N导电类型的衬底9、制备于所述衬底9正面的正面元胞结构以及制备于所述衬底9背面的背面结构,所述背面结构包括制备于所述衬底9背面的N型场截止缓冲层10、制备于所述N型场截止缓冲层10上的N型FRD阴极区14以及制备于所述N型场截止缓冲层10上的P型集电区12,其中,
所述P型集电区12与正面元胞结构内相应的IGBT正面元胞单元正对应,N型FRD阴极区14与正面元胞结构内相应的FRD正面元胞单元正对应,一P型集电区12与一N型FRD阴极区14邻近;
还包括用于隔离P型集电区12以及与所述P型集电区12邻近N型FRD阴极区14的背面隔离沟槽22,背面隔离沟槽22的外侧壁与所隔离的P型集电区12以及N型FRD阴极区14接触,所述背面隔离沟槽22的槽底伸入N型场截止缓冲层10内,且所述背面隔离沟槽22的槽底由位于N型场截止缓冲层10内的P型注入区13包覆;
P型注入区13与所述背面隔离沟槽22两侧的P型集电区12以及N型FRD阴极区14接触,
P型集电区12、N型FRD阴极区14以及P型注入区13均与背面金属电极11欧姆接触。
具体地,衬底9的材料可采用现有常用的形式,如可选择为硅衬底等,具体可根据实际需要选择,以能满足应用需求为准。一般地,衬底9具有正面以及与正面相对应的背面,在衬底9的正面制备正面元胞结构,在衬底9的背面可制备得到背面结构,其中,正面元胞结构可采用现有常用的形式,图1和图9中示出了正面元胞结构的一种实施例,正面元胞结构的具体情况可根据需要选择,具体以能满足RC-IGBT器件的要求为准。
图1和图9中也示出了RC-IGBT器件的一种背面结构,图中,背面结构一般至少包括N型场截止缓冲层10,N型场截止缓冲层10的掺杂浓度大于N型衬底9的掺杂浓度,一般地,可通过在N型衬底9的背面通过离子注入以及退火等工艺制备形成N型场截止缓冲层10,N型场截止缓冲层10一般与整个元胞区对应。对一RC-IGBT功率器件,一般包括位于中心的元胞区以及环绕包围所述元胞区的终端保护区,也即正面元胞结构位于元胞区,元胞区、终端保护区的具体作用以及分布状态等可均与现有相一致。
为了能形成IGBT的集电极,需在N型场截止缓冲层10上设置P型集电区12,为了能形成FRD的阴极,需要在N型场截止缓冲层10上设置N型FRD阴极区14;P型集电区12以及N型FRD阴极区14均与背面金属电极11欧姆接触,具体地,利用P型集电区12形成IGBT器件集电极、利用N型FRD阴极区14形成FRD的阴极的具体形式与现有相一致。本发明的一种实施例中,一P型集电区12需要与正面元胞结构内的一IGBT正面元胞单元正对应,一N型FRD阴极区14需与正面元胞结构内的一FRD正面元胞单元正对应。
图1和图9中,示出了设置两个P型集电区12以及一个N型FRD阴极区14的实施例,此时,正面元胞结构内具有两个IGBT正面元胞单元以及一个FRD正面元胞单元;正面元胞结构还可以采用其他实施情况,具体可以根据需要选择,以能满足实际的应用需求为准。
现有技术中,一P型集电区12与相应的N型FRD阴极区14邻近且接触,此时,P型集电区12与所邻接N型FRD阴极区14间会产生相互影响,且不方便有效对P型集电区12的掺杂浓度等进行调节。为能避免相互影响,本发明的一种实施例中,利用背面隔离沟槽22将一P型集电区12与邻近的N型FRD阴极区14隔离,其中,背面隔离沟槽22贯穿P型集电区12以及N型FRD阴极区14,背面隔离沟槽22的槽底位于N型场截止缓冲层10内,也即背面隔离沟槽22的深度大于P型集电区12与N型FRD阴极区14相对应的厚度。P型集电区12、N型FRD阴极区14与相应背面隔离沟槽22外侧壁接触。
本发明的一种实施例中,所述背面隔离沟槽22的槽底呈圆弧状或平直状;
背面金属电极11还填充在所述背面隔离沟槽22内,利用填充在背面隔离沟槽22内的背面金属电极11与包覆背面隔离沟槽22槽底的P型注入区13欧姆接触。
图6中示出了背面隔离沟槽22的槽底呈平直状的一种实施例,图7中示出了背面隔离沟槽22的槽底呈圆弧状的一种实施例,背面隔离沟槽22的形状可根据实际需要选择,如可通过工艺条件选择确定背面隔离沟槽22的形状,具体以能满足实际的应用需求为准。
具体实施时,在刻蚀形成背面隔离沟槽22后,通过离子注入方式形成P型注入区13,所述P型注入区13位于N型场截止缓冲层10内,且P型注入区13包覆背面隔离沟槽22位于N型场截止缓冲层10内槽底,如图1和图9所示,当然,P型注入区13与由背面隔离沟槽22所隔离的P型集电区12以及N型FRD阴极区14接触。P型注入区13与P型集电区12可通过同一工艺步骤制备得到。
通过离子注入形成P型注入区13后,可降低N型场截止缓冲层10正对应区域的掺杂浓度,此时,可使得RC-IGBT功率器件的snap back可以发生在非常小的电流下,进而可以忽略不计。利用背面隔离沟槽22可使得N型场截止缓冲层10相应区域厚度变薄后,P型注入区13在背面加高压时,有助于FRD在反向恢复的过程中增加背部的硼离子的注入,增加反向恢复的软度,提升器件的综合性能。
本发明的一种实施例中,正面元胞结构制备于衬底的元胞区,在元胞区内设置横贯所述元胞区的P型基区4;
正面元胞结构内的IGBT正面元胞单元相互并联成一体,在任意两相邻IGBT正面元胞单元之间设置一FRD正面元胞单元,其中,
IGBT正面元胞单元采用沟槽栅结构;
FRD正面元胞单元包括至少两个FRD单元沟槽15,FRD单元沟槽15内填充FRD单元多晶硅18,所述FRD单元多晶硅18通过FRD单元多晶硅绝缘介质层19与所在FRD单元沟槽15的内壁绝缘隔离;
沟槽栅结构内IGBT单元沟槽16的槽底以及FRD单元沟槽15的槽底均位于P型基区4的下方,P型基区4与IGBT单元沟槽16以及FRD单元沟槽15相应的外侧壁接触;
相邻FRD单元沟槽15间的P型基区4与FRD阳极金属8欧姆接触。
由上述说明可知,正面元胞结构制备于元胞区,P型基区4横贯元胞区,具体是指元胞区内均分布有P型基区4,P型基区4一般从衬底9的正面垂直向背面方向延伸。正面元胞结构内,IGBT正面元胞单元相互并联成一体,具体将IGBT正面元胞单元相互并联成一体的方式以及目的与现有相一致,对图1和图8示出的正面元胞结构中,IGBT正面元胞单元采用沟槽栅结构,当采用沟槽栅结构时,至少包括一IGBT元胞沟槽16。
本发明的一种实施例中,对IGBT正面元胞单元,还包括填充于所述IGBT单元沟槽16内的沟槽栅多晶硅1以及与IGBT单元沟槽16外侧壁接触的N+发射区6,其中,
沟槽栅多晶硅1通过沟槽栅多晶硅绝缘介质层2与所在IGBT单元沟槽16的内壁绝缘隔离,沟槽栅多晶硅1与衬底上方的栅极金属层欧姆接触;
N+发射区6位于P型基区4内,N+发射区6以及所在的P型基区4均与发射极金属7欧姆接触。
具体地,沟槽栅多晶硅1填充在IGBT单元沟槽16内,沟槽栅多晶硅绝缘介质层2一般可为二氧化硅层,沟槽栅多晶硅绝缘介质层2为二氧化硅层时,可通过热氧化等工艺方式制备得到。图1和图8中,N+发射区6与IGBT单元沟槽16的外侧壁接触,N+发射区6位于一与IGBT单元沟槽16外侧壁接触的P型基区4内,也即图1和图8中,利用IGBT单元沟槽16以及FRD单元沟槽15能实现对P型基区4的分隔。
为了能形成IGBT器件的栅电极,沟槽栅多晶硅1需与栅极金属层欧姆接触,也即利用栅极金属层以及与所述栅极金属层欧姆接触的沟槽栅多晶硅1可形成栅电极,栅极金属层在衬底9上方的分布情况,以及利用栅极金属层与沟槽栅多晶硅1配合形成栅电极的情况均与现有相一致。为了能形成IGBT器件的发射极,需要将N+发射区6、N+发射区所在的P型基区4与发射极金属7欧姆接触,发射极金属7一般需与沟槽栅多晶硅1绝缘隔离,利用发射极金属7形成发射极的具体情况可与现有相一致。
图1和图8中,FRD正面元胞单元至少包括两个FRD单元沟槽15,一般地,FRD单元沟槽15与IGBT单元沟槽16可采用同一工艺步骤制备得到。FRD单元沟槽15的槽底以及IGBT单元沟槽16的槽底均位于P型基区4的下方,也即FRD单元沟槽15以及IGBT单元沟槽16贯穿P型基区4。
在FRD单元沟槽15内填充FRD单元多晶硅18,FRD单元多晶硅18通过FRD单元多晶硅绝缘介质层19与所在的FRD单元沟槽15绝缘隔离,一般地,FRD单元多晶硅18可与沟槽栅多晶硅1采用同一工艺步骤制备得到,FRD单元多晶硅绝缘介质层19与沟槽栅多晶硅绝缘介质层2采用同一工艺步骤制备得到。
与IGBT正面元胞不同的是,FRD单元多晶硅绝缘介质层19不与栅极金属层欧姆接触。在FRD单元沟槽15的外侧壁也可以不设置N+发射区6,或者即使设置N+发射区6,也无法利用N+发射区6形成导电沟道。图1和图8中,为了工艺的一致性,在邻近IGBT单元沟槽16的一侧,FRD单元沟槽15的外侧壁也设置了N+发射区6。同时,在相邻的FRD单元沟槽15之间的外侧壁不设置N+发射区6。
为了能形成FRD的阳极端,FRD阳极金属8与相邻FRD单元沟槽15之间的P型基区4欧姆接触,当然,FRD阳极金属8也需要与FRD单元沟槽15内的FRD单元多晶硅18绝缘隔离。
由上述说明可知,N型FRD阴极区14与FRD正面元胞单元正对应时,具体是指至少与相邻FRD单元沟槽15内的P型基区4对应,当然,N型FRD阴极区14还与FRD单元沟槽15对应。P型集电区12与IGBT正面元胞正对应,具体是指P型集电区12至少与部分IGBT单元沟槽16以及相应与IGBT单元沟槽16外侧壁接触的P型基区4对应,图1和图8中,P型集电区12还会延伸在与IGBT单元沟槽16邻近的FRD单元沟槽15下方,N型FRD阴极区14也会延伸在相应FRD单元沟槽15的下方。具体地,所述对应,具体是指向一方投影时,投影区域相互重叠,也即空间上交叠。
本发明的一种实施例中,发射极金属7通过P+发射极金属欧姆接触区5与所对应的P型基区4电连接;
FRD阳极金属8通过P+阳极金属欧姆接触区17与所对应的P型基区4电连接;
P+发射极金属欧姆接触区5、P+阳极金属欧姆接触区17相应的掺杂浓度均大于P型基区4的掺杂浓度。
为了提高欧姆接触的可靠性,利用P+发射极金属欧姆接触区5与发射极金属7欧姆接触,以及,利用P+阳极金属欧姆接触区17与FRD阳极金属8欧姆接触,进而实现发射极金属7与P+发射极欧姆接触区5所在的P型基区4电连接,以及FRD阳极金属8与P+阳极金属欧姆接触区17所在的P型基区4电连接。
一般地,P+发射极金属欧姆接触区5与P+阳极金属欧姆接触区17采用同一工艺步骤制备得到。图1和图8中,P+发射极金属欧姆接触区5与两侧的N+发射区6接触,即P+发射极金属欧姆接触区5与N+发射区6位于同一P型基区4内,P+阳极金属欧姆接触区17位于两相邻FRD单元沟槽15之间的P型基区4内。
本发明的一种实施中,还包括制备于衬底元胞区内的N+高能注入层3,其中,
N+高能注入层3位于P型基区4的下方,且N+高能注入层3与P型基区4邻接;
IGBT单元沟槽16的槽底以及FRD单元沟槽15的槽底均位于N+高能注入层3内。
具体地,N+高能注入层3的掺杂浓度大于衬底9的掺杂浓度,N+高能注入层3邻近衬底9的正面。N+高能注入层3也横贯元胞区,也即与P型基区4分布相一致,N+高能注入层3位于P型基区4的下方,N+高能注入层3与P型基区4邻接,也即N+高能注入层3与P型基区4的结合部位于FRD单元沟槽15以及IGBT单元沟槽相应槽底的上方。
图1和图9中,IGBT单元沟槽16的槽底以及FRD单元沟槽15的槽底均位于N+高能注入层3内,也即利用N+高能注入层3能实现对IGBT单元沟槽16以及FRD单元沟槽15相应槽底的包覆。
本发明的一种实施例中,先在衬底9的元胞区内制备N+高能注入层3,并在制备得到N+高能注入层3后,再在衬底9的正面进行正面元胞工艺,以制备得到所需的正面元胞结构,其中,
制备N+高能注入层3时,注入N型杂质离子的能量为100keV~2MeV,注入N型杂质离子的剂量为5e12~1e13量级,注入N型杂质离子的类型包括P或H;
N型杂质离子注入后,进行高温退火步骤,以激活形成所需N+高能注入层3,其中,所述高温退火步骤中的退火温度为900℃~1150℃。
具体实施时,一般需要先制备N+高能注入层3,然后在进行正面元胞工艺,进行正面元胞工艺得到正面元胞结构。由上述说明可知,进行正面元胞工艺,也即制备IGBT单元沟槽16以及FRD单元沟槽15的工艺步骤。采用对衬底9的正面进行N型杂质离子普注的方式制备N+高能注入层3。
对上述的RC-IGBT器件,本发明提供所述RC-IGBT功率器件的制备方法,具体地,用于制备所述的RC-IGBT功率器件,其中,所述制备方法包括如下步骤:
提供具有N导电类型的衬底9,并在所述N型衬底9的元胞区进行正面元胞工艺,以制备得到所需的正面元胞结构;
对上述的衬底9进行背面注入工艺步骤,以经背面注入工艺后,制备得到位于衬底9背面的N型场截止缓冲层10、制备于所述N型场截止缓冲层10上的N型注入层;
对上述衬底9的背面进行沟槽刻蚀工艺,以制备得到所需的背面隔离沟槽22,其中,所述背面隔离沟槽22的槽底伸入N型场截止缓冲层10内;
对上述衬底9的背面进行P型杂质离子的注入,以利用N型注入层形成N型FRD阴极区14、P型集电区12以及P型注入区13,其中,
P型注入区13位于N型场截止缓冲层10内,且包覆背面隔离沟槽22位于N型场截止缓冲层10内的槽底,P型集电区12与正面元胞结构内的IGBT正面元胞正对应,N型FRD阴极区14与正面元胞结构内的FRD正面元胞正对应,P型集电区12通过背面隔离沟槽22与相邻的N型FRD阴极区14隔离;
对上述衬底9的背面进行金属淀积工艺,以形成背面金属电极11,其中,所述背面金属电极11与P型集电区12、N型FRD阴极区14以及P型注入区13均欧姆接触。
具体实施时,一般现在衬底9的正面进行正面元胞工艺,在进行正面元胞工艺后再进行背面工艺步骤,图2~图9中示出了先进行正面元胞工艺,再进行背面工艺步骤的一种实施例,下面结合图2~图9的工艺步骤对本发明的制备方法进行具体说明。
本发明的一种实施例中,提供衬底9后,先在衬底9的正面进行N型杂质离子的注入,以得到N+高能注入区21,其中,
注入N型杂质离子的能量为2MeV,注入N型杂质离子的剂量为*e12量级,注入N型杂质离子的类型包括P(磷)或H(氢);
N型杂质离子注入后,进行高温退火步骤,以激活形成所需N+高能注入区21,其中,所述高温退火步骤中的退火温度为1150℃;
制备得到N+高能注入区21后,在衬底9的正面进行正面元胞工艺,以制备得到正面元胞结构,其中,制备得到正面元胞结构后,利用N+高能注入区21形成N+高能注入层3。
图2中,为在衬底9的正面进行N型杂质离子注入得到的N+高能注入区21,N+高能注入区21从衬底9的正面垂直向衬底9的背面延伸,即上述的N+高能注入层3基于所述N+高能注入区21形成。
具体实施时,通过注入形成N+高能注入区21,进而形成最终的N+高能注入层3后,可以优化IGBT区域的正面载流子浓度分布,由于N+高能注入层3的掺杂浓度与衬底9的掺杂浓度浓度差异,可以形成阻挡空穴的势垒,有助于降低Vcesat;而N+高能注入层3相对于FRD单元阳极的P型基区4,则可以抑制FRD正面元胞阳极区的空穴的注入效率,降低PN结附件的载流子浓度,从而降低反向恢复电流峰值(Irrm)和反向恢复时间(Trr)。
图3中,为进行正面元胞工艺后的一种实施例,此时,得到填充在IGBT单元沟槽16内的沟槽栅多晶硅1以及填充在FRD单元沟槽15内的FRD单元多晶硅18;具体地,在制备形成N+高能注入区21后,先通过离子注入工艺形成P型基区4,形成P型基区4的离子注入工艺的条件以及过程可根据需要选择,以能得到P型基区4为准。P型基区4的深度小于N+高能注入区21的深度,在P型基区4后,可利用P型基区4下方的N+高能注入区21形成N+高能注入层3。
通过本技术常用的沟槽刻蚀工艺,可同时制备得到IGBT单元沟槽16以及FRD单元沟槽15,IGBT单元沟槽16以及FRD单元沟槽15的深度小于N+高能注入区21的厚度。对IGBT单元沟槽16以及FRD单元沟槽15,一般深度可为5μm-6μm,宽度在0.8um左右。
在形成IGBT单元沟槽16以及FRD单元沟槽15后,即制备沟槽栅多晶硅绝缘介质层2以及FRD单元多晶硅绝缘介质层19,然后,通过多晶硅填充,以能制备得到沟槽栅多晶硅2以及FRD单元多晶硅18。
图4中,在制备得到沟槽栅多晶硅1以及FRD单元多晶硅18后,通过离子注入分别形成N+发射区6以及提高欧姆接触可靠性的P+发射极金属欧姆接触区5与P+阳极金属欧姆接触区17。此后,进行介质层淀积、接触孔刻蚀以及金属层淀积等工艺步骤,以形成发射极金属7、栅极金属层以及FRD阳极金属8,此时,即完成了正面元胞工艺。
在进行背面工艺步骤时,一般可利用玻璃衬底与上述进行正面元胞工艺后的衬底9临时键合,以便对衬底9的背面进行工艺加工。一般地,需要对衬底9的背面采用本技术领域常用的技术手段进行减薄。
在对衬底9的背面进行减薄等工艺处理后,进行N型杂质离子注入,如磷离子或者氢离子注入,以形成N型场截止缓冲层10,具体形成N型场截止缓冲层10的工艺条件等可根据需要选择,一般厚度在5μm以上。
在形成N型场截止缓冲层10后,对所述N型场截止缓冲层10进行所需的离子注入,以形成N型FRD阴极区14以及N型集电区23,N型FRD阴极区14的掺杂浓度大于N型集电区23与N型场截止缓冲层10相应的掺杂浓度。由上述说明可知,N型FRD阴极区14与正面元胞结构内的FRD正面元胞正对应,N型集电区23用于与正面元胞结构内的IGBT正面元胞对应;具体可采用本技术领域常用的注入方式,通过在与FRD正面元胞对应的区域进行N型杂质离子形成N型FRD阴极区14以及N型集电区23。图5中,N型集电区23与邻近的N型FRD阴极区14接触。
图6中,通过选择性地掩蔽和刻蚀的方式进行沟槽刻蚀,以形成背面隔离沟槽22,具体通过沟槽刻蚀形成背面隔离沟槽22的工艺条件以及过程可与现有相一致。图6中,背面隔离沟槽22位于N型FRD阴极区14与N型集电区23的结合部,背面隔离沟槽22贯通N型FRD阴极区14以及N型集电区23。具体实施时,背面隔离沟槽22一般可位于FRD单元沟槽15的下方,背面隔离沟槽22的深度一般可为3μm,背面隔离沟槽22的槽底可呈圆弧状或平直状,如图6和图7所示,背面隔离沟槽22槽底形状可根据工艺选择。通过背面隔离沟槽22可实现将N型FRD阴极区14与N型集电区23隔离,即N型集电区23不与N型FRD阴极区14接触。
具体实施时,刻蚀形成背面隔离沟槽22后,对衬底9的背面进行B(硼)的杂质离子普注,此时,不需要掩膜版,B注入的能量和剂量一般为*e13量级,注入完成后再进行激光退火激活杂质,注入到N型FRD阴极区14的硼被高浓度的磷中和,注入到N型集电区23后可形成P型集电区12,注入到背面隔离沟槽22内后形成P型注入区13,如图8所示。具体地,激光退火的工艺条件等可根据实际需要选择,以能满足所需的激光退火激活为准。
图8中,示出了图7中背面隔离沟槽22进行注入后形成P型注入区13的实施例,对于图6中的背面隔离沟槽22的形式未示出,具体可以参考图8的示例,此处不再举例说明。
在形成P型集电区12以及P型注入区13后,通过在衬底9背面进行金属蒸发等工艺制备得到背面金属电极11,背面金属电极11也会填充在背面隔离沟槽22内,填充在背面隔离沟槽22内后可形成背面金属填充体20。背面金属电极11覆盖在P型集电区12以及N型FRD阴极区14上,此时,背面金属电极11与P型集电区12以及N型FRD阴极区14欧姆接触,并通过背面金属填充体20与P型注入区13欧姆接触,如图9所示,此时,即完成了背面工艺步骤,也即制备了所需的RC-IGBT功率器件。当然,背面工艺步骤完成后,需要解除与玻璃衬底的临时键合,解除临时键合的方式以及过程可根据需要选择,以能解除临时键合的目的为准。
由上述说明可知,通过在衬底9的正面进行离子注入形成N+高能离子注入区21并最终形成的N+高能离子注入层3,可优化所形成IGBT和FRD的载流子分布,降低Vcesat的同时也降低FRD的Irrm,使得产品更加适合于电机控制的方案中。
通过背面隔离沟槽22可实现对P型集电区12与N型FRD阴极区14的隔离,规避RC-IGBT内FRD区域和IGBT区域的相互影响,更精确的控制背面各区域,尤其是IGBT区域的有效宽度和掺杂浓度,优化利用IGBT集电极区提升IGBT的整体性能。
对RC-IGBT功率器件,发生snap back的原因是电流从正面到背面的流通路径时,在背面P型区(P型集电区12以及P型注入区13)和N型场截止缓冲层10间会有一个压降,当压降大于0.7V时,背面PN结正偏,进入IGBT模式,表现为电压Vce的降低。本发明的一种实施例中,在形成P型集电区12以及P型注入区13时,通过对衬底9的背面进行P型杂质离子的普注,可降低N型场截止缓冲层10内背面隔离沟槽22槽底所在区域的掺杂浓度,提高N型场截止缓冲层10内背面隔离沟槽22槽底所在区域的电阻率,此时,在小电流下也可以达到0.7V的压降,也即在较小的电流下也可以触发IGBT背面的硼注入,使得RC-IGBT功率器件的snapback可以发生在非常小的电流下,进而可以忽略不计。
FRD在反向恢复时,背面处于加高压状态,由于背面P型注入区13的存在,会向正面注入空穴,如果N型场截止缓冲层10浓度降低,相当于可以增加背面空穴的注入效率,空穴的注入,可以延缓FRD关断的过程,表现为反向恢复软度的增加;避免高的di/dt叠加上大的***电感而产生过压尖峰,损坏***。

Claims (10)

1.一种RC-IGBT功率器件,包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构,所述背面结构包括制备于所述衬底背面的第一导电类型场截止缓冲层、制备于所述第一导电类型场截止缓冲层上的第一导电类型FRD阴极区以及制备于所述第一导电类型场截止缓冲层上的第二导电类型集电区,其中,
所述第二导电类型集电区与正面元胞结构内相应的IGBT正面元胞单元正对应,第一导电类型FRD阴极区与正面元胞结构内相应的FRD正面元胞单元正对应,第二导电类型集电区与第一导电类型FRD阴极区邻近;其特征是:
还包括用于隔离第二导电类型集电区以及与所述第二导电类型集电区邻近第一导电类型FRD阴极区的背面隔离沟槽,背面隔离沟槽的外侧壁与所隔离的第二导电类型集电区以及第一导电类型FRD阴极区接触,所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内,且所述背面隔离沟槽的槽底由位于第一导电类型场截止缓冲层内的第二导电类型注入区包覆;
第二导电类型注入区与所述背面隔离沟槽两侧的第二导电类型集电区以及第一导电类型FRD阴极区接触,
第二导电类型集电区、第一导电类型FRD阴极区以及第二导电类型注入区均与背面金属电极欧姆接触。
2.根据权利要求1所述RC-IGBT功率器件,其特征是:所述背面隔离沟槽的槽底呈圆弧状或平直状;
背面金属电极还填充在所述背面隔离沟槽内,利用填充在背面隔离沟槽内的背面金属电极与包覆背面隔离沟槽槽底的第二导电类型注入区欧姆接触。
3.根据权利要求1所述RC-IGBT功率器件,其特征是:正面元胞结构制备于衬底的元胞区,在元胞区内设置横贯所述元胞区的第二导电类型基区;
正面元胞结构内的IGBT正面元胞单元相互并联成一体,在任意两相邻IGBT正面元胞单元之间设置一FRD正面元胞单元,其中,
IGBT正面元胞单元采用沟槽栅结构;
FRD正面元胞单元包括至少两个FRD单元沟槽,FRD单元沟槽内填充FRD单元多晶硅,所述FRD单元多晶硅通过FRD单元多晶硅绝缘介质层与所在FRD单元沟槽的内壁绝缘隔离;
沟槽栅结构内IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第二导电类型基区的下方,第二导电类型基区与IGBT单元沟槽以及FRD单元沟槽相应的外侧壁接触;
相邻FRD单元沟槽间的第二导电类型基区与FRD阳极金属欧姆接触。
4.根据权利要求3所述RC-IGBT功率器件,其特征是:还包括制备于衬底元胞区内的第一导电类型高能注入层,其中,
第一导电类型高能注入层位于第二导电类型基区的下方,且第一导电类型高能注入层与第二导电类型基区邻接;
IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第一导电类型高能注入层内。
5.根据权利要求3或4所述RC-IGBT功率器件,其特征是:对IGBT正面元胞单元,还包括填充于所述IGBT单元沟槽内的沟槽栅多晶硅以及与IGBT单元沟槽外侧壁接触的第一导电类型发射区,其中,
沟槽栅多晶硅通过沟槽栅多晶硅绝缘介质层与所在IGBT单元沟槽的内壁绝缘隔离,沟槽栅多晶硅与衬底上方的栅极金属层欧姆接触;
第一导电类型发射区位于第二导电类型基区内,第一导电类型发射区以及所在的第二导电类型基区均与发射极金属欧姆接触。
6.根据权利要求5所述RC-IGBT功率器件,其特征是:发射极金属通过第二导电类型发射极金属欧姆接触区与所对应的第二导电类型基区电连接;
FRD阳极金属通过第二导电类型阳极金属欧姆接触区与所对应的第二导电类型基区电连接;
第二导电类型发射极金属欧姆接触区、第二导电类型阳极金属欧姆接触区相应的掺杂浓度均大于第二导电类型基区的掺杂浓度。
7.根据权利要求4所述RC-IGBT功率器件,其特征是:先在衬底的元胞区内制备第一导电类型高能注入层,并在制备得到第一导电类型高能注入层后,再在衬底的正面进行正面元胞工艺,以制备得到所需的正面元胞结构,其中,
制备第一导电类型高能注入层时,注入第一导电类型杂质离子的能量为2MeV,注入第一导电类型杂质离子的剂量为*e12量级,注入第一导电类型杂质离子的类型包括P或H;
第一导电类型杂质离子注入后,进行高温退火步骤,以激活形成所需第一导电类型高能注入层,其中,所述高温退火步骤中的退火温度为1150℃。
8.一种RC-IGBT功率器件的制备方法,其特征是,用于制备权利要求1所述的RC-IGBT功率器件,其中,所述制备方法包括如下步骤:
提供具有第一导电类型的衬底,并在所述第一导电类型衬底的元胞区进行正面元胞工艺,以制备得到所需的正面元胞结构;
对上述的衬底进行背面注入工艺步骤,以经背面注入工艺后,制备得到位于衬底背面的第一导电类型场截止缓冲层、制备于所述第一导电类型场截止缓冲层上的第一导电类型注入层;
对上述衬底的背面进行沟槽刻蚀工艺,以制备得到所需的背面隔离沟槽,其中,所述背面隔离沟槽的槽底伸入第一导电类型场截止缓冲层内;
对上述衬底的背面进行第二导电类型杂质离子的注入,以利用第一导电类型注入层形成第一导电类型FRD阴极区、第二导电类型集电区以及第二导电类型注入区,其中,
第二导电类型注入区位于第一导电类型场截止缓冲层内,且包覆背面隔离沟槽位于第一导电类型场截止缓冲层内的槽底,第二导电类型集电区与正面元胞结构内的IGBT正面元胞正对应,第一导电类型FRD阴极区与正面元胞结构内的FRD正面元胞正对应,第二导电类型集电区通过背面隔离沟槽与相邻的第一导电类型FRD阴极区隔离;
对上述衬底的背面进行金属淀积工艺,以形成背面金属电极,其中,所述背面金属电极与第二导电类型集电区、第一导电类型FRD阴极区以及背面隔离沟槽内第二导电类型注入区均欧姆接触。
9.根据权利要求8所述RC-IGBT功率器件的制备方法,其特征是,提供衬底后,先在衬底的正面进行第一导电类型杂质离子的注入,以得到第一导电类型高能注入区,其中,
注入第一导电类型杂质离子的能量为100keV~2MeV,注入第一导电类型杂质离子的剂量为5e12~1e13量级,注入N型杂质离子的类型包括P或H;
第一导电类型杂质离子注入后,进行高温退火步骤,以激活形成所需第一导电类型高能注入区,其中,所述高温退火步骤中的退火温度为900℃~1150℃;
制备得到第一导电类型高能注入区后,在衬底的正面进行正面元胞工艺,以制备得到正面元胞结构,其中,制备得到正面元胞结构后,利用第一导电类型高能注入区形成第一导电类型高能注入层。
10.根据权利要求9所述RC-IGBT功率器件的制备方法,其特征是,正面元胞结构制备于衬底的元胞区,在元胞区内设置横贯所述元胞区的第二导电类型基区;
正面元胞结构包括若干并联分布的IGBT正面元胞单元以及分布于任意两相邻IGBT正面元胞单元之间的FRD正面元胞单元,其中,
IGBT正面元胞单元采用沟槽栅结构;
FRD正面元胞单元包括至少两个FRD单元沟槽,FRD单元沟槽内填充FRD单元多晶硅,所述FRD单元多晶硅通过FRD单元多晶硅绝缘介质层与所在FRD单元沟槽的内壁绝缘隔离;
沟槽栅结构内IGBT单元沟槽的槽底以及FRD单元沟槽的槽底均位于第二导电类型基区的下方,第二导电类型基区与IGBT单元沟槽以及FRD单元沟槽相应的外侧壁接触;
相邻FRD单元沟槽间的第二导电类型基区与FRD阳极金属欧姆接触;
IGBT单元沟槽以及FRD单元沟槽相应的槽底均位于第一导电类型高能注入层内。
CN202310340150.6A 2023-03-31 2023-03-31 Rc-igbt功率器件及制备方法 Pending CN116169162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310340150.6A CN116169162A (zh) 2023-03-31 2023-03-31 Rc-igbt功率器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310340150.6A CN116169162A (zh) 2023-03-31 2023-03-31 Rc-igbt功率器件及制备方法

Publications (1)

Publication Number Publication Date
CN116169162A true CN116169162A (zh) 2023-05-26

Family

ID=86416546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310340150.6A Pending CN116169162A (zh) 2023-03-31 2023-03-31 Rc-igbt功率器件及制备方法

Country Status (1)

Country Link
CN (1) CN116169162A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825835A (zh) * 2023-07-25 2023-09-29 四川奥库科技有限公司 一种逆导型igbt器件的背面结构及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825835A (zh) * 2023-07-25 2023-09-29 四川奥库科技有限公司 一种逆导型igbt器件的背面结构及制造方法
CN116825835B (zh) * 2023-07-25 2024-05-14 四川奥库科技有限公司 一种逆导型igbt器件的背面结构及制造方法

Similar Documents

Publication Publication Date Title
US11183388B2 (en) Semiconductor device
US7157785B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP3850054B2 (ja) 半導体装置
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
US7262478B2 (en) Semiconductor device and manufacturing method thereof
CN113838916A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN110600537A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
US20230343827A1 (en) Power semiconductor device and preparation method thereof
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN213340375U (zh) 功率器件
CN116169162A (zh) Rc-igbt功率器件及制备方法
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN113451397A (zh) 一种rc-igbt器件及其制备方法
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN117116937A (zh) 一种rc-igbt器件结构及制备方法
CN109564939B (zh) 半导体装置
EP0735594B1 (en) Semiconductor device on insulator and method of manufacturing the same
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
CN113964197B (zh) 一种低泄漏电流的igbt器件及其制备方法
CN111415984B (zh) 逆导型igbt器件的制造方法
CN114050183A (zh) 逆导型功率芯片制造方法
JP4471922B2 (ja) 半導体装置
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination