CN116027988B - 用于存储器的损耗均衡方法及其芯片控制器的控制方法 - Google Patents
用于存储器的损耗均衡方法及其芯片控制器的控制方法 Download PDFInfo
- Publication number
- CN116027988B CN116027988B CN202310283977.8A CN202310283977A CN116027988B CN 116027988 B CN116027988 B CN 116027988B CN 202310283977 A CN202310283977 A CN 202310283977A CN 116027988 B CN116027988 B CN 116027988B
- Authority
- CN
- China
- Prior art keywords
- row
- column
- address
- module
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Abstract
该发明公开了一种用于存储器的损耗均衡方法及其芯片控制器的控制方法,涉及嵌入式设计领域。本方法将地址空间分割成一个个存储单元,在二维阵列存储空间进行行列均衡,列均衡即实现块内均衡,行均衡即实现块与块之间均衡,并且通过控制行大小、列大小达到更好地效果,通过控制行更新阈值、列更新阈值大幅较低搬移开销,以略微效果牺牲为代价,所以通过控制行大小、列大小达到更好的效果、较高的搬移开销,同时控制行更新阈值、列更新阈值大幅较低搬移开销,略微降低效果,达到比同类算法更好的效果,更低的开销。将所提出的损耗均衡方法内置为存储器的自带功能,增加些许逻辑,重新设计存储器控制器的结构,将损耗均衡功能内化进存储器。
Description
技术领域
本发明涉及嵌入式设计领域,尤其涉及一种用于存储器的损耗均衡方法及其芯片控制器的控制方法。
背景技术
一些非易失存储器(例如:PCM、RRAM、MRAM、flash等)在使用时都会面临写入耐久性有限的问题——对于一个地址的写入次数是有限的,而在实际应用中存储器每个地址被访问情况的分布会呈现一个近高斯分布,一旦存储器任何部分的写入次数超过了耐久极限,整个器件就会被认为无法工作。这是因为外部对存储器的访问存在时间局部性,即被访问过的内存位置在短时间内很有可能被多次引用,以及空间局部性,即当内存的一个地址被访问一次后,那么接下来外部很有可能会去访问其附近的一个地址。
可见,在这种访问情况下,存储器实际利用率是很小的。当一个存储器损坏后,还会留有很大一部分可用空间,其器件寿命有着很大的发掘空间。所以需要设计一些算法使得能对整个存储器做均衡的访问,而不是仅仅去对几个特定的区域写入,将对某些块的操作分布到整片存储器上,实现各块写入的平衡,这类算法就称为损耗均衡算法。
对于新兴非易失存储器而言,损耗均衡算法是必需品,理应嵌入芯片内的控制器中,作为存储器的一部分,同时损耗均衡算法的加入势必会增加读写时间,将算法逻辑嵌入进控制器中就能实现边均衡边访问的功能,从而大大地减小算法的时间开销。现有的针对非易失性存储器增强耐久性的均衡策略,要不局限于在一维地址空间内进行搬移均衡,效果并不理想;要不对于读写地址分布具有特殊要求。
发明内容
本发明的目的是提供一种用于存储器的损耗均衡方法及其芯片控制器的控制方法。设计一种逻辑地址与物理地址间的映射关系,避免外部对某些地址过度集中访问而导致存储器过早损坏。尽可能地将原本集中的访问状态转换为对存储器做均衡的访问,在增强存储器耐久性的同时尽可能地不产生额外的存储开销和读写延时。
本发明提供了一种用于存储器的损耗均衡方法,该方法包括三个模块,分别为:
模块1:读写地址转换模块;
模块2:计数模块;
模块3:均衡模块;
存储器读写数据时的过程为:外部输入的地址、数据和命令,其中命令先流经计数模块,如果是写入命令,计数模块会加一,达到设定的更新阈值后会启动均衡模块;地址经过读写地址转换模块,根据均衡模块传来的均衡算法参数,将外部输入的逻辑地址进行转换为物理地址,然后和命令、数据一起访问存储器;当均衡模块启动后,会对存储器的部分区域进行数据搬移操作,搬移完成之后更新对应的均衡方法的参数;
此外,均衡模块的搬移操作是根据预先设计的存储器地址分割操作来进行的,存储器地址分割操作是在一定的存储器存储空间大小下,将存储器空间抽象为一个一个存储单元(存储单元的大小视需要的均衡精度而制定),一个存储单元是由多个存储器实际的物理地址组成的,将一个存储单元抽象为一个算法中的地址,将一维的存储空间,即从小到大的连续存储地址空间,进行重新排列为二维阵列存储空间;在分割重组的二维地址空间上,分出有效地址和空闲地址,从而进行均衡模块的行列搬移操作;同时行搬移操作和列搬移操作就需要不同的更新阈值,即行搬移操作需要行更新阈值,列搬移操作需要列更新阈值,更新阈值的设定也与划分的二维阵列存储空间的行列大小紧密相关;
所述的模块1包括:分解地址阵列、计算物理地址;
所述分解地址阵列的方法为:输入的逻辑地址addr_LA,根据行row,列col的大小,计算该逻辑地址在阵列中所处的位置,即行列坐标,计算方式如下:
行坐标xadr等于逻辑地址addr_LA除以列col-1,然后取余,除以列col-1的原因为行和列都有一个不可访问的行和列;
列坐标yadr等于逻辑地址addr_LA除以列col-1,然后取整,除以列col-1的原因为行和列都有一个不可访问的行和列,理解为将整个逻辑地址范围按照行、列排成一个矩阵阵列,矩阵阵列最后一行和最后一列都是不可访问的,而逻辑地址范围是按照地址空间减去行减去列加1来进行计算的,所以需要先将逻辑可访问地址空间中的地址转换为在物理空间中的地址;
所述计算物理地址的方法为:将得到的xadr和yadr的行列分开计算:
行坐标xadr的新地址xnew等于xadr加上start_col然后对列col-1取余,接下来,如果xnew大于等于空隔列所处的列坐标gap_col_num,则xnew加1;如果xnew小于gap_col_num,则xnew不变;start_col负责记录空隔列gap_col对于列进行地循环的次数;
列坐标yadr的新地址ynew等于yadr加上start_row然后对行row-1取余,接下来,如果ynew大于等于空隔行所处的行坐标gap_row_num,则ynew加1,如果ynew小于gap_row_num,则ynew不变;start_row负责记录空隔行gap_row对于行进行地循环的次数;
得到xnew和ynew之后,计算要访问的物理地址addr_PA,计算方法为:
addr_PA= ynew * col + xnew
模块1的功能是:均衡搬移后,从逻辑地址变换为物理地址,实现正常的读写;
所述的模块2包括:行计数模块、列计数模块;
所述行计数模块:对于输入的逻辑地址,如果是写操作,则write_num_row加1;如果write_num_row大于行更新阈值write_time_row,则write_num_row置0,同时启动行均衡模块;
所述列计数模块:对于输入的逻辑地址,如果是写操作,则write_num_col加1;如果write_num_col大于列更新阈值write_time_col,则write_num_col置0,同时启动列均衡模块;
模块2的功能是负责行写操作计数,达到对应的行更新阈值,启动行均衡模块;负责列写操作计数,达到对应的列更新阈值,启动列均衡模块;
所述的模块3包括:行均衡模块、列均衡模块;
所述行均衡模块:两种情况:空隔行gap_row等于0,则最后一行和当前空隔行gap_row互相搬移;空隔行gap_row不等于0,则空隔行gap_row向前搬移;
所述列均衡模块:两种情况:空隔列gap_col等于0,则最后一列和当前空隔列gap_col互相搬移;空隔列gap_col不等于0,则空隔列gap_col向前搬移;
模块3的功能是对行和列分别进行均衡,进行数据的搬移;
均衡原理:将一维的地址空间划分为二维矩阵阵列,分别在行列上进行行列交替均衡,通过将地址变换为x坐标,y坐标,实现在同时进行行均衡、列均衡时读写地址是一一对应的。
工作过程:
未均衡时:外部输入的逻辑地址、读写操作等信号经过读写地址阵列式变换,转变为均衡后应访问的物理地址,同时计数模块会根据是读操作还是写操作,来进行计数,如果是写操作,则行计数或者列计数,达到行更新阈值或者列更新阈值,启动均衡模块中的行均衡或者列均衡;
均衡时:行均衡时:空隔行gap_row等于0,则最后一行和当前空隔行gap_row互相搬移;空隔行gap_row不等于0,则空隔行gap_row向前搬移;搬移结束后开始列写操作计数;列均衡时:空隔列gap_col等于0,则最后一列和当前空隔列gap_col互相搬移;空隔列gap_col不等于0,则空隔列gap_col向前搬移;搬移结束后开始行写操作计数;保证行均衡和列均衡交替进行。
本算法简单有效,将地址空间分割成一个个存储单元,在二维阵列存储空间进行行列均衡,列均衡即实现块内均衡,行均衡即实现块与块之间均衡,并且通过控制行大小、列大小达到更好地效果,通过控制行更新阈值、列更新阈值大幅较低搬移开销,以略微效果牺牲为代价,所以可以通过控制行大小、列大小达到更好的效果、较高的搬移开销,同时控制行更新阈值、列更新阈值大幅较低搬移开销,略微降低效果,达到比同类算法更好的效果,更低的开销。
一种采用损耗均衡算法的存储器芯片控制器的控制方法,该方法包括:
采用损耗均衡算法的芯片控制器的控制过程:当芯片启动损耗均衡功能,外部的地址和命令会通过上面提到的模块1(读写地址转换模块)和模块2(计数模块),进行地址转换和更新阈值计数,然后将转换后的地址和相应的信号传入控制核心,控制核心根据传入的信号决定是否启动均衡操作;如果控制核心启动均衡操作,将根据存储器存储空间重组后的二维阵列存储空间进行相应的行列搬移操作,需要进行搬移的物理地址将有均衡模块给出;此外,当均衡搬移操作进行时,控制核心同时会启动边均衡边访问模式,在控制核心内部会将正在搬移的地址与访问的地址进行比较,根据比较的结果采取对应的操作,实现边均衡边访问操作,大大缓解由于均衡搬移操作导致的存储器周期性被占用的情况。
本方法简单有效,将地址空间分割成一个个存储单元,在二维阵列存储空间进行行列均衡,列均衡即实现块内均衡,行均衡即实现块与块之间均衡,并且通过控制行大小、列大小达到更好地效果,通过控制行更新阈值、列更新阈值大幅较低搬移开销,以略微效果牺牲为代价,所以可以通过控制行大小、列大小达到更好的效果、较高的搬移开销,同时控制行更新阈值、列更新阈值大幅较低搬移开销,略微降低效果,达到比同类算法更好的效果,更低的开销。通过所提出的可嵌入式存储器控制器的设计方法,可以将所提出的损耗均衡方法内置为存储器的自带功能,增加些许逻辑,重新设计存储器控制器的结构,将损耗均衡功能内化进存储器。
附图说明
图1为本发明存储器空间划分与重组示意图;
图2为本发明行搬移操作示意图;
图3为本发明列搬移操作示意图;
图4为本发明方法的流程图;
图5为本发明存储器架构示意图;
图6为本发明非易失存储器控制器框架图。
具体实施方式
对于存储器地址空间的分割重组,以一个存储单元为512 bit,总共有25个存储单元(物理地址)为例,对重组方式和行列搬移方式进行说明:
如图1所示,将25个存储单元重新排列为5*5的二维地址空间,将最后一行和最后一列设置为空闲地址(标红部分),此时逻辑地址,即外界可访问的地址空间为16个存储单元。
如图2所示,行搬移操作在二维地址空间上,体现为将一行的空闲地址与前一行地址进行搬移,在一维地址空间上体现为如图2中箭头标识所示。
在行搬移过后进行列搬移,列搬移操作在二维地址空间上,体现为将一列的空闲地址与前一列地址进行搬移,在一维地址空间体现为如图3所示。
如图4所示本发明流程如下,包含上述三个模块的一种用于增强非易失性存储器耐久性的阵列式均衡损耗算法流程说明,以地址空间大小addr_space=8192,耐久性endurance=10^4,访问总数visit_num = 8.192*10^7
visit_num = addr_space * endurance
行row=16,列col=512,行更新阈值2000,列更新阈值2000为例:
模块一:读写地址转换
地址阵列分解:输入的逻辑地址addr_LA,逻辑地址范围为地址空间大小-行大小-列大小+1=7665,因为最后一行是空隔行,最后一列也是空隔列,根据行row,列col大小,计算该逻辑地址在物理地址阵列中所处的位置,即行列坐标,按照如下方式计算:
xadr= mod(addr_LA ,col-1)
yard=fix(addr_LA,col-1)
mod(A,B)表示A除以B取余,fix(A,B)表示A除以B取整。
物理地址计算:得到的xadr和yadr,行列分开判断:
空隔行初始坐标gap_row_num为最后一行等于16,空隔列初始坐标gap_col_num为最后一列等于512。空隔行循环次数start_row初始为0,空隔列循环次数start_col初始为0。
行xadr:xnew =(xadr+start_col)mod (col-1),xnew等于xadr加上start_col然后对列col-1取余,接下来,如果xnew大于等于gap_col_num(空隔列所处的列坐标),xnew加1,如果xnew小于gap_col_num,则xnew不变。start_col负责记录空隔列gap_col对于列进行地循环的次数。
列yadr:ynew=mod(yadr+start_row,row-1),ynew等于yadr加上start_row然后对行row-1取余,接下来,如果ynew大于等于gap_row_num(空隔行所处的行坐标),ynew加1,如果ynew小于gap_row_num,则ynew不变。start_row负责记录空隔行gap_row对于行进行地循环的次数。
得到新的xnew和ynew之后,计算要访问的物理地址addr_PA,计算方法为:
addr_PA=ynew * col + xnew
至此完成输入的逻辑地址到访问的物理地址的转换。
模块二:计数模块
行计数模块:对于输入的逻辑地址,如果是写操作,则write_num_row加1;如果write_num_row大于write_time_row(行更新阈值),则write_num_row置0,同时启动行均衡模块;
列计数模块:对于输入的逻辑地址,如果是写操作,则write_num_col加1;如果write_num_col大于write_time_col(列更新阈值),则write_num_col置0,同时启动列均衡模块;
至此完成对于行列的计数及对应行列均衡模块的启动。
模块三:均衡模块
a)行均衡模块:两种情况:空隔行gap_row的首地址等于0,则最后一行和当前空隔行gap_row互相搬移;空隔行gap_row的首地址不等于0,则空隔行gap_row向前搬移,空隔行中的每个地址减去行数。完成之后开始列计数;
b)列均衡模块:两种情况:空隔列gap_col的首地址等于0,则最后一列和当前空隔列gap_col互相搬移;空隔列gap_col的首地址不等于0,则空隔列gap_col向前搬移,空隔列中的每个地址减去列数。完成之后开始行计数;
至此完成行列交替均衡,并返回相应的行列计数模块。
在使用均衡算法使可以将存储器寿命相较于未均衡提升提升好几倍,并且实验表明,存储器容量越大,提升的效果越明显。同时可以根据存储器大小与实际使用需要调整算法参数,包括二维地址空间的行列大小,行列更新阈值的大小等,取得不同的效果与不同的搬移开销。
本发明提出的采用损耗均衡算法的芯片控制器位于存储器芯片的位置如图5所示,用于控制不同的非易失存储块。如图6所示,说明的非易失存储器控制器内部数据通路与控制通路的情况,外部的信号,包括命令、地址和数据等,会根据均衡使能是否有效而经过不同的数据通路。均衡使能无效时,外部信号会直接流入控制核心。均衡使能有效时,外部信号会分开流入计数模块和读写地址转换模块,然后这两个模块会与控制核心进行交互,实现均衡功能,同时实现边均衡边访问功能。
本发明将地址空间化为二维矩阵,通过坐标系的方式实现均衡后的读写对应;行列大小、行列更新阈值参数化,达到更好的效果,更低的开销;算法逻辑嵌入进存储器控制器中,从而便捷地实现边均衡边访问,最大程度减少损耗均衡功能给存储器带来的性能损失;将损耗均衡算法分解为算法逻辑与具体操作,重新设计控制器结构,将均衡功能与控制器的功能进行复用,从而将均衡嵌入到控制器中。
Claims (2)
1.一种用于存储器的损耗均衡方法,该方法包括三个模块,分别为:
模块1:读写地址转换模块;
模块2:计数模块;
模块3:均衡模块;
存储器读写数据时的过程为:外部输入的地址、数据和命令,其中命令先流经计数模块,如果是写入命令,计数模块会加一,达到设定的更新阈值后会启动均衡模块;地址经过读写地址转换模块,根据均衡模块传来的均衡算法参数,将外部输入的逻辑地址进行转换为物理地址,然后和命令、数据一起访问存储器;当均衡模块启动后,会对存储器的部分区域进行数据搬移操作,搬移完成之后更新对应的均衡方法的参数;
此外,均衡模块的搬移操作是根据预先设计的存储器地址分割操作来进行的,存储器地址分割操作是在一定的存储器存储空间大小下,将存储器空间抽象为一个一个存储单元,一个存储单元是由多个存储器实际的物理地址组成的,将一个存储单元抽象为一个算法中的地址,将一维的存储空间,即从小到大的连续存储地址空间,进行重新排列为二维阵列存储空间;在分割重组的二维地址空间上,分出有效地址和空闲地址,从而进行均衡模块的行列搬移操作;同时行搬移操作和列搬移操作就需要不同的更新阈值,即行搬移操作需要行更新阈值,列搬移操作需要列更新阈值,更新阈值的设定也与划分的二维阵列存储空间的行列大小紧密相关;
其特征在于,所述的模块1包括:分解地址阵列、计算物理地址;
所述分解地址阵列的方法为:输入的逻辑地址addr_LA,根据行row,列col的大小,计算该逻辑地址在阵列中所处的位置,即行列坐标,计算方式如下:
行坐标xadr等于逻辑地址addr_LA除以列col-1,然后取余,除以列col-1的原因为行和列都有一个不可访问的行和列;
列坐标yadr等于逻辑地址addr_LA除以列col-1,然后取整,除以列col-1的原因为行和列都有一个不可访问的行和列,理解为将整个逻辑地址范围按照行、列排成一个矩阵阵列,矩阵阵列最后一行和最后一列都是不可访问的,而逻辑地址范围是按照地址空间减去行减去列加1来进行计算的,所以需要先将逻辑可访问地址空间中的地址转换为在物理空间中的地址;
所述计算物理地址的方法为:将得到的xadr和yadr的行列分开计算:
行坐标xadr的新地址xnew等于xadr加上start_col然后对列col-1取余,接下来,如果xnew大于等于空隔列所处的列坐标gap_col_num,则xnew加1;如果xnew小于gap_col_num,则xnew不变;start_col负责记录空隔列gap_col对于列进行地循环的次数;
列坐标yadr的新地址ynew等于yadr加上start_row然后对行row-1取余,接下来,如果ynew大于等于空隔行所处的行坐标gap_row_num,则ynew加1,如果ynew小于gap_row_num,则ynew不变;start_row负责记录空隔行gap_row对于行进行地循环的次数;
得到xnew和ynew之后,计算要访问的物理地址addr_PA,计算方法为:
addr_PA= ynew * col + xnew
模块1的功能是:均衡搬移后,从逻辑地址变换为物理地址,实现正常的读写;
所述的模块2包括:行计数模块、列计数模块;
所述行计数模块:对于输入的逻辑地址,如果是写操作,则write_num_row加1;如果write_num_row大于行更新阈值write_time_row,则write_num_row置0,同时启动行均衡模块;
所述列计数模块:对于输入的逻辑地址,如果是写操作,则write_num_col加1;如果write_num_col大于列更新阈值write_time_col,则write_num_col置0,同时启动列均衡模块;
模块2的功能是负责行写操作计数,达到对应的行更新阈值,启动行均衡模块;负责列写操作计数,达到对应的列更新阈值,启动列均衡模块;
所述的模块3包括:行均衡模块、列均衡模块;
所述行均衡模块:两种情况:空隔行gap_row等于0,则最后一行和当前空隔行gap_row互相搬移;空隔行gap_row不等于0,则空隔行gap_row向前搬移;
所述列均衡模块:两种情况:空隔列gap_col等于0,则最后一列和当前空隔列gap_col互相搬移;空隔列gap_col不等于0,则空隔列gap_col向前搬移;
模块3的功能是对行和列分别进行均衡,进行数据的搬移;
均衡原理:将一维的地址空间划分为二维矩阵阵列,分别在行列上进行行列交替均衡,通过将地址变换为x坐标,y坐标,实现在同时进行行均衡、列均衡时读写地址是一一对应的;
工作过程:
未均衡时:外部输入的逻辑地址、读写操作信号经过读写地址阵列式变换,转变为均衡后应访问的物理地址,同时计数模块会根据是读操作还是写操作,来进行计数,如果是写操作,则行计数或者列计数,达到行更新阈值或者列更新阈值,启动均衡模块中的行均衡或者列均衡;
均衡时:行均衡时:空隔行gap_row等于0,则最后一行和当前空隔行gap_row互相搬移;空隔行gap_row不等于0,则空隔行gap_row向前搬移;搬移结束后开始列写操作计数;列均衡时:空隔列gap_col等于0,则最后一列和当前空隔列gap_col互相搬移;空隔列gap_col不等于0,则空隔列gap_col向前搬移;搬移结束后开始行写操作计数;保证行均衡和列均衡交替进行。
2.一种采用权利要求1所述一种用于存储器的损耗均衡方法的存储器芯片控制器的控制方法,其特征在于,该方法包括:
采用损耗均衡算法的芯片控制器的控制过程:当芯片启动损耗均衡功能,外部的地址和命令会通过上面提到的模块1和模块2,进行地址转换和更新阈值计数,然后将转换后的地址和相应的信号传入控制核心,控制核心根据传入的信号决定是否启动均衡操作;如果控制核心启动均衡操作,将根据存储器存储空间重组后的二维阵列存储空间进行相应的行列搬移操作,需要进行搬移的物理地址将有均衡模块给出;此外,当均衡搬移操作进行时,控制核心同时会启动边均衡边访问模式,在控制核心内部会将正在搬移的地址与访问的地址进行比较,根据比较的结果采取对应的操作,实现边均衡边访问操作,大大缓解由于均衡搬移操作导致的存储器周期性被占用的情况。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310283977.8A CN116027988B (zh) | 2023-03-22 | 2023-03-22 | 用于存储器的损耗均衡方法及其芯片控制器的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310283977.8A CN116027988B (zh) | 2023-03-22 | 2023-03-22 | 用于存储器的损耗均衡方法及其芯片控制器的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116027988A CN116027988A (zh) | 2023-04-28 |
CN116027988B true CN116027988B (zh) | 2023-06-23 |
Family
ID=86076179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310283977.8A Active CN116027988B (zh) | 2023-03-22 | 2023-03-22 | 用于存储器的损耗均衡方法及其芯片控制器的控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116027988B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102981971A (zh) * | 2012-12-25 | 2013-03-20 | 重庆大学 | 一种快速响应的相变存储器损耗均衡方法 |
CN103946819A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于非易失性***存储器的统计耗损均衡 |
CN114003166A (zh) * | 2020-07-28 | 2022-02-01 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
CN114415962A (zh) * | 2022-01-24 | 2022-04-29 | 广东工业大学 | 一种静态磨损均衡方法、***、设备和存储介质 |
CN115668163A (zh) * | 2020-05-19 | 2023-01-31 | 美光科技公司 | 用于裸片上微处理器的操作码存储 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102981972A (zh) * | 2012-12-25 | 2013-03-20 | 重庆大学 | 一种相变存储器的损耗均衡方法 |
CN103885724B (zh) * | 2014-03-14 | 2016-08-24 | 山东大学 | 基于相变存储器的存储***结构及其损耗均衡算法 |
CN104407813B (zh) * | 2014-11-20 | 2019-02-19 | 上海宝存信息科技有限公司 | 一种基于固态存储介质的raid***及方法 |
KR102275710B1 (ko) * | 2015-02-02 | 2021-07-09 | 삼성전자주식회사 | 오버-라이트가 가능한 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 |
KR20220005111A (ko) * | 2020-07-06 | 2022-01-13 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 |
KR20220048869A (ko) * | 2020-10-13 | 2022-04-20 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
CN115458011A (zh) * | 2022-09-15 | 2022-12-09 | 南京后摩智能科技有限公司 | 应用于存储器的损耗均衡电路和存储器 |
-
2023
- 2023-03-22 CN CN202310283977.8A patent/CN116027988B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103946819A (zh) * | 2011-09-30 | 2014-07-23 | 英特尔公司 | 用于非易失性***存储器的统计耗损均衡 |
CN102981971A (zh) * | 2012-12-25 | 2013-03-20 | 重庆大学 | 一种快速响应的相变存储器损耗均衡方法 |
CN115668163A (zh) * | 2020-05-19 | 2023-01-31 | 美光科技公司 | 用于裸片上微处理器的操作码存储 |
CN114003166A (zh) * | 2020-07-28 | 2022-02-01 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
CN114415962A (zh) * | 2022-01-24 | 2022-04-29 | 广东工业大学 | 一种静态磨损均衡方法、***、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116027988A (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101246744B (zh) | 具有监视存储器单元的非易失性存储器设备及其驱动方法 | |
US7486584B2 (en) | Semiconductor memory device and refresh control method thereof | |
EP1929482B1 (en) | Portable data storage using slc and mlc flash memory | |
CN101446924B (zh) | 一种数据存储及获取方法、*** | |
CN108806754B (zh) | 用于管理存储设备中的数据的方法和装置 | |
KR100673023B1 (ko) | 파이프라인-버퍼 방식으로 프로그램되는 반도체 메모리장치 | |
CN104050088B (zh) | 差异逻辑至实体的方法与*** | |
US20030053333A1 (en) | Variable level memory | |
CN104903842A (zh) | 用于在非易失性存储器中的异步裸芯操作的方法和*** | |
US9965208B1 (en) | Memory device having a controller to enable and disable mode control circuitry of the controller | |
CN103477393A (zh) | 含有具有不同每单元位的存储容量的三个存储层的存储器*** | |
CN109147849B (zh) | 数据储存装置及非挥发式存储器操作方法 | |
CN101783176A (zh) | 非易失性存储装置及其操作方法 | |
CN102347075A (zh) | 半导体器件 | |
EP1193715A1 (en) | Nonvolatile memory device, having parts with different access time, reliability and capacity | |
CN116027988B (zh) | 用于存储器的损耗均衡方法及其芯片控制器的控制方法 | |
CN107045424B (zh) | 小卫星固态存储器分时复用管理读写文件方法 | |
US6721227B2 (en) | User selectable banks for DRAM | |
CN103811047B (zh) | 一种基于分块dram的低功耗刷新方法 | |
CN210271794U (zh) | 测试电路及采用该测试电路的存储芯片 | |
US7464230B2 (en) | Memory controlling method | |
CN101369217A (zh) | 一种raid级别变换的方法和装置 | |
CN1828767B (zh) | 存储器地址生成电路和使用该电路的存储控制器 | |
CN101996142B (zh) | 一种访问存储器的方法及装置 | |
US20220027131A1 (en) | Processing-in-memory (pim) devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |