CN102347075A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102347075A
CN102347075A CN2011100078106A CN201110007810A CN102347075A CN 102347075 A CN102347075 A CN 102347075A CN 2011100078106 A CN2011100078106 A CN 2011100078106A CN 201110007810 A CN201110007810 A CN 201110007810A CN 102347075 A CN102347075 A CN 102347075A
Authority
CN
China
Prior art keywords
memory banks
address
memory
bank
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100078106A
Other languages
English (en)
Inventor
姜龙求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102347075A publication Critical patent/CN102347075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体器件，包括：各自包括至少两个存储体的多个存储体组；和以一对一的方式与多个存储体组相对应的多个地址计数器。被选择的存储体组的刷新操作是响应于存储体组刷新命令而被执行的。

Description

半导体器件
相关申请的交叉引用
本申请要求2010年7月30日提交的韩国专利申请No.10-2010-0073933的优先权，其全部内容通过引用合并在本文中。
技术领域
本发明的示例性实施例涉及半导体器件的刷新技术。
背景技术
半导体器件的存储器单元包括用作开关的晶体管和用于储存表示数据的电荷的电容器。根据在存储器单元中的电容器中是否存在电荷来确定数据的‘高’(逻辑值1)状态和‘低’(逻辑值0)状态。即，在电容器的端电压为高的情况下，存储器单元被认为储存有高状态的数据，而在电容器的端电压为低的情况下，存储器单元被认为储存有低状态的数据。
由于数据储存是以将电荷积聚于电容器中的方式来执行的，因此理论上不发生电力消耗。然而，由于储存在电容器中的电荷的初始量因MOS晶体管的PN结等所导致的泄漏电流而改变，数据可能丢失。为了防止这种问题，有必要在数据丢失之前从存储器单元读取数据，并根据读取信息执行正常的再充电操作。只有在周期性地重复此操作时，才能实质地维持数据的储存。这种对存储器单元再充电的过程称为刷新操作。
在现有的半导体器件中，如果从存储控制器对半导体器件施加刷新命令，则半导体器件中的所有的存储体同时地执行刷新操作。例如，顺序地激活存储体0至7中的所有字线0至N并储存数据。
在现有的半导体器件中，因为同时刷新所有存储体，因此本质上一次消耗大量的电流。此外，由于同时刷新所有存储体，在刷新操作期间可能无法执行诸如读取操作或写入操作的操作。
发明内容
本发明的示例性实施例涉及一种半导体器件，在此半导体器件中根据存储体组执行刷新操作，并且不执行刷新操作的一些存储体组可以基于命令来执行诸如读取操作或写入操作的操作。
本发明的另一个示例性实施例涉及通过允许在存储体组的刷新操作时交替地刷新存储体组中的存储体，来减少半导体器件的电流消耗。
根据本发明的一个示例性实施例，一种用于控制包括半导体器件的多个层叠芯片的刷新操作的***包括：各自包括至少两个存储体的多个存储体组；和以一对一的方式与多个存储体组相对应的多个地址计数器，其中，被选择的存储体组的刷新操作是响应于存储体组刷新命令而被执行的。
当施加存储体组刷新命令时，与被选择的存储体组相对应的地址计数器可以执行地址计数。
当施加全存储体刷新命令时，多个地址计数器可以执行地址计数，且所有的存储体组可以执行刷新操作。
可以由存储体组地址来选择存储体组。
当施加存储体组刷新命令时，可以顺序地刷新被选择的存储体组中的存储体，而当施加全存储体刷新命令时，可以顺序地刷新每个存储体组中的存储体。
当施加存储体组刷新命令时，可以同时地刷新被选择的存储体组中的存储体，而当施加全存储体刷新命令时，可以同时地刷新每个存储体组中的所有存储体。
除被选择的存储体组之外的存储体组可以根据命令来执行激活、读取或写入操作。
本发明的另一个示例性实施例旨在提供一种半导体器件，所述半导体器件包括：各自包括至少两个存储体的多个存储体组；以一对一的方式与多个存储体组相对应的多个地址计数器；以及以一对一的方式与多个地址计数器相对应的多个地址选择器，其中，被选择的存储体组的地址选择器响应于存储体组刷新命令来选择由地址计数器计数的地址，且多个地址选择器响应于全存储体刷新命令来分别选择由地址计数器计数的地址。
多个地址选择器可以响应于激活命令来选择从半导体器件的外部输入的地址。
附图说明
图1是根据本发明的一个示例性实施例的半导体器件的图；
图2是说明图1所示的存储体组的结构的图；
图3是说明图2所示的存储体组的操作的图；
图4是根据另一个示例性实施例的图2所示的存储体激活电路的图；
图5是说明图2所示的具有图4所示的存储体激活电路的存储体组的操作的图；以及
图6是说明根据本发明的一个示例性实施例的针对半导体器件中的每个存储体组执行个别操作这一情况的图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使得本说明书将是清楚且完整的，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
图1是根据本发明的一个示例性实施例的半导体器件的图。
参见图1，半导体器件包括：多个存储体组BG0至BG3、多个地址计数器110_BG0至110_BG3、多个位地址选择器120_BG0至120_BG3、存储体组选择器130、命令译码器140、存储体组地址缓冲器101、存储体地址缓冲器102、地址缓冲器103和命令缓冲器104。
多个存储体组BG0至BG3中的每个包括至少两个存储体。存储体组BG0至BG3一起形成通过存储体组刷新命令执行刷新操作的单位。在图1所示的示例性实施例中，半导体器件划分成四个存储体组BG0至BG3，其中存储体组BG0包括四个存储体BANK0至BANK3，存储体组BG1包括四个存储体BANK4至BANK7，存储体组BG2包括四个存储体BANK8至BANK11，且存储体组BG3包括四个存储体BANK12至BANK15。其他实施例可以具有包括更多或更少个存储体的更多或更少个存储体组。
存储体组地址缓冲器101被配置为缓冲从半导体器件的外部输入的存储体组地址BG_A<0:1>，且锁存并输出所缓冲的存储体组地址。在图1中，用BG_LA<0:1>表示锁存的存储体组地址。由于锁存的存储体组地址BG_LA<0:1>用于半导体器件中，因此在下文中，锁存的存储体组地址BG_LA<0:1>被称为存储体组地址。存储体组地址BG_LA<0:1>是用于选择多个存储体组BG0至BG3中的一个的地址。
存储体地址缓冲器102被配置为缓冲从半导体器件的外部输入的存储体地址BK_A<0:1>，且锁存并输出所缓冲的存储体地址。在图1中，用BK_LA<0:1>表示锁存的存储体地址。由于锁存的存储体地址BK_LA<0:1>用于半导体器件中，因此在下文中，锁存的存储体地址BK_LA<0:1>被称为存储体地址。存储体地址BK_LA<0:1>是用于从存储体组BG0至BG3中选择一个存储体的地址。
地址缓冲器103被配置为缓冲从半导体器件的外部输入的地址A<0:14>，且锁存并输出所缓冲的地址。在图1中，用LA<0:14>表示锁存的地址。由于锁存的地址LA<0:14>用于半导体器件中，因此在下文中，锁存的地址LA<0:14>被称为地址。地址LA<0:14>是用于在存储体BANK0至BANK15中选择要激活的字线的地址。
命令缓冲器104被配置为缓冲从半导体器件的外部输入的命令CMD，且将所缓冲的命令传输至命令译码器140。
存储体组选择器130被配置为对存储体组地址BG_LA<0:1>进行译码，且选择存储体组BG0至BG3中的一个。如果选择相应的存储体组，则激活从存储体组选择器130输出的存储体组选择信号BG_SEL<0:3>。例如，如果选择第一存储体组BG0，则激活存储体组选择信号BG_SEL<0>。如果选择第四存储体组BG3，则激活存储体组选择信号BG_SEL<3>。
命令译码器140被配置为对从命令缓冲器104接收的命令CMD进行译码，并激活全存储体刷新命令(all bank refresh command)REF_ALL、存储体组刷新命令REF_BG<0:3>、激活命令ACT、读取命令RD、写入命令WT等。存储体组刷新命令REF_BG<0:3>用于刷新从存储体组BG0至BG3中选择的存储体组。命令译码器140可以响应于命令CMD和存储体组选择信号BG_SEL<0:3>而产生存储体组刷新命令REF_BG<0:3>。例如，如果因对命令CMD的译码而识别出已经施加了存储体组刷新命令，且存储体组选择信号BG_SEL<2>被激活，则命令译码器140激活存储体组刷新命令REF_BG<2>以用于刷新存储体组BG2。
地址计数器110_BG0至110_BG3以一对一的方式支持存储体组BG0至BG3。地址计数器110_BG0至110_BG3被配置为如果全存储体刷新命令REF_ALL被激活或者来自于存储体组刷新命令REF_BG<0:3>中的相应存储体组刷新命令被激活，则对地址进行计数。例如，地址计数器110_BG2被配置为如果全存储体刷新命令REF_ALL被激活或者存储体组刷新命令REF_BG<2>被激活，则对地址进行计数。地址计数指的是通过将值顺序地增加来确定地址的操作。例如，可以通过将值从0至214顺序地增加来执行地址计数，以确定所计数的地址RAT<0:14>。
地址选择器120_BG0至120_BG3以一对一的方式支持存储体组BG0至BG3。地址选择器120_BG0至120_BG3被配置为如果全存储体刷新命令REF_ALL被激活或者来自于存储体组刷新命令REF_BG<0:3>中的相应存储体组刷新命令被激活，则选择由地址计数器110_BG0至110_BG3计数的地址RAT<0:14>，且将选择的地址RAT<0:14>分别传输至存储体组BG0至BG3中的存储体。否则，地址选择器120_BG0至120_BG3将从半导体器件的外部输入的地址LA<0:14>(即，在地址缓冲器中接收的地址)传输至存储体组BG0至BG3中的存储体。地址选择器120_BG0至120_BG3中的每个可以包括或门和多路复用器。
下面描述本发明的本示例性实施例的操作。如果施加全存储体刷新命令(即，REF_ALL被激活)，则所有的地址选择器120_BG0至120_BG3选择从与地址选择器120_BG0至120_BG3相对应的地址计数器110_BG0至110_BG3输出的所计数的地址RAT<0:14>，且将选择的地址RAT<0:14>分别传输至第一存储体组BG0中的存储体BANK0至BANK3、第二存储体组BG1中的存储体BANK4至BANK7、第三存储体组BG3中的存储体BANK8至BANK11以及第四存储体组BG4中的存储体BANK12至BANK15。因此，在存储体BANK0至BANK15中，利用所计数的地址RAT<0:14>来顺序地激活字线，并执行刷新操作。
与此同时，如果施加存储体组刷新命令，则仅在由存储体组地址BG_LA<0:1>选择的存储体组中执行刷新操作。例如，如果施加存储体组刷新命令且选择第三存储体组BG2(即，REF_BG<2>被激活)，则地址选择器120_BG2选择从地址计数器110_BG2输出的所计数的地址RAT<0:14>，且将所选择的地址RAT<0:14>提供给存储体BANK8至BANK11。因此，在存储体BANK8至BANK11中，字线被顺序地激活，并执行刷新操作。此外，在第一存储体组BG0、第二存储体组BG1和第四存储体组BG3中(即，在存储体组中除第三存储体组BG2之外的每个中)，由于所计数的地址RAT<0:14>并不传输给存储体BANK0至BANK7和存储体BANK12至BANK15而外部输入地址LA<0:14>传输至存储体BANK0至BANK7和存储体BANK12至BANK15，因此不执行刷新操作而根据外部输入命令及地址执行独立的操作。即，与第三存储体组BG2的刷新操作无关地，第一存储体组BG0、第二存储体组BG1和第四存储体组BG3可以执行正常操作。
在图1中，因空间的原因省略了半导体器件的部分结构。然而，参照图2将会理解所述结构。
图2是说明图1所示的第一存储体组的结构的图。
参见图2，第一存储体组BG0包括分别用于激活存储体BANK0至BANK3的字线WL0至WLN的行译码器210_BK0至210_BK3。如图2所示，由允许存储体BANK0至BANK3处于激活状态的存储体激活电路220_BG0、地址计数器110_BG0和地址选择器120_BG0来支持第一存储体组BG0。
存储体激活电路220_BG0包括存储体地址译码器221、激活信号发生器222和或门223至227。存储体地址译码器221被配置为对存储体地址BK_LA<0:1>进行译码，并激活存储体选择信号BK_SEL<0:3>中的一个。存储体地址译码器221仅在存储体组选择信号BG_SEL<0>被激活时操作。如果存储体组选择信号BG_SEL<0>被去激活，则存储体地址译码器221输出处于去激活状态的存储体选择信号BK_SEL<0:3>。激活信号发生器222被配置为响应于激活信号ACT和存储体选择信号BK_SEL<0:3>来激活输出信号RACTI<0:3>中的一个，且响应于预充电信号PRE来去激活所激活的输出信号RACTI<0:3>，其中，所述激活信号ACT是响应于激活命令而激活的，所述预充电信号PRE是响应于预充电命令而激活的。当不必刷新时，输出信号RACTI<0:3>作为存储体激活信号RACT<0:3>被输出，以激活存储体BANK0至BANK3中的一个。如果全存储体刷新命令REF_ALL或存储体组刷新命令REF_BG<0>被激活(即，或门223至227的输入中的一个处于高电平)，则存储体激活信号RACT<0:3>全部被激活。即，当激活信号ACT被激活时，存储体激活电路220_BG0响应于存储体地址BK_LA<0:1>而激活存储体激活信号RACT<0:3>中的一个。在全存储体刷新操作(即，在REF_ALL为‘高’的情况下)或第一存储体组BG0的存储体组刷新操作(即，在REF_BG<0>为‘高’的情况下)时，存储体激活电路220_BG0激活所有的存储体激活信号RACT<0:3>。
行译码器210_BK0至210_BK3被配置为如果接收的存储体激活信号RACT<0:3>被激活，则对接收的地址RA<0:14>进行译码，并分别激活存储体BANK0至BANK3的字线WL0至WLN中的一个。
由于上文已描述了地址计数器110_BG0和地址选择器120_BG0的操作，因此此处省略其描述。
第二存储体组、第三存储体组和第四存储体组BG1至BG3可以被配置为与图2所示的第一存储体组BG0的情况相似。
图3是说明图2所示的第一存储体组BG0的操作的图。
参见图3，当激活信号ACT第一次被激活时，由存储体地址BK_LA<0:1>(例如，BK_LA<0:1>可以是诸如(0，1)的两比特信号)来选择第二存储体BANK1，以便激活存储体激活信号RACT<1>。在存储体激活信号RACT<1>的激活时间段期间，行译码器210_BK1激活由地址LA<0:14>选择的字线。通过预充电信号PRE的激活来将存储体激活信号RACT<1>去激活。
当激活信号ACT第二次被激活时，由存储体地址BK_LA<0:1>(例如，BK_LA<0:1>可以是诸如(1，1)的两比特信号)来选择第四存储体BANK3，以便激活存储体激活信号RACT<3>。在存储体激活信号RACT<3>的激活时间段期间，行译码器210_BK3激活由地址LA<0:14>选择的字线。通过预充电信号PRE的激活来将存储体激活信号RACT<3>去激活。
如果存储体组刷新命令REF_BG<0>被激活，则存储体激活信号RACT<0:3>全部被激活。此外，由地址计数器110_BG0计数的地址RAT<0:14>被提供给行译码器210_BK0至210_BK3。因此，在存储体组刷新命令REF_BG<0>的激活时间段期间，在存储体BANK0至BANK3中字线被顺序地激活。
与存储体组刷新命令REF_BG<0>被激活的情况一样，在全存储体刷新命令REF_ALL的激活时间段期间也执行相同的操作。
图4是根据另一个示例性实施例的图2所示的存储体激活电路220_BG0的图。
图2所示的存储体激活电路220_BG0被配置为在全存储体刷新操作和存储体组刷新操作之时，同时地激活存储体激活信号RACT<0:3>。图4示出了存储体激活电路220_BG0，其在全存储体刷新操作和存储体组刷新操作之时，顺序地激活存储体激活信号RACT<0:3>。
参看图4，根据另一个示例性实施例的存储体激活电路BG0包括存储体地址译码器221、激活信号发生器222、存储体计数器410和选择器420。存储体地址译码器221和激活信号发生器222具有与图2所示的存储体地址译码器221和激活信号发生器222的结构相同的结构。因此，在此示例性实施例中，存储体计数器410和选择器420是增加的部件。
存储体计数器410被配置为如果全存储体刷新命令REF_ALL或存储体组刷新命令REF_BG<0>被激活，则顺序地激活输出信号RACTC<0:3>。即，存储体计数器410的输出信号以RACTC<0>、RACTC<1>、RACTC<2>、RACTC<3>的顺序被激活。
选择器420被配置为如果全存储体刷新命令REF_ALL或存储体组刷新命令REF_BG<0>被激活，则输出存储体计数器410的输出信号RACTC<0:3>作为存储体激活信号RACT<0:3>，且如果全存储体刷新命令REF_ALL和存储体组刷新命令REF_BG<0>被去激活，则输出激活信号发生器222的输出信号RACTI<0:3>作为存储体激活信号RACT<0:3>。选择器420可以包括或门和多路复用器。
在激活操作之时，图4所示的存储体激活电路220_BG0类似于图2所示的存储体激活电路220_BG0而操作。然而，在全存储体刷新命令REF_ALL或存储体组刷新命令REF_BG<0>被激活的刷新操作之时，存储体激活电路220_BG0顺序地激活第一存储体组BG0中的存储体BANK0至BANK3，使得可以顺序地刷新存储体BANK0至BANK3。
在使用图4所示的存储体激活电路220_BG0的情况下，由于存储体BANK0至BANK3被顺序地刷新，因此地址计数器110_BG0对地址RAT<0:14>计数不同的四次(即，存储体BANK0至BANK3中的每个一次)。
图5是说明图2所示的具有图4所示的存储体激活电路220_BG0的存储体组BG0的操作的图。
参见图5，如果存储体组刷新命令REF_BG<0>被激活，则存储体激活信号RACT<0:3>在存储体组刷新命令REF_BG<0>的激活时间段期间被顺序地激活。此外，当存储体激活信号RACT<0>被激活时，执行第一存储体BANK0的刷新操作；当存储体激活信号RACT<1>被激活时，执行第二存储体BANK1的刷新操作；当存储体激活信号RACT<2>被激活时，执行第三存储体BANK2的刷新操作；且当存储体激活信号RACT<3>被激活时，执行第四存储体BANK3的刷新操作。即，响应于当存储体组刷新命令REF_BG<0>激活时被顺序地激活的相应存储体激活信号RACT<0:3>来顺序地刷新存储体BANK0至BANK3。在图5的情况下，在刷新操作之时，由于存储体BANK0至BANK3不是同时地刷新而是顺序地刷新的，因此可以将存储体组刷新命令REF_BG<0>的激活时间段控制为比图3的情况下的存储体组刷新命令REF_BG<0>的激活时间段长。
在全存储体刷新命令REF_ALL的激活时间段期间，以与存储体组刷新命令REF_BG<0>被激活的情况类似的方式顺序地刷新存储体BANK0至BANK3。
当如图5所示顺序地刷新存储体BANK0至BANK3时，与如图3所示的同时地刷新存储体BANK0至BANK3的情况相比，可以进一步减少半导体器件中的瞬时电流消耗。
图5未图示一般的激活预充电操作。即使当图4所示的存储体激活电路220_BG0用于图2所示的结构时，也与图3所示的情况类似地执行激活预充电操作。
图6是说明根据本发明的一个示例性实施例的针对半导体器件中的每个存储体组执行个别操作的情况的图。
参见图6，由用于指定第二存储体组BG1的存储体组地址BG_LA<0:1>(例如，存储体组地址BG_LA<0:1>可以是诸如(0，1)的两比特信号)以及存储体组刷新命令REF_BG来选择第二存储体组BG1，以便执行第二存储体组BG1的刷新操作。在执行第二存储体组BG1的刷新操作的时间段601中，激活命令ACT和读取命令RD与用于指定第三存储体组BG2的存储体组地址BG_LA<0:1>(例如，BG_LA<0:1>＝(1，0))一起施加，以便执行第三存储体组BG2的激活操作和读取操作。
如上文所述，根据本发明的一个示例性实施例，以一对一的方式为存储体组BG0至BG3独立地提供地址计数器110_BG0至110_BG3且个别地执行存储体组BG0至BG3的刷新操作，使得当执行特定存储体组的刷新操作时，可以正常地执行其他存储体组的操作。
根据本发明的示例性实施例，在由存储体组刷新命令选择的存储体组中执行刷新操作。据此，不执行刷新操作的存储体组可以执行正常操作(读取操作、写入操作等)。
此外，在刷新操作之时，可以顺序地刷新存储体组中的存储体，因此可以减少在刷新操作期间的瞬时电流消耗。
虽然已经参照具体的实施例描述了本发明，但是对于本领域技术人员而言明显的是，在不脱离所附权利要求所限定的本发明的精神和范围的前提下，可以进行各种变化和修改。

Claims (14)

1.一种半导体器件，包括：
多个存储体组，所述多个存储体组各自包括至少两个存储体；和
多个地址计数器，所述多个地址计数器以一对一的方式与所述多个存储体组相对应，
其中，被选择的存储体组的刷新操作是响应于存储体组刷新命令而执行的。
2.如权利要求1所述的半导体器件，其中，当施加存储体组刷新命令时，与被选择的存储体组相对应的地址计数器执行地址计数。
3.如权利要求1所述的半导体器件，其中，当施加全存储体刷新命令时，所述多个地址计数器执行地址计数且所有的存储体组执行刷新操作。
4.如权利要求1所述的半导体器件，其中，由存储体组地址来选择所述存储体组。
5.如权利要求3所述的半导体器件，其中，当施加所述存储体组刷新命令时，被选择的存储体组中的存储体被顺序地刷新，而当施加所述全存储体刷新命令时，每个存储体组中的存储体被顺序地刷新。
6.如权利要求3所述的半导体器件，其中，当施加所述存储体组刷新命令时，被选择的存储体组中的存储体被同时地刷新，而当施加所述全存储体刷新命令时，每个存储体组中的所有存储体被同时地刷新。
7.如权利要求1所述的半导体器件，其中，除被选择的存储体组之外的存储体组根据命令来执行激活、读取或写入操作。
8.一种半导体器件，包括：
多个存储体组，所述多个存储体组各自包括至少两个存储体；
多个地址计数器，所述多个地址计数器以一对一的方式与所述多个存储体组相对应；以及
多个地址选择器，所述多个地址选择器以一对一的方式与所述多个地址计数器相对应，
其中，被选择的存储体组的地址选择器响应于存储体组刷新命令来选择由地址计数器计数的地址，且所述多个地址选择器响应于全存储体刷新命令来分别选择由地址计数器计数的地址。
9.如权利要求8所述的半导体器件，其中，所述多个地址选择器响应于激活命令来选择从所述半导体器件的外部输入的地址。
10.如权利要求9所述的半导体器件，还包括多个存储体激活电路，所述多个存储体激活电路以一对一的方式与所述多个存储体组相对应，其中，当施加全存储体刷新命令时或者当施加相应的存储体组刷新命令时，所述多个存储体激活电路将相应的存储体组的存储体顺序地激活。
11.如权利要求9所述的半导体器件，还包括多个存储体激活电路，所述多个存储体激活电路以一对一的方式与所述多个存储体组相对应，其中，当施加全存储体刷新命令时或者当施加相应的存储体组刷新命令时，所述多个存储体激活电路将相应的存储体组的存储体同时地激活。
12.如权利要求9所述的半导体器件，其中，当施加激活命令时，与由存储体组地址选择的存储体组相对应的存储体激活电路对存储体地址进行译码并允许被选择的存储体组中的一个存储体处于激活状态。
13.如权利要求8所述的半导体器件，其中，在执行被选择的存储体组的刷新操作的时间段期间，不执行刷新操作的存储体组根据命令来执行激活、读取或写入操作。
14.如权利要求8所述的半导体器件，其中，当施加所述存储体组刷新命令时，由存储体组地址来选择存储体组。
CN2011100078106A 2010-07-30 2011-01-14 半导体器件 Pending CN102347075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0073933 2010-07-30
KR1020100073933A KR20120012056A (ko) 2010-07-30 2010-07-30 메모리장치

Publications (1)

Publication Number Publication Date
CN102347075A true CN102347075A (zh) 2012-02-08

Family

ID=45526599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100078106A Pending CN102347075A (zh) 2010-07-30 2011-01-14 半导体器件

Country Status (5)

Country Link
US (1) US8406074B2 (zh)
JP (1) JP2012033248A (zh)
KR (1) KR20120012056A (zh)
CN (1) CN102347075A (zh)
TW (1) TW201205596A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464792A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 地址检测电路及包括其的存储器
CN106205672A (zh) * 2015-05-26 2016-12-07 爱思开海力士有限公司 存储器件
CN106683707A (zh) * 2015-11-09 2017-05-17 爱思开海力士有限公司 半导体器件
CN111292789A (zh) * 2018-12-06 2020-06-16 爱思开海力士有限公司 半导体存储器件及其操作方法
CN112035053A (zh) * 2019-06-04 2020-12-04 华邦电子股份有限公司 存储器存储装置及其运作方法
CN114974343A (zh) * 2021-02-24 2022-08-30 华邦电子股份有限公司 半导体存储装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719299B1 (ko) * 2010-12-17 2017-03-23 에스케이하이닉스 주식회사 비휘발성 메모리
TWI550403B (zh) * 2013-04-02 2016-09-21 晨星半導體股份有限公司 記憶體控制器及其記憶體位址產生方法
KR20150095494A (ko) * 2014-02-13 2015-08-21 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US10676345B2 (en) * 2016-08-15 2020-06-09 Y-Sensors Ltd. Temperature stabilized MEMS device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319234A (zh) * 1998-09-17 2001-10-24 阿特梅尔股份有限公司 具有内部刷新的快擦写存储器阵列
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007054A (ja) 2001-06-15 2003-01-10 Sharp Corp 半導体記憶装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR100798772B1 (ko) 2005-09-29 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR20080001973A (ko) 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 메모리 장치
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
KR100897276B1 (ko) 2007-08-10 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319234A (zh) * 1998-09-17 2001-10-24 阿特梅尔股份有限公司 具有内部刷新的快擦写存储器阵列
US20080080285A1 (en) * 2006-09-28 2008-04-03 Samsung Electronics Co., Ltd. Refresh circuit and refresh method in semiconductor memory device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464792A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 地址检测电路及包括其的存储器
CN104464792B (zh) * 2013-09-25 2019-06-28 爱思开海力士有限公司 地址检测电路及包括其的存储器
CN106205672A (zh) * 2015-05-26 2016-12-07 爱思开海力士有限公司 存储器件
CN106683707A (zh) * 2015-11-09 2017-05-17 爱思开海力士有限公司 半导体器件
CN106683707B (zh) * 2015-11-09 2020-09-01 爱思开海力士有限公司 半导体器件
CN111292789A (zh) * 2018-12-06 2020-06-16 爱思开海力士有限公司 半导体存储器件及其操作方法
CN111292789B (zh) * 2018-12-06 2023-09-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN112035053A (zh) * 2019-06-04 2020-12-04 华邦电子股份有限公司 存储器存储装置及其运作方法
CN114974343A (zh) * 2021-02-24 2022-08-30 华邦电子股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
KR20120012056A (ko) 2012-02-09
JP2012033248A (ja) 2012-02-16
TW201205596A (en) 2012-02-01
US8406074B2 (en) 2013-03-26
US20120026821A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102347075A (zh) 半导体器件
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
CN106158004B (zh) 存储器件及包括存储器件的存储***
US10249359B2 (en) Address generation circuit and memory device including the same
CN107025927A (zh) 执行锤刷新操作的存储器设备和包括其的存储器***
US9437275B2 (en) Memory system and method for operating the same
KR102021401B1 (ko) 메모리 장치
CN103680599B (zh) 存储器件以及包括存储器件的存储***
CN104347108A (zh) 存储器、包括其的存储***以及操作存储器的方法
CN104464790A (zh) 存储器和包括存储器的存储***
CN104240745A (zh) 半导体存储装置和包括其的存储***
JP2011192343A (ja) 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
CN102820052B (zh) Sram多路复用装置
TW201619832A (zh) 半導體裝置及包含該半導體裝置的記憶體系統
CN102956262A (zh) 静态ram
US11532336B2 (en) Memory device for processing a row-hammer refresh operation and a method of operating thereof
CN103370746B (zh) 存储器及编程存储器的方法
KR100890381B1 (ko) 반도체 메모리 소자
US20170154667A1 (en) Dram with segmented page configuration
US11783884B2 (en) Semiconductor memory device and memory system including the same
CN101276638A (zh) 具有铁电器件的半导体存储器器件及其更新方法
CN105719683A (zh) 存储器件
CN103065676A (zh) 半导体装置的刷新控制电路和方法
CN106158008B (zh) 半导体存储装置
CN105097012B (zh) 存储器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208