CN115985852B - 半导体器件及其制备方法 - Google Patents

Abstract

本发明涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供一半导体衬底；于半导体衬底内第一元件区域形成第一元件第一导电类型区；于半导体衬底内第二元件区域形成第一导电类型沟道区，第一元件第一导电类型区的掺杂浓度小于第一导电类型沟道区的掺杂浓度，第一元件第一导电类型区和第一导电类型沟道区至少部分处于同一水平面。上述半导体器件的制备方法，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

Description

半导体器件及其制备方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件及其制备方法。

背景技术

逆导型绝缘栅双极型晶体管RC-IGBT是由二极管和绝缘栅双极型晶体管IGBT复合的功率半导体器件，IGBT是由双极型三极管BJT和绝缘栅型场效应管MOS组成的复合全控型电压驱动式功率半导体器件。由于逆导型绝缘栅双极型晶体管中二极管的改进反向恢复特性与IGBT的降低闩锁效应相互抵触，不能同时兼顾二极管的反向恢复特性和IGBT的低闩锁效应，在保证IGBT的较低闩锁效应时，二极管的反向恢复特性变差，目前还没有相关技术手段能解决这一问题。

发明内容

基于此，针对不能同时兼顾反向恢复特性和低闩锁效应的问题，本发明提供一种半导体器件及其制备方法。

本发明提供一种半导体器件的制备方法，包括：提供一半导体衬底；于所述半导体衬底内第一元件区域形成第一元件第一导电类型区；于所述半导体衬底内第二元件区域形成第一导电类型沟道区，所述第一元件第一导电类型区的掺杂浓度小于所述第一导电类型沟道区的掺杂浓度，所述第一元件第一导电类型区和所述第一导电类型沟道区至少部分处于同一水平面。

上述半导体器件的制备方法，分两个步骤于半导体衬底内第一元件区域形成第一元件第一导电类型区，于半导体衬底内第二元件区域形成第一导电类型沟道区，第一元件第一导电类型区的掺杂浓度小于第一导电类型沟道区的掺杂浓度，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

在其中一个实施例中，所述半导体器件包括逆导型绝缘栅双极型晶体管，所述第一元件包括二极管，所述第二元件包括绝缘栅双极型晶体管。

在其中一个实施例中，于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区，包括：采用离子注入工艺于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区，注入剂量介于1×10¹³/cm²~1×10¹⁴/cm²之间。能够降低第二元件的闩锁效应。

在其中一个实施例中，于所述半导体衬底内所述第一元件区域形成所述第一元件第一导电类型区，包括：采用离子注入工艺于所述半导体衬底内所述第一元件区域形成所述第一元件第一导电类型区，其中，注入剂量介于1×10¹²/cm²~1×10¹³/cm²之间。

在其中一个实施例中，所述半导体衬底包括第二导电类型漂移区，所述第二导电类型漂移区位于所述第一元件第一导电类型区和所述第一导电类型沟道区下方。

在其中一个实施例中，形成所述第一元件第一导电类型区和所述第一导电类型沟道区之后，还包括：于所述半导体衬底内形成沟槽结构，所述沟槽结构从所述半导体衬底上表面贯穿所述第一元件第一导电类型区和/或所述第一导电类型沟道区延伸至所述漂移区。

在其中一个实施例中，所述沟槽结构包括位于所述第二元件区域的栅极沟槽结构和位于所述第一元件区域的源极沟槽结构。

在其中一个实施例中，所述源极沟槽结构之间的间距小于所述栅极沟槽结构之间的间距。能够使得第一元件第一导电类型区的掺杂浓度进一步降低，第一元件重掺杂第二导电类型区的掺杂浓度进一步提高，有利于第一元件提高性能。

在其中一个实施例中，形成所述沟槽结构之后，还包括：于所述半导体衬底上表面形成介质层，所述介质层包括开口，所述开口包括第一开口，所述第一开口暴露所述第一导电类型沟道区。

在其中一个实施例中，在形成所述介质层之后，还包括：通过所述第一开口于所述半导体衬底内所述第二元件区域形成第二导电类型源区，所述第二导电类型源区位于所述第一导电类型沟道区上方。

在其中一个实施例中，在形成所述第二导电类型源区之前，还包括：通过所述第一开口于所述半导体衬底内所述第二元件区域形成第一导电类型欧姆接触区，所述第一导电类型欧姆接触区位于所述第一导电类型沟道区内靠近所述第二导电类型源区一侧。能够保证金属层与第一导电类型沟道区形成良好的欧姆接触。

在其中一个实施例中，通过所述第一开口于所述半导体衬底内所述第二元件区域形成所述第一导电类型欧姆接触区，包括：采用离子注入工艺通过所述第一开口于所述半导体衬底内所述第二元件区域形成所述第一导电类型欧姆接触区，其中，注入能量介于15keV~100keV之间，注入剂量介于1×10¹⁴/cm²~5×10¹⁵/cm²之间。能够保证金属层与第一导电类型沟道区形成良好的欧姆接触。

在其中一个实施例中，在形成所述介质层之后，还包括：于所述开口内及所述介质层上表面形成金属层，所述金属层通过所述第一开口与所述第二导电类型源区电性连接。

在其中一个实施例中，提供一半导体衬底之后，还包括：于所述半导体衬底背面形成背面第一元件第二导电类型区和背面第二元件第一导电类型区，所述背面第一元件第二导电类型区和所述背面第二元件第一导电类型区位于所述第二导电类型漂移区下方。

在其中一个实施例中，于所述半导体衬底内所述第一元件区域形成第一元件第一导电类型区之前，还包括：于所述半导体衬底内所述第一元件区域形成第一元件重掺杂第二导电类型区，所述第一元件重掺杂第二导电类型区位于所述第一元件第一导电类型区下方。能够降低第一元件在导通时，空穴的注入，能够更好的优化第一元件性能。

在其中一个实施例中，于所述半导体衬底内所述第一元件区域形成所述第一元件重掺杂第二导电类型区，包括：于所述半导体衬底内所述第一元件区域形成所述第一元件重掺杂第二导电类型区，所述第二元件区域形成第二元件重掺杂第二导电类型区，所述第二元件重掺杂第二导电类型区位于所述第一导电类型沟道区下方。使得在第二元件导通时，增加空穴的积累，降低第二元件的导通压降。

在其中一个实施例中，于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区之前，还包括：于所述半导体衬底内所述第二元件区域形成第二元件重掺杂第二导电类型区，所述第二元件重掺杂第二导电类型区位于所述第一导电类型沟道区下方。使得在第二元件导通时，增加空穴的积累，降低第二元件的导通压降。

在其中一个实施例中，还包括：采用电子辐照、铂掺杂或氦辐照来降低所述第一元件的少子寿命。进一步优化第一元件性能。

本发明还提供一种半导体器件，采用上述的半导体器件的制备方法制备。

上述半导体器件，第一元件第一导电类型区的掺杂浓度小于第一导电类型沟道区的掺杂浓度，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

附图说明

图1为本发明的半导体器件的制备方法的流程图。

图2~图13为本发明的半导体器件的制备方法各步骤所呈现的结构示意图；其中，图13亦为本发明的半导体器件所呈现的结构示意图。

图中：10、半导体衬底；101、第二导电类型漂移区；20、第一元件区域；201、第一元件重掺杂第二导电类型区；202、第一元件第一导电类型区；203、背面第一元件第二导电类型区；30、第二元件区域；301、第二元件重掺杂第二导电类型区；302、第一导电类型沟道区；303、第一导电类型欧姆接触区；304、第二导电类型源区；305、背面第二元件第一导电类型区；40、沟槽结构；401、源极沟槽结构；402、栅极沟槽结构；403、沟槽介质层；404、沟槽填充材料；50、介质层；501、开口；5011、第一开口；5012、第二开口；60、金属层；70、掩膜层。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和／或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

一个实施例，在逆导型绝缘栅双极型晶体管RC-IGBT中的二极管中的第一导电类型区和IGBT中的第一导电类型沟道区302在同一个步骤采用相同的注入条件形成，且掺杂浓度相同。本发明的发明人发现这会造成逆导型绝缘栅双极型晶体管中二极管的改进反向恢复特性与IGBT的降低闩锁效应相互抵触，不能同时兼顾二极管的反向恢复特性和IGBT的低闩锁效应。

一个实施例，如图1所示，提供一种半导体器件的制备方法，包括：提供一半导体衬底10；于半导体衬底10内第一元件区域20形成第一元件第一导电类型区202；于半导体衬底10内第二元件区域30形成第一导电类型沟道区302，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，第一元件第一导电类型区202和第一导电类型沟道区302至少部分处于同一水平面。

在本实施例中，上述半导体器件的制备方法，分两个步骤于半导体衬底10内第一元件区域20形成第一元件第一导电类型区202，于半导体衬底10内第二元件区域30形成第一导电类型沟道区302，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

第一元件第一导电类型区202和第一导电类型沟道区302采用不同的注入条件分两个步骤形成，使得第一元件第一导电类型区202的掺杂浓度能够较小，使得第一元件在导通时，第二导电类型漂移区101中靠近第一元件第一导电类型区202的位置空穴浓度相对较少，使得第一元件在反向恢复时，电压上升速度更快，最大反向恢复的电流能够更小，同时反向恢复的软度能够更低；第一导电类型沟道区302的掺杂浓度能够较大，能够降低第二元件的闩锁效应，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

S10：如图2所示，提供一半导体衬底10。

在一个实施例中，半导体衬底10包括第二导电类型漂移区101，第二导电类型漂移区101位于第一元件第一导电类型区202和第一导电类型沟道区302下方。

在一个实施例中，半导体衬底10的材料包括硅或碳化硅。

第二导电类型漂移区101的电阻率和厚度决定于器件的击穿电压。对于击穿电压为650V的IGBT，第二导电类型漂移区101的电阻率介于20Ω·cm~40Ω·cm之间，例如，第二导电类型漂移区101的电阻率可以是30Ω·cm；第二导电类型漂移区101的厚度介于50μm~80μm之间，例如，第二导电类型漂移区101的厚度在65μm；而对于击穿电压为1200V的IGBT，第二导电类型漂移区101的电阻率介于50Ω·cm~70Ω·cm之间，例如，第二导电类型漂移区101的电阻率可以是60Ω·cm；第二导电类型漂移区101的厚度介于100μm~140μm之间，例如，第二导电类型漂移区101的厚度在120μm。

S301：于半导体衬底10内第一元件区域20形成第一元件第一导电类型区202。

在一个实施例中，在步骤S301之前，还包括：

S201：于半导体衬底10内第一元件区域20形成第一元件重掺杂第二导电类型区201，第一元件重掺杂第二导电类型区201位于第一元件第一导电类型区202下方。能够形成一个隔离，在第一元件在导通时，降低电子的注入，电子的注入降低，空穴的注入也会降低，从而降低注入的电子和空穴，能够更好的优化第一元件性能。

在一个实施例中，步骤S201包括：如图3所示，于半导体衬底10内第一元件区域20形成第一元件重掺杂第二导电类型区201，第二元件区域30形成第二元件重掺杂第二导电类型区301，第二元件重掺杂第二导电类型区301位于第一导电类型沟道区302下方。使得在第二元件导通时，增加空穴的积累，降低第二元件的导通压降。

S302：于半导体衬底10内第二元件区域30形成第一导电类型沟道区302，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，第一元件第一导电类型区202和第一导电类型沟道区302至少部分处于同一水平面。

在一个实施例中，在步骤S302之前，还包括：

S202：于半导体衬底10内第二元件区域30形成第二元件重掺杂第二导电类型区301，第二元件重掺杂第二导电类型区301位于第一导电类型沟道区302下方。使得在第二元件导通时，增加空穴的积累，降低第二元件的导通压降，第二元件的开关损耗也会有些增加，IGBT的饱和电压和关断能耗是一个折衷。

S301：于半导体衬底10内第一元件区域20形成第一元件第一导电类型区202。

在一个实施例中，步骤S301，包括：采用离子注入工艺于半导体衬底10内第一元件区域20形成第一元件第一导电类型区202，其中，注入剂量介于1×10¹²/cm²~1×10¹³/cm²之间，注入能量介于80keV~120keV之间。例如，于半导体衬底10内第一元件区域20注入硼形成第一元件第一导电类型区202，其中，注入剂量是2×10¹²/cm²，注入能量是100keV。

在一个实施例中，步骤S301包括：如图4所示，于半导体衬底10内第一元件区域20和第二元件区域30形成第一元件第一导电类型区202。

S302：于半导体衬底10内第二元件区域30形成第一导电类型沟道区302，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，第一元件第一导电类型区202和第一导电类型沟道区302至少部分处于同一水平面。

在一个实施例中，步骤S302，包括：采用离子注入工艺于半导体衬底10内第二元件区域30形成第一导电类型沟道区302，注入剂量介于1×10¹³/cm²~1×10¹⁴/cm²之间，例如，注入剂量可以是2×10¹³/cm²、4×10¹³/cm²、6×10¹³/cm²、8×10¹³/cm²。第一导电类型沟道区302掺杂浓度较低，能够降低第二元件基区电阻，能够降低寄生NPN导通的可能性，降低第二元件的闩锁效应。

在一个实施例中，步骤S302包括：

S3021：如图5所示，于半导体衬底10上表面第一元件区域20处形成掩膜层70，掩膜层70暴露第二元件区域30；

S3022：如图6所示，采用离子注入工艺于半导体衬底10内第二元件区域30形成第一导电类型沟道区302；

S3023：如图7所示，去除掩膜层70。

在一个实施例中，半导体器件包括逆导型绝缘栅双极型晶体管，第一元件包括二极管，第二元件包括绝缘栅双极型晶体管。

在一个实施例中，第一元件包括快恢复二极管。

在一个实施例中，第一导电类型包括P型，第二导电类型包括N型。

在另一个实施例中，第一导电类型包括N型，第二导电类型包括P型。

在一个实施例中，在步骤S301和步骤S302之后，还包括：

S40：如图8所示，于半导体衬底10内形成沟槽结构40，沟槽结构40从半导体衬底10上表面贯穿第一元件第一导电类型区202和/或第一导电类型沟道区302延伸至漂移区。

在一个实施例中，沟槽结构40包括沟槽填充材料404和位于沟槽填充材料404和半导体衬底10之间用于隔离的沟槽介质层403。

在一个实施例中，沟槽介质层403包括氧化层。沟槽介质层403的厚度介于800Å~1200Å，例如，沟槽介质层403的厚度可以是1000Å。沟槽填充材料404包括重掺杂多晶硅。

在一个实施例中，沟槽结构40包括位于第二元件区域30的栅极沟槽结构402和位于第一元件区域20的源极沟槽结构401。

在一个实施例中，至少部分源极沟槽结构401位于第一元件区域20和第二元件区域30的交界处。

在一个实施例中，栅极沟槽结构402个数与源极沟槽个数的比值小于等于1，例如，栅极沟槽结构402个数与源极沟槽个数的比值可以是1:1，也可以是2:3，当第一元件区域20面积增加，第一元件的性能会优化，但是对于第二元件，饱和电压会增加，但是第二元件耐受短路电流性能会更好。

在一个实施例中，源极沟槽结构401之间的间距小于栅极沟槽结构402之间的间距。源极沟槽结构401对第一元件重掺杂第二导电类型区201产生横向耗尽；这样可以提高第一元件重掺杂第二导电类型区201的掺杂浓度；因为横向耗尽增强，纵向耗尽减弱，能够使得第一元件第一导电类型区202的掺杂浓度进一步降低，有利于第一元件提高性能。

在一个实施例中，步骤S40之后，还包括：

S50：如图9所示，于半导体衬底10上表面形成介质层50，介质层50包括开口501，开口501包括第一开口5011，第一开口5011暴露第一导电类型沟道区302。

在一个实施例中，开口501还包括第二开口5012，第二开口5012暴露源极沟槽结构401的沟槽填充材料404。

在一个实施例中，开口501还包括第三开口，第三开口暴露第一元件第一导电类型区202。

S70：如图11所示，通过第一开口5011于半导体衬底10内第二元件区域30形成第二导电类型源区304，第二导电类型源区304位于第一导电类型沟道区302上方。

在一个实施例中，在步骤S70之前，还包括：

S60：如图10、图11、图12所示，通过第一开口5011于半导体衬底10内第二元件区域30形成第一导电类型欧姆接触区303，第一导电类型欧姆接触区303位于第一导电类型沟道区302内靠近第二导电类型源区304一侧。能够保证金属层60与第一导电类型沟道区302形成良好的欧姆接触。

在一个实施例中，步骤S60包括：采用离子注入工艺通过第一开口5011于半导体衬底10内第二元件区域30形成第一导电类型欧姆接触区303，其中，注入能量介于15keV~100keV之间，例如，注入能量可以是15keV、40keV、60keV、80keV、100keV。注入剂量介于1×10¹⁴/cm²~5×10¹⁵/cm²之间，例如，注入剂量可以是2×10¹⁴/cm²、4×10¹⁴/cm²、6×10¹⁴/cm²、8×10¹⁴/cm²。能够保证金属层60与第一导电类型沟道区302形成良好的欧姆接触。

在一个实施例中，步骤S60包括：通过第一开口5011于半导体衬底10内第二元件区域30注入二氟化硼形成第一导电类型欧姆接触区303。

在一个实施例中，在步骤S50之后，还包括：

S70：如图11所示，通过第一开口5011于半导体衬底10内第二元件区域30形成第二导电类型源区304，第二导电类型源区304位于第一导电类型沟道区302上方。

在一个实施例中，步骤S70包括：通过第一开口5011于半导体衬底10内第二元件区域30注入砷形成第二导电类型源区304，注入剂量介于1×10¹⁵/cm²~1×10¹⁶/cm²之间，例如，注入剂量可以是2×10¹⁵/cm²、4×10¹⁵/cm²、6×10¹⁵/cm²、8×10¹⁵/cm²。

在一个实施例中，第二导电类型源区304包括第二导电类型重掺杂源区。

在一个实施例中，在步骤S50之后，还包括：

S80：如图12所示，于开口501内及介质层50上表面形成金属层60，金属层60通过第一开口5011与第二导电类型源区304电性连接。

在一个实施例中，金属层60通过第二开口5012与源极沟槽结构401电性连接。

在一个实施例中，步骤S80包括：于开口501内填充钨。金属层60的材料包括铝。

在一个实施例中，在步骤S10之后，还包括：

S90：如图13所示，于半导体衬底10背面形成背面第一元件第二导电类型区203和背面第二元件第一导电类型区305，背面第一元件第二导电类型区203和背面第二元件第一导电类型区305位于第二导电类型漂移区101下方。

在一个实施例中，步骤S90包括：于半导体衬底10背面注入硼形成背面第二元件第一导电类型区305，注入能量较小介于20keV~100keV之间，注入剂量较小介于1×10¹²/cm²~1×10¹³/cm²之间，能够提高第二元件性能，降低关断速度。

在一个实施例中，步骤S90包括：于半导体衬底10背面注入磷或砷形成背面第一元件第二导电类型区203，注入能量介于50keV~150keV之间，注入剂量介于1×10¹⁴/cm²~1×10¹⁶/cm²之间。

在一个实施例中，背面第二元件第一导电类型区305的面积占整个背面面积的比例大于80%，例如，背面第二元件第一导电类型区305的面积占整个背面面积的比例可以是81%、86%、90%。

在一个实施例中，还包括：

S91：采用电子辐照、铂掺杂或氦辐照来降低第一元件的少子寿命。进一步优化第一元件性能。

在一个实施例中，如图13所示，提供一种半导体器件，采用上述的半导体器件的制备方法制备，包括：半导体衬底10；于半导体衬底10内第一元件区域20形成的第一元件第一导电类型区202；于半导体衬底10内第二元件区域30形成的第一导电类型沟道区302，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，第一元件第一导电类型区202和第一导电类型沟道区302至少部分处于同一水平面。

在本实施例中，上述半导体器件，第一元件第一导电类型区202的掺杂浓度小于第一导电类型沟道区302的掺杂浓度，使得半导体器件能兼顾第一元件的反向恢复特性和第二元件的低闩锁效应，在保证第二元件的较低闩锁效应的情况下，能够提高第一元件的反向恢复特性。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，包括：

提供一半导体衬底，所述半导体衬底包括第二导电类型漂移区；

于所述半导体衬底内第一元件区域形成第一元件第一导电类型区，所述第一元件第一导电类型区位于所述第二导电类型漂移区上方；

于所述半导体衬底内第二元件区域形成第一导电类型沟道区，所述第一导电类型沟道区位于所述第二导电类型漂移区上方，所述第一元件第一导电类型区的掺杂浓度小于所述第一导电类型沟道区的掺杂浓度，所述第一元件第一导电类型区和所述第一导电类型沟道区至少部分处于同一水平面，所述半导体器件包括逆导型绝缘栅双极型晶体管，所述第一元件包括二极管，所述第二元件包括绝缘栅双极型晶体管；

于所述半导体衬底内形成沟槽结构，所述沟槽结构从所述半导体衬底上表面贯穿所述第一元件第一导电类型区和/或所述第一导电类型沟道区延伸至所述漂移区，所述沟槽结构包括位于所述第二元件区域的栅极沟槽结构和位于所述第一元件区域的源极沟槽结构，位于所述第一元件区域的所述源极沟槽结构之间的间距小于位于所述第二元件区域的所述栅极沟槽结构之间的间距；

于所述半导体衬底上表面形成介质层，所述介质层包括开口，所述开口包括第一开口，所述第一开口暴露所述第一导电类型沟道区；

通过所述第一开口于所述半导体衬底内所述第二元件区域形成第一导电类型欧姆接触区；

通过所述第一开口于所述半导体衬底内所述第二元件区域形成第二导电类型源区，所述第二导电类型源区位于所述第一导电类型沟道区上方，所述第一导电类型欧姆接触区位于所述第一导电类型沟道区内靠近所述第二导电类型源区一侧；

于所述开口内及所述介质层上表面形成金属层，所述金属层通过所述第一开口与所述第二导电类型源区电性连接，所述金属层与所述第一导电类型欧姆接触区之间包括有所述第二导电类型源区，于所述第一导电类型沟道区内形成所述第一导电类型欧姆接触区以保证所述金属层与所述第一导电类型沟道区形成良好的欧姆接触；

于所述半导体衬底背面形成背面第一元件第二导电类型区和背面第二元件第一导电类型区，所述背面第一元件第二导电类型区和所述背面第二元件第一导电类型区位于所述第二导电类型漂移区下方，所述背面第一元件第二导电类型区不局限于所述第一元件区域，所述背面第二元件第一导电类型区不局限于所述第二元件区域，至少部分所述背面第一元件第二导电类型区位于所述第二元件区域。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区，包括：采用离子注入工艺于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区，注入剂量介于1×10¹³/cm²~1×10¹⁴/cm²之间。

3.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述半导体衬底内所述第一元件区域形成所述第一元件第一导电类型区，包括：采用离子注入工艺于所述半导体衬底内所述第一元件区域形成所述第一元件第一导电类型区，其中，注入剂量介于1×10¹²/cm²~1×10¹³/cm²之间。

4.根据权利要求1所述的半导体器件的制备方法，其特征在于，通过所述第一开口于所述半导体衬底内所述第二元件区域形成所述第一导电类型欧姆接触区，包括：采用离子注入工艺通过所述第一开口于所述半导体衬底内所述第二元件区域形成所述第一导电类型欧姆接触区，其中，注入能量介于15keV~100keV之间，注入剂量介于1×10¹⁴/cm²~5×10¹⁵/cm²之间。

5.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述半导体衬底内所述第一元件区域形成第一元件第一导电类型区之前，还包括：于所述半导体衬底内所述第一元件区域形成第一元件重掺杂第二导电类型区，所述第一元件重掺杂第二导电类型区位于所述第一元件第一导电类型区下方。

6.根据权利要求5所述的半导体器件的制备方法，其特征在于，于所述半导体衬底内所述第一元件区域形成所述第一元件重掺杂第二导电类型区，包括：于所述半导体衬底内所述第一元件区域形成所述第一元件重掺杂第二导电类型区，所述第二元件区域形成第二元件重掺杂第二导电类型区，所述第二元件重掺杂第二导电类型区位于所述第一导电类型沟道区下方。

7.根据权利要求1所述的半导体器件的制备方法，其特征在于，于所述半导体衬底内所述第二元件区域形成所述第一导电类型沟道区之前，还包括：于所述半导体衬底内所述第二元件区域形成第二元件重掺杂第二导电类型区，所述第二元件重掺杂第二导电类型区位于所述第一导电类型沟道区下方。

8.根据权利要求1所述的半导体器件的制备方法，其特征在于，还包括：采用电子辐照、铂掺杂或氦辐照来降低所述第一元件的少子寿命。

9.一种半导体器件，其特征在于，采用权利要求1~权利要求8中任意一项所述的半导体器件的制备方法制备。

Images