CN115913040B

CN115913040B - 一种电流环硬件加速引擎及***

Info

Publication number: CN115913040B
Application number: CN202310135620.5A
Authority: CN
Inventors: 赵达勤
Original assignee: Guangzhou Jiangxinchuang Technology Co ltd
Current assignee: Guangzhou Jiangxinchuang Technology Co ltd
Priority date: 2023-02-20
Filing date: 2023-02-20
Publication date: 2023-06-20
Anticipated expiration: 2043-02-20
Also published as: CN115913040A

Abstract

本申请公开了一种电流环硬件加速引擎以及***，其中电流环硬件加速引擎包括：CLARK变换加速模块、PARK变换加速模块、PID加速模块、反PARK变换加速模块、补偿模块、电角度计算模块、Cordic计算模块以及SVPWM加速模块，用于将所述第二α轴电压、所述第二β轴电压、所述第一补偿电压、所述第二补偿电压以及SVPWM的算法，得到最终输出到PWM模块的占空比。本申请可广泛应用于电机技术领域内。

Description

一种电流环硬件加速引擎及***

技术领域

本申请涉及电机技术领域，尤其是一种电流环硬件加速引擎及***。

背景技术

通常行业多采用CPU进行电流环的计算，也就是纯软件的方式进行实现电流环，这样的控制方式受限于CPU以及SRAM的性能，随着代码复杂度的增大，有可能出现电流环执行不够及时的问题，影响环路控制性能。

近年来也出现一些采用硬件方式实现电流环控制的芯片方案，但是存在算法比较固定，无法满足相对复杂的应用场景。因此，亟需一种新的电流环硬件加速引擎。

发明内容

本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。

为此，本申请实施例的一个目的在于提供一种电流环硬件加速引擎以及***，该方法可以根据使电机加速满足相对复杂的应用场景，提高电流环加速的适配性。

为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种电流环硬件加速引擎，用于将CPU配置的反馈电流，编码器位置信息以及模数转换器采集的两相电流转化为PWM波为电机加速，包括：CLARK变换加速模块，用于将模数转换器采集的U相以及V相两相电流进行Clark变换得到α轴电流以及β轴电流；PARK变换加速模块，用于将所述α轴电流、所述β轴电流以及所述三角函数值转化为d轴电流和q轴电流；PID加速模块，用于将所述d轴电流和所述q轴电流，以及CPU配置的反馈电流的D轴电流目标值和Q轴电流目标值，得到第一d轴电压以及第一q轴电压；反PARK变换加速模块，用于根据所述第一d轴电压以及所述第一q轴电压，以及电角度计算模块得出的所述三角函数值，得出第二α轴电压以及第二β轴电压；补偿模块，根据预设的d轴反馈电流和q轴反馈电流产生第一补偿电压以及第二补偿电压，对第一α轴电压Uα以及第一β轴电压Uβ进行补偿；电角度计算模块，用于将编码器的位置信息转换为电机角度；Cordic计算模块，用于根据所述电机角度计算对应的三角函数值；SVPWM加速模块，用于将所述第二α轴电压、所述第二β轴电压、所述第一补偿电压、所述第二补偿电压以及SVPWM的算法，得到最终输出到PWM模块的占空比。

另外，根据本发明中上述实施例的一种电流环硬件加速引擎，还可以有以下附加的技术特征：

进一步地，本申请实施例中，所述Cordic计算模块包括：sin、cos以及arctan函数。

进一步地，本申请实施例中，还包括速度测量模块，用于根据编码器的位置数据，定时进行速度的测量。

进一步地，本申请实施例中，还包括电流预处理模块，用于重构来自于模数转换器采集的两相电流。

进一步地，本申请实施例中，所述Cordic计算模块的数量包括两个。

此外，本申请还提供电流环硬件加速***，其中存储有处理器可执行的指令，包括上述实施例任一项所述的电流环硬件加速引擎。

本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：

本申请可以通过CLARK变换加速模块，用于将模数转换器采集的U相以及V相两相电流进行Clark变换得到α轴电流以及β轴电流；PARK变换加速模块，用于将所述α轴电流、所述β轴电流以及所述三角函数值转化为d轴电流和q轴电流；PID加速模块，用于将所述d轴电流和所述q轴电流，以及CPU配置的反馈电流的D轴电流目标值和Q轴电流目标值，得到第一d轴电压以及第一q轴电压；反PARK变换加速模块，用于根据所述第一d轴电压以及所述第一q轴电压，以及电角度计算模块得出的所述三角函数值，得出第二α轴电压以及第二β轴电压；补偿模块，根据预设的d轴反馈电流和q轴反馈电流产生第一补偿电压以及第二补偿电压，对第一α轴电压Uα以及第一β轴电压Uβ进行补偿；电角度计算模块，用于将编码器的位置信息转换为电机角度；Cordic计算模块，用于根据所述电机角度计算对应的三角函数值；SVPWM加速模块，用于将所述第二α轴电压、所述第二β轴电压、所述第一补偿电压、所述第二补偿电压以及SVPWM的算法，得到最终输出到PWM模块的占空比；通过多个硬件模块实现电解电流环加速，使电机加速满足相对复杂的应用场景，提高电流环加速的适配性。

附图说明

图1为本发明中一种具体实施例中一种电流环硬件加速引擎的结构示意图；

图2为本发明中一种具体实施例中电流环硬件加速引擎的断点模式的示意图；

图3为本发明中一种具体实施例中硬件电流环的算法的波形示意图。

具体实施方式

下面结合附图详细描述本发明的实施例对本发明实施例中的电流环硬件加速引擎以及***的原理和过程作以下说明。

进一步地在本申请一些实施例中，Cordic计算模块可以包括：sin、cos以及arctan函数等三角函数的计算算法或者是计算公式。

进一步地，在本申请一些实施例中，电流环硬件加速引擎还可以包括速度测量模块；速度测量模块可以根据编码器的位置数据，定时进行电机速度的测量。

进一步地，在本申请一些实施例中，电流环硬件加速引擎还可以包括电流预处理模块；电流预处理模块可以重新调整来自于模数转换器采集的两相电流，具体地，电流的重新调整可以减少一些电流干扰，使输入CLARK变换加速模块的U相以及V相的电流更准确。

进一步地，在本申请一些实施例中，所述Cordic计算模块的数量可以包括两个；其中可以分为第一Cordic计算模块以及第二Cordic计算模块，第一Cordic计算模块可以设置于电角度计算模块以及PARK变换加速模块之间，第一Cordic计算模块可以将电机角度转化为对应的余弦正弦等三角函数对应的值；第二Cordic计算模块可以将预设的d轴反馈电流和q轴反馈电流转化为余弦正弦等三角函数对应的值再反馈至补偿模块，最后补偿模块可以将电流和三角函数对应至转化为对应的补偿电压。

下面结合附图说明本申请的电流环硬件加速引擎工作过程：

请参考图1，可以看出电流环硬件加速引擎的工作流程，其中各模块的描述如下：

A、电流预处理模块，主要用于获取ADC采集电流数据，重构U、V相电流数据；

B、Clark变换硬件加速模块，主要是对的U、V两相电流数据进行Clark变换，转换的算法属于固定的计算公式，从而获得α轴电流Iα、β轴电流Iβ；

C、Park变换硬件加速模块，利用Clark变换结果Iα、Iβ和电角度计算模块得出的电角度正弦值sinθ、电角度余弦值cosθ，通过固定Park变换转化公式，得出d轴电流Id和q轴电流Iq；

D、电角度计算模块，主要是用于获取编码器接口的位置数据，并且通过配置寄存器，转换为与电机对应的电角度，最后触发Cordic计算模块进行正弦和余弦的计算；

E、PID硬件加速模块，利用Park的输出Id、Iq，以及软件持续配置的D轴电流目标值Id_ref和Q轴电流目标值Iq_ref，利用PID运算，计算得出D轴电压Ud、Q轴Uq。

F、反PARK变换硬件加速模块，利用PID的输出Ud、Uq，以及电角度计算模块得出的电角度正弦值sinθ、电角度余弦值cosθ，通过固定反Park变换转化公式，得出α轴电压Uα以及β轴电压Uβ。

G、死区补偿硬件加速模块，该模块主要进行PWM死区时间的补偿算法，对α轴电压Uα、β轴电压Uβ进行补偿，从而使得电流环的控制更加连续，使得电机转动更加平稳。

H、SVPWM硬件加速模块，进行反Clark变换以及SVPWM的算法，计算最终输出到PWM模块的占空比，直接对PWM的模块进行操作，大大提高执行的速度。

I、速度测量模块，利用编码器的位置数据，定时进行速度的测量，从而转换为实时的转速。

J、Cordic计算模块，此模块用于进行sin、cos、arctan函数。

进一步地，在本申请一些实施例中，请参考图2，给出电流环硬件加速引擎的断点模式的示意图。电流环硬件加速引擎，将每个模块之间的数据交互的节点数据，均通过寄存器进行存储，如图2中所示的：*A点表示从ADC读取的电流数据；*B点表示经过电流预处理重构的U、V相电流数据；*C点表示Clark模块的输出数据；*D点表示Park模块的输出数据；*E点表示PID模块的输出数据；*F点表示反Park模块的输出数据；*G点表示SVPWM模块的输出数据；

A~G点的节点，均可以设置为断点，在断点的后续节点中，均可以设置为续点。所以断点模式实现的流程为：

电流环硬件加速算法从电流环起点A点开始，到设置的断点进行对应的算法计算，到达断点后，则产生中断。

此时CPU可以读取断点的数据，进行用户自身需要的算法计算，然后根据设置的续点的位置，写入算法结果。

在CPU写入续点结果后，电流环硬件加速算法再次启动，完成续点后续的算法，最终自动更新PWM的占空比。

进一步地，请参考图3，给出利用时分复用的方式，控制AB双轴的硬件电流环的算法执行。硬件电流环双轴的计算，通过两个不同的触发信号进行区分，分别为Trigger_A和Trigger_B。利用错开固定间隔的Trigger_A、Trigger_B，可以分别触发A轴的电流环计算、B轴的电流环计算。这里的间隔只要能够保证ADC数据采集完成以及电流环计算完成即可。

A、B双轴的输入信号，即ADC和位置数据，均通过A轴、B轴进行区分；输出信号，即PWM的占空比，通过寄存器配置，选择A轴对应驱动的PWM，B轴对应驱动的PWM即可。

此外、与图1的方法相对应，本申请的实施例中还提供一种电流环硬件加速***，包括上述实施例任一项所述的电流环硬件加速引擎以及CUP。

上述电流环硬件加速引擎实施例中的内容均适用于本***实施例中，本***实施例所具体实现的功能与上述电流环硬件加速引擎实施例相同，并且达到的有益效果与上述电流环硬件加速引擎实施例所达到的有益效果也相同。

在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。

此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。

在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims

1.一种电流环硬件加速引擎，其特征在于，用于将CPU配置的反馈电流，编码器位置信息以及模数转换器采集的两相电流转化为PWM波为电机加速，包括：

CLARK变换加速模块，用于将模数转换器采集的U相以及V相两相电流进行Clark变换得到α轴电流以及β轴电流；

PARK变换加速模块，用于将所述α轴电流、所述β轴电流以及三角函数值转化为d轴电流和q轴电流；

PID加速模块，用于将所述d轴电流和所述q轴电流，以及CPU配置的反馈电流的D轴电流目标值和Q轴电流目标值，得到第一d轴电压以及第一q轴电压；

反PARK变换加速模块，用于根据所述第一d轴电压以及所述第一q轴电压，以及电角度计算模块得出的所述三角函数值，得出第二α轴电压以及第二β轴电压；

补偿模块，根据预设的d轴反馈电流和q轴反馈电流产生第一补偿电压以及第二补偿电压，对第二α轴电压U_α以及第二β轴电压U_β进行补偿；

电角度计算模块，用于将编码器的位置信息转换为电机角度；

Cordic计算模块，用于根据所述电机角度计算对应的三角函数值；

SVPWM加速模块，用于将所述第二α轴电压、所述第二β轴电压、所述第一补偿电压、所述第二补偿电压以及SVPWM的算法，得到最终输出到PWM模块的占空比；所述CPU还用于控制加速引擎在电流环从预设的起点到预设的断点进行对应的算法计算，其中，ADC读取的电流数据的节点、经过电流预处理重构的U、V相电流数据的节点、所述CLARK变换加速模块输出数据的节点；所述PARK变换加速模块输出数据的节点、所述PID加速模块输出数据的节点、所述反PARK变换加速模块输出数据的节点以及所述SVPWM加速模块输出数据的节点均可以设置为断点，在断点的后续节点中，均可以设置为续点；电流环硬件加速算法从ADC读取的电流数据的节点开始，到所述SVPWM加速模块输出数据的节点进行算法计算，当到达电流环断点后，则控制加速引擎中断计算；在电流环断点时，CPU用于读取断点的数据，进行用户自身需要的算法计算，然后根据设置的续点的位置，写入算法结果。

2.根据权利要求1所述一种电流环硬件加速引擎，其特征在于，所述Cordic计算模块包括：sin、cos以及arctan函数。

3.根据权利要求1所述一种电流环硬件加速引擎，其特征在于，还包括速度测量模块，用于根据编码器的位置数据，定时进行速度的测量。

4.根据权利要求1所述一种电流环硬件加速引擎，其特征在于，还包括电流预处理模块，用于重构来自于模数转换器采集的两相电流。

5.根据权利要求1所述一种电流环硬件加速引擎，其特征在于，所述Cordic计算模块的数量包括两个。

6.一种电流环硬件加速***，其特征在于，包括上述权利要求1-5任一项所述的电流环硬件加速引擎。