CN115904835A - 一种线缆检测方法及服务器 - Google Patents

Abstract

本申请提供一种线缆检测方法及服务器，涉及线缆连接技术领域，可以保证多线缆接线场景下线缆检测的准确性。该方法包括：获取连接外接设备的主板的第一高速连接器上的第一信号值；主板的第一高速连接器通过线缆与外接设备的第二高速连接器连接；获取外接设备的第二高速连接器上的第二信号值；比对第一信号值、以及第二信号值，根据对比结果确定第一高速连接器与第二高速连接器之间的线缆接线情况。本申请可用于服务器连接外设的过程中。

Description

一种线缆检测方法及服务器

技术领域

本申请涉及线缆连接技术领域，尤其涉及一种线缆检测方法及服务器。

背景技术

随着计算机产业的高速发展，当前计算机的主板上集成了更多的高速信号接口，可以通过主板上的高速连接器连接外接设备(例如提升卡等)，如提升卡可以通过多条信号线缆(或简称为线缆)与主板上的高速连接器对接。在提升卡上插接功能更强的功能卡，如网卡或者显卡等，以支持提升卡上插接的功能卡通过高速连接器传输不同功能的信号。

因此，为了保证外接设备正常地通过高速连接器传输信号，需要对外接设备与高速连接器之间连接的一条或多条线缆进行线缆检测。其中线缆检测是指对计算机中的线缆(比如电源线缆或者信号线缆)连接情况的检测处理机制，线缆连接情况用于指示线缆两端的连接器的连接关系。

目前的线缆检测方案是通过主板上的复杂可编辑逻辑器件(complexprogrammable logic device，CPLD)发送不同占空比的脉冲宽度调制(pulse widthmodulation，PWM)波在外接设备上做环回(输入外接设备后输出)后，主板上的CPLD接收到回环后的PWM波后，识别环回后的PWM波以确定线缆连接情况。但是在多线缆接线的场景下，不同线缆需要不同占空比的PWM波以作区分，但是PWM波存在信号衰减的情况，会导致不同线缆的占空比会发生波动，使得CPLD难以根据占空比区分不同的线缆，存在线缆检测不准确的情况。

发明内容

本申请提供一种线缆检测方法及服务器，可以保证多线缆接线场景下线缆检测的准确性。

第一方面，本申请提供一种线缆检测方法，该方法包括：获取连接外接设备的主板的第一高速连接器上的第一信号值；主板的第一高速连接器通过线缆与外接设备的第二高速连接器连接；获取外接设备的第二高速连接器上的第二信号值；比对第一信号值、以及第二信号值，根据对比结果确定第一高速连接器与第二高速连接器之间的线缆接线情况。

本申请提供的线缆检测方法，通过获取外接设备所连接的主板的第一高速连接器上的第一信号值，并获取外接设备的第二高速连接器上的第二信号值，进而对比该第一信号值和第二信号值，根据对比结果确定外接设备与主板的高速连接器之间的线缆接线情况。该方案通过对比初始状态下的信号值以及连接后的信号值，实现快速确定接线是否正确的效果。相较于传统的线缆检测方案，无需发送PWM波，且这种比对信号值的方案的检测效果更为准确不易出错。

一种可能的实现方式中，第一高速连接器以及第二高速连接器包括一个或多个端口；第一高速连接器的一个或多个端口与第二高速连接器的一个或多个端口一一对应；第一信号值为第一高速连接器的一个或多个端口按照预设顺序排列后对应的寄存器值；第二信号值为第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合。

又一种可能的实现方式中，根据对比结果确定外接设备与高速连接器之间的线缆接线情况，包括：若第一信号值与第二信号值一致，确定线缆接线正确；若第一信号值与第二信号值不一致，确定线缆接线错误并产生告警。

又一种可能的实现方式中，上述方法还包括：保存第二信号值以及外接设备的标识信息之间的对应关系。

又一种可能的实现方式中，上述方法还包括：比对第一信号值以及第三信号值，根据对比结果确定主板上是否有外接设备在位；第三信号值为无外接设备在位时主板的第一高速连接器对应的寄存器值。获取外接设备的第二高速连接器上的第二信号值，包括：在确定主板上有外接设备时，获取外接设备的第二高速连接器上的第二信号值。

又一种可能的实现方式中，获取外接设备的第二高速连接器上的第二信号值，包括：读取外接设备的标识信息；根据读取的外接设备的标识信息，查询对应关系以获取第二信号值；对应关系用于指示第二信号值与外接设备的标识信息相对应。

又一种可能的实现方式中，上述方法由主板上的单板管理控制器BMC执行；主板上还包括与第一高速连接器耦合的复杂可编辑逻辑元件CPLD，CPLD用于读取并向BMC上报第一高速连接器上的第一信号值；获取第一高速连接器上的第一信号值，包括：BMC获取CPLD上报的第一高速连接器上的第一信号值。

第二方面，本申请提供一种线缆检测装置，该装置包括：获取模块和确定模块。获取模块用于，获取连接外接设备的主板的第一高速连接器上的第一信号值；主板的第一高速连接器通过线缆与外接设备的第二高速连接器连接；获取模块还用于，获取外接设备的第二高速连接器上的第二信号值；确定模块用于，比对第一信号值、以及第二信号值，根据对比结果确定第一高速连接器与第二高速连接器之间的线缆接线情况。

一种可能的实现方式中，第一高速连接器以及第二高速连接器包括一个或多个端口；第一高速连接器的一个或多个端口与第二高速连接器的一个或多个端口一一对应；第一信号值为第一高速连接器的一个或多个端口按照预设顺序排列后对应的寄存器值；第二信号值为第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合。

另一种可能的实现方式中，确定模块具体用于，若第一信号值与第二信号值一致，确定线缆接线正确；若第一信号值与第二信号值不一致，确定线缆接线错误并产生告警。

又一种可能的实现方式中，上述装置还包括：保存模块。保存模块用于，保存第二信号值以及外接设备的标识信息之间的对应关系。

又一种可能的实现方式中，确定模块还用于，比对第一信号值以及第三信号值，根据对比结果确定主板上是否有外接设备在位；第三信号值为无外接设备在位时主板的第一高速连接器对应的寄存器值。获取模块具体用于，在确定主板上有外接设备时，获取外接设备的第二高速连接器上的第二信号值。

又一种可能的实现方式中，获取模块具体用于，读取外接设备的标识信息；根据读取的外接设备的标识信息，查询对应关系以获取第二信号值；对应关系用于指示第二信号值与外接设备的标识信息相对应。

又一种可能的实现方式中，获取模块具体用于，获取CPLD上报的第一高速连接器上的第一信号值。

第三方面，本申请提供一种服务器，该服务器包括主板和外接设备；其中，主板上设有第一高速连接器，CPLD以及BMC；CPLD的一端与第一高速连接器耦接，另一端与BMC耦接；外接设备上设有第二高速连接器；主板上的第一高速连接器通过线缆与外接设备的第二高速连接器连接；CPLD用于获取第一高速连接器的第一信号值，并发送给BMC，BMC用于获取第二高速连接器的第二信号值，并通过第一信号值和第二信号值的比对结果确定第一高速连接器与第二高速连接器之间的线缆接线情况，比对结果包括一致或不一致。

一种可能的实现方式中，第二高速连接器包括一个或多个端口；第二信号值为第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合；第二高速连接器的每个端口耦接有上拉电阻或者下拉电阻；上拉电阻用于将耦接上拉电阻的端口上的电平值设置为高电平；下拉电阻用于将耦接上拉电阻的端口上的电平值设置为低电平值。

另一种可能的实现方式中，BMC还用于，比对第一信号值以及第三信号值，根据对比结果确定主板上是否有外接设备在位；第三信号值为无外接设备在位时主板的第一高速连接器对应的寄存器值。

第四方面，本申请提供一种计算设备，该计算设备包括：处理器和存储器；存储器存储有处理器可执行的指令；处理器被配置为执行指令时，使得计算设备实现上述第一方面的方法。

第五方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质包括：计算机软件指令；当计算机软件指令在计算设备中运行时，使得计算设备实现上述第一方面的方法。

第六方面，本申请提供一种计算机程序产品，当该计算机程序产品在计算设备上运行时，使得计算设备执行上述第一方面描述的相关方法的步骤，以实现上述第一方面的方法。

上述第二方面至第六方面的有益效果可以参考第一方面的对应描述，不再赘述。

附图说明

图1为本申请提供的一种线缆检测方法的应用环境示意图；

图2为本申请提供的一种提升卡1的接线示意图；

图3为本申请提供的一种主板上高速连接器的接线示意图；

图4为本申请提供的一种线缆检测方法的流程示意图；

图5为本申请提供的在位检测方法的流程示意图；

图6为本申请提供的一种提升卡与主板的接线示意图；

图7为本申请提供的又一种提升卡与主板的接线示意图；

图8为本申请提供的一种线缆检测流程的示意图；

图9为本申请提供的一种服务器的组成示意图；

图10为本申请提供的一种线缆检测装置的组成示意图；

图11为本申请提供的一种计算设备的组成示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不是在对数量和执行次序进行限定。

为了便于理解本申请的技术方案，下面先对本申请所涉及的术语进行简单介绍。

1、外接设备，简称为外设，是用于扩展服务器功能的部件。例如，显卡、提升卡、网卡、声卡等。外接设备上包括现场可替换单元(field replace unit，FRU)。FRU是外接设备上可以直接拆卸更换和升级的部件。FRU上保存有该外接设备的板名，用于指示该设备的升级版本等情况，板名可以作为设备的唯一标识来使用。

2、提升卡，还可以称为功能扩展卡或提升卡(riser)或者转接卡等。是在服务器本身的机构的设计限制，无法把各种功能卡(例如网卡、显卡等)插在服务器的主板上的基础之上引出的、用于插接各种功能卡的设备。该提升卡可以通过线缆连接到服务器的主板，比如提升卡引出的线缆上带有插头，可以插接到主板上的高速连接器的接口插槽(或者称为插槽)上，以支持外接设备上插接的各种功能卡通过外接设备、高速连接器与主板上的其他功能部件之间传输信号和/或数据。

3、高速连接器，主板上或者外接设备上的用于信号传递的接口。高速连接器可以为高速串行计算机扩展总线标准(peripheral component interconnect express，PCIe)接口。例如，服务器的主板提供一个插槽(非标准的PCIe接口)，然后PCIe提升卡引出线缆插接在这个插槽上，同时PCIe提升卡上提供至少一个标准的PCIe接口的插槽，支持将至少一个功能卡(比如网卡、显卡等)插接在PCIe提升卡上。其中，标准的PCIe接口与非标准的PCIe接口提供的额定电压不同。

4、钳位，将某点的电位限制在规定电位以上的措施即称为钳位。

5、上拉电阻：上拉就是将一个信号通过一个电阻连接电源，以将该信号钳位在高电平，电阻同时起限流的作用。这个电阻即称为上拉电阻。

6、下拉电阻：下拉就是将一个信号通过一个电阻接地，以将该信号钳位在低电平，这个电阻即称为下拉电阻。可以理解的是，高电平、低电平为相对概念，一般来说，高电平为3.5-5伏，低电平为0-0.25伏。在本申请实施例中以数字信号来描述高低电平，即高电平可以用1表示，低电平可以用0表示。

如背景技术的描述，随着计算产业的高速发展，当前服务器的CPU集成了更多的高速信号接口，可以通过主板上的高速连接器对接更多的功能更强的外接设备。为了保证外接设备接入服务器后可以正常运行，线缆检测必不可少。线缆检测是服务器/计算机中电源或者信号线缆连接情况的检测处理机制，可以检测线缆两端连接器的连接关系，在连接出错时及时进行告警。

目前外接设备的功能日益增强，需要多条线缆以连接主板。例如对提升卡来说，目前的提升卡自身支持多个网卡或者显卡插接，因此提升卡需要多条线缆与主板进行通信以传输不同功能的信号，这种接线场景即称为多线缆接线场景。针对多线路接线场景，目前的线缆检测方案是通过不同占空比的PWM波以区分不同线缆的连接情况。若主板上连接有多个外接设备，其线缆则多达几十条，因此对应的占空比也多达几十种情况。再者PWM波存在信号衰减的问题会导致占空比发生波动，因此要求识别精度要足够高才能区分不同的线缆，但目前的技术手段难以实现如此高精度的识别效果。综上所述，如何保证多线缆接线场景下的线缆检测效果是一个亟需解决的问题。

在此背景技术下，本申请实施例提供一种线缆检测方法，在确定外接设备插接到主板上的第一高速连接器的情况下，获取外接设备所连接的主板的第一高速连接器上的第一信号值，并获取外接设备的第二高速连接器上的第二信号值，进而对比该第一信号值和第二信号值，根据对比结果确定外接设备与主板的高速连接器之间的线缆接线情况。利用该方法可以通过对比外接设备侧以及主板侧的高速连接器的信号值来确定两者之间线缆接线是否正确，可以代替传统的发送PWM波的方案，其检测效果更为准确。

本申请提供的线缆检测方法，可以应用于如图1所示的应用环境中。如图1所示，该应用环境可以包括：服务器主板(简称为主板)，提升卡以及其他外设。提升卡以及其他外设均为前述外接设备。其中，其他外设可以是背板、显卡、网卡、主机总线适配器(host busadapter，HBA)卡等。外接设备的具体数量可以根据实际场景而定，图1以提升卡数量为两个(分别为提升卡1和提升卡2)，其他外设数量也为两个为例示出。另外，不同提升卡的规格不同，例如x8规格的提升卡或者x16规格的提升卡，不同规格提升卡对应的线缆数量也不相同。图1以提升卡1使用两条线缆连接主板为例示出，提升卡2使用三条线缆连接主板为例示出。

需要说明的是，上述第一高速连接器，即为主板侧上的高速连接器。上述第二高速连接器，即为外接设备侧上的高速连接器。本申请实施例对第一高速连接器以及第二高速连接器的具体形态不作限制，例如第一高速连接器的形态可以是主板上的插槽，第二高速连接器的形态可以是外接设备上引出的带有金属引脚(或称为金手指)的线缆。又例如，第一高速连接器的形态可以是主板上的母口，第二高速连接器可以是外接设备上引出的带有公口的线缆。又例如，第一高速连接器以及第二高速连接都为母口，通过两端带有公口的线缆连接。另外，第二高速连接器也可能指代多个高速连接器。例如，图1中提升卡1使用两条线缆，则提升卡1的第二高速连接器指的是提升卡1中的两条线缆分别对应的两个高速连接器。本申请实施例对此也不作具体限制。

以下结合具体实施例详细阐述本申请实施例体提供的线缆检测方法。

首先，为外接设备上第二高速连接器配置边带信号的电平值组合(即独权中所述的第二信号值)。

其中，该边带信号为外接设备上电后向主板输出的信号，外接设备可以通过高速连接器输出边带信号与主板进行数据的交互。具体的，边带信号通过高速连接器上每个端口(或称为引脚)输出至主板，部分端口的集合对应一条线缆。本申请通过配置每个端口输出边带信号的电平值，来实现配置外接设备侧边带信号的电平值组合(即配置第二信号值)，用于检测外接设备与主板之间的线缆连接情况。

具体的，通过对第二高速连接器的端口耦接上拉电阻或者下拉电阻，以配置外接设备的第二高速连接器上的第二信号值。该示例中，第二信号值也可以称为上下拉组合或者上下拉组合信号。

如前所述，上拉指的是将不确定的信号通过一个电阻连接电源以钳位在高电平，下拉指的是将不确定的信号通过一个电阻接地以钳位在低电平。因此，本申请实施例采用该方法，将第二高速连接器的每个端口耦接上拉或者下拉电阻，使得外接设备的每个端口输出的边带信号的电平值呈现低电平或者高电平(即输出高电平或者输出低电平)。

例如，图2为本申请实施例提供通过上拉电阻、下拉电阻设置提升卡1的第二信号值的示意图。结合图1进行说明，提升卡1通过两条线缆与主板连接。因此，图2所示的提升卡中包括两个高速连接器，分别为高速连接器0以及高速连接器1。针对高速连接器0为例进行说明，其包括四个端口，在图中从上到下分别为端口abcd。应理解，这里“上”“下”等描述方位的词是以附图中的方向来说，并不构成限定。其中，端口a和端口b通过上拉电阻连接电源，即端口a和端口b可以输出高电平。端口c和端口d通过下拉电阻接地，即端口c和端口d可以输出低电平。因此，按照a-d的预设顺序，高速连接器0输出的电平值组合可表示为“1100”。同样的，针对高速连接器1进行说明，其也可以包括四个端口，在图中从上到下分别为端口abcd。其中，其中，端口a和端口b通过下拉电阻接地，即端口a和端口b可以输出低电平。端口c和端口d通过上拉电阻连接电源，即端口c和端口可以d输出高电平。因此，按照a-d的预设顺序，高速连接器1输出的电平值组合可表示为“0011”。

综上所述，按照高速连接器0+高速连接器1的顺序，提升卡1的第二高速连接器输出的第二信号值(外接设备侧边带信号的电平值组合)可以表示为“1100 0011”。同理，提升卡2对应三条线缆，其第二信号值例如可以表示为“1000 0100 0001”。

需要说明的是，上述描述仅为一种示例，外设设备中高速连接器的数量，每个高速连接器中端口的数量，端口配置的上下拉组合情况均可以根据实际的场景而定，本申请实施例对数量、电平值组合均不作限定。

另外，为保证多线缆检测的效果，上述提升卡1中高速连接器0与高速连接器1输出的信号的值应存在区别，便于根据提升卡1上不同高速连接器输出的电平值组合，确定不同高速连接器对应的线缆连接情况是否正确。即，若外接设备中存在多条线缆对应的多个高速连接器，则多个高速连接器中任意两个高速连接器配置的上下拉电阻的组合不同，即任意两条线缆对应不同的电平值组合。

进一步的，针对为外接设备配置的第二信号值，可以保存在主板上设有的控制器的存储空间中，以便后续控制器根据第二信号值确定对应外接设备的线缆接线情况。因此，工作人员可以将外接设备的标识信息以及第二信号值的对应关系，配置保存在主板上的控制器中，以使得控制器可以对应保存第二信号值以及外接设备的标识信息。示例性的，该控制器可以是主板上的微控制单元(microcontroller unit，MCU)，例如单板管理控制器(baseboard management controller，BMC)，或者是主板上的CPLD(如简称为主板CPLD)等。又示例性的，该控制器可以是BMC和主板CPLD两者的结合。

其中外接设备的标识信息可以用于标识外接设备，比如外接设备的标识信息可以为外接设备的设备型号或者编号或者外接设备的板名等。

具体的，工作人员可以针对不同的外接设备，按照“外接设备的标识信息：第二信号值”的形式，建立《线缆检测白名单》，并将《线缆检测白名单》保存在控制器中。例如，结合上述示例，《线缆检测白名单》可以表示为：“扩展卡1的标识信息：1100 0011；扩展卡2的标识信息：1000 0100 0001”。其中，扩展卡的标识信息可以是扩展卡的板名。

可选的，主板上的第一高速连接器也可以通过连接上下拉电阻配置初始信号值。例如，图3提供一种主板上高速连接器的接线示意图。如图3所示，图3中示出第一高速连接器的数量为两个，分别为高速连接器1-1以及高速连接器1-2。第一高速连接器的左侧可以用于连接外接设备上的第二高速连接器，右侧耦接主板上的控制器，便于控制器读取其信号值。同样的，这里“左”“右”等描述方位的词也是以附图中的方向来说，并不构成限定。为方便配置，可以将第一高速连接器端口的边带信号的电平值均置为1或者均置为0。

针对高速连接器1-1来说，其包括ABCD四个端口，端口A-C第一路通过上拉电阻连接电源，第二路右侧连接主板上的控制器。端口D第一路通过两个电阻(33k和1k)连接控制器上的电源，第二路通过47k的电阻接地。另外，控制器上还引出一条线连接节点o，使得控制器读取节点o的电平值作为端口D对应的电平值。由于第一路的电阻阻值远小于第二路的电阻阻值，因此初始情况下端口D的电平值也置为1。对于高速连接器1-2来说，其连接情况与高速连接器1-1一致，在此不再重复赘述。

图4为本申请实施例提供的一种线缆检测方法的流程示意图。示例性的，本申请提供的线缆检测方法，可以应用于图1所示的应用环境中。

如图4所示，本申请提供的线缆检测方法具体可以包括以下步骤：

S401、获取连接外接设备的主板的第一高速连接器上的第一信号值。

其中，主板的第一高速连接器通过线缆与外接设备的第二高速连接器连接。

如前所述，第一高速连接器的一端与控制器耦接。因此，在一些实施例中，控制器可以通过读取第一高速连接器对应的寄存器值，来获取连接外接设备的第一高速连接器上的第一信号值。其中，寄存器是控制器内部的元器件，是一种存储单元，可以作为控制器与第一高速连接器耦接的接口，第一高速连接器的每个端口对应的电平值即存储在寄存器中。因此，控制器可以通过读取寄存器值以获取第一高速连接器上的第一信号值。

S402、获取外接设备的第二高速连接器上的第二信号值。在一些实施例中，控制器可以获取外接设备的第二高速连接器上的第二信号值。具体的，如前所述，控制器中事先配置有《线缆检测白名单》，其中包括各个外接设备的第二信号值。因此，在外接设备连接到高速连接器上后，控制器可以向外接设备发送用于读取标识信息的信号，外接设备返回的响应信号中携带有自身的标识信息。进一步的，控制器可以根据所插接的外接设备的标识信息从《线缆检测白名单》中查询获取对应的第二信号值。

上述第一高速连接器以及第二高速连接器包括一个或多个端口，第一高速连接器的一个或多个端口与第二高速连接器的一个或多个端口一一对应。第一信号值为第一高速连接器的一个或多个端口按照预设顺序排列后对应的寄存器值。第二信号值为第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合。

需要说明的是，目前针对外接设备在位识别，需要额外连接低速连接器，即额外增加一根低速线缆进行识别在位情况。在多线缆接线的场景下，增加额外的低速连接器会导致接线复杂，增加成本。本申请实施例提供的线缆检测方法，无需额外的低速连接器，通过固有的用于传输功能信号的高速连接器即可实现在位识别的功能。如图5所示，在位识别的具体步骤可以包括如下S4021-S4022：

S4021、比对第一信号值与第三信号值，根据对比结果确定主板上是否有外接设备在位。

其中，第三信号值为第一高速连接器上无外接设备在位时主板的第一高速连接器对应的寄存器值。

在一些实施例中，如前所述，第三信号值为主板侧高速连接器未连接任何外接设备时的默认初始值。控制器获取主板的第一高速连接器上的第一信号值后，可以比较第一信号值与事先配置的第三信号值，若第一信号值与第三信号值不同(即检测到主板侧的寄存器值发生了变化)，则控制器可以确定高速连接器上存在外接设备的在位。

具体的，控制器还可以根据第一信号值相较于第三信号值的变化情况，确定是哪个外接设备在位。例如，结合前述示例进行说明。主板上提供不同规格的提升卡插槽，用于连接不同规格的提升卡。提升卡1中存在两个高速连接器，每个连接器为4个端口，则提示卡1连接到主板上后，控制器读取的寄存器值中，以四位为一组，一共两组数值会发生变化(每组数据中任意一位数据发生变化即可认为该组数据发生变化)。提升卡2中存在三个高速连接器，每个连接器为4个端口，则提升卡2连接到主板上后，控制器读取的寄存器值中，一共3组数值会发生变化。因此，控制器根据寄存器值发生变化的数值组数，即可以确定不同提升卡的在位情况。

可以理解，本方案通过访问固定的高速连接器上寄存器值，实现自动判断不同外接设备的在位情况，可以节省低速线缆来实现在位识别的情况，简化了电路设计，节约了生产成本。

S4022、在外接设备在位时，获取外接设备的第二高速连接器上的第二信号值。

在一些实施例中，在外接设备在位时，控制器可以获取外接设备的第二高速连接器上的第二信号值。具体的，获取外接设备的第二高速连接器上的第二信号值，包括如下步骤a和步骤b：

a、读取外接设备的标识信息。

根据变化的寄存器地址，控制器确定有设备在位的第一高速连接器，进而可以通过第一高速连接器与第二高速连接器之间的线缆，读取外接设备的标识信息。

具体的，外接设备上配置有FRU，该FRU存储有外接设备的标识信息。例如外接设备的版本号或者外接设备的板名等。应理解，本申请不限制存储标识信息的功能模块为FRU，还可以替换为其他具有存储标识信息的功能模块。控制器可以通过线缆向外接设备上的FRU发送用于获取标识信息的获取请求。FRU接收获取请求后，可以响应于该获取请求将标识信息通过线缆发送至控制器。

b、根据读取的外接设备的标识新型，查询对应关系以获取第二信号值。

其中，对应关系用于指示第二信号值与外接设备的标识信息相对应。

在获取在位的外接设备的标识信息后，控制器可以根据读取的外接设备的标识信息，查询对应关系以获取第二信号值。即控制器可以使用标识信息，从自身保存的《线缆检测白名单》中查询对应的第二信号值。例如控制器确定提升卡1在位，则读取提升卡1的标识信息并根据标识信息，从《线缆检测白名单》中查询获取提升卡1的第二高速连接器上的第二信号值为“1100 0011”。

下面结合图4，继续对线缆检测方法进行说明。在获取第一信号值以及第二信号值后，控制器还可以执行如下S403。

S403、比对第一信号值、以及第二信号值，根据对比结果确定第一高速连接器与第二高速连接器之间的线缆接线情况。

在一些实施例中，控制器可以比对主板侧的第一信号值与外接设备侧的第二信号值，进而根据对比结果确定外接设备与主板之间的线缆接线情况。具体的，若第一信号值与第二信号值一致，确定线缆接线正确；若第一信号值与第二信号值不一致，确定线缆接线错误。

进一步的，在线缆接线错误的情况下，可以发出告警信号。比如控制器可以指示主板上的发光二极管(light-emitting diode，LED)闪烁以提醒接线错误。

以下以外接设备为提升卡为例，结合附图对比对第一信号值以及第二信号值的过程进行具体的说明。例如，图6为本申请实施例提供的一种提升卡与主板的接线示意图。如图6所示，其中，提升卡1上的高速连接器0引出的线缆1与主板上的高速连接器1-1连接，提升卡1上的高速连接器1引出的线缆2与主板上高速连接器1-2连接。针对主板侧的高速连接器1-1和高速连接器1-2来说，其端口ABCD均连接上拉电阻，因此初始情况下对应的寄存器值均为1，即主板侧的第三信号值表示为“1111 1111”。针对高速连接器1-1来说，提升卡1上高速连接器0的端口abcd分别与高速连接器器1-1上的端口ABCD一一对应插接。如前所述，提升卡1上高速连接器0输出信号的电平值组合为“1100”。在线缆1插接后，由于端口c和端口d输出的电平值与主板侧高速连接器1-1上原本的电平值不同且为低电平，则会拉低端口C和端口D的电平值变为0。因此，控制器通过读取寄存器值的方式获取高速连接器1-1的电平值组合表示为“1100”。同理，高速连接器1-2的电平值组合表示为“0011”。因此，按照“高速连接器1-1+高速连接器1-2”的顺次，控制器获取的第一信号值可表示为“1100 0011”。

另外，控制器从《线缆检测白名单》中查询获取提升卡1的第二信号值表示为“11000011”，即确定第二信号值与第一信号值一致，说明提升卡1与主板之间的线缆接线正确。

又例如，如图7所示，图7为本申请实施例提供的又一种提升卡与主板的接线示意图。如图7所示，提升卡2侧包括高速连接器2、高速连接器3以及高速连接器4，其对应的电平值组合分别为“1000”、“0100”以及“0001”。因此提升卡2的第二信号值表示为“100001000011”。主板侧包括三个高速连接器，分别为高速连接器1-3、高速连接器1-4以及高速连接器1-5。高速连接器2通过线缆3与高速连接器1-3连接，高速连接器3通过线缆4与高速连接器1-5连接，高速连接器4通过线缆5与高速连接器1-4连接。应理解，线缆4与线缆5连接错位。

在提升卡2插接到主板上后，同样的，按照从上到下的顺序，控制器通过读取寄存器值获取提升卡2对应的第一信号值表示为“1000 0001 0100”，而从《线缆检测白名单》中获取的提升卡2的第二信号值为“1000 0100 0001”，因此控制器确定第一信号值与第二信号值不一致，则确定提升卡2与主板之间的线缆接线错位，进行线缆告警提示。例如通过指示LED以提示线缆接线错误。

在另一些实施例中，上述检测方法可以由主板上的单板管理控制器(baseboardmanagement controller，BMC)执行。另外，主板上还包括与第一高速连接器耦合的主板CPLD，主板CPLD用于读取并向BMC上报所述第一高速连接器上的第一信号值。具体的，CPLD可以读取寄存器值，并通过本地总线(local bus)将读取的寄存器值上报至BMC，使得BMC可以获取CPLD上报的第一高速连接器上的第一信号值。

图8为本申请实施例提供的一种线缆检测的流程示意图。如图8所示，首先，配置提升卡侧的高速连接器做上下拉组合(即高速连接器端口耦接上拉电阻或者下拉电阻)后，生成线缆检测白名单。另外，CPLD读取数据(上下拉组合)，上报寄存器值至BMC。BMC根据获取的寄存器值判断提升卡在位情况，进一步的，BMC可以访问在位的提升卡，读取FRU识别板名。最后，确定读取的数据是否与线缆检测白名单匹配，若是则线缆接线正确，无告警。若否则线缆接线错误，线缆告警。

上述实施例提供的技术方案至少带来以下有益效果，本申请实施例提供的线缆检测方法，通过获取外接设备所连接的主板的第一高速连接器上的第一信号值，并获取外接设备的第二高速连接器上的第二信号值，进而对比该第一信号值和第二信号值，根据对比结果确定外接设备与主板的高速连接器之间的线缆接线情况。该方案通过对比初始状态下的信号值以及连接后的信号值，实现快速确定接线是否正确的效果。相较于传统的线缆检测方案，无需发送PWM波，且这种比对信号值的方案的检测效果更为准确不易出错。

进一步的，本方案提供读取高速连接器上的信号值，还可以实现外接设备的在位检测，无需配置额外的低速连接器，降低了生产成本。另外，本方案中外接设备可以是提升卡，网卡，显卡，控制器可以是BMC、CPLD等，其部件可替代性强，因此本方案提供的线缆检测方案的通用性也更强，支持各种场景下的灵活扩展。高速连接器上端口的信号值，通过配置上下拉电阻实现，电路构成简洁，且线缆检测效果可靠。

可以看出，上述主要从方法的角度对本申请实施例提供的方案进行了介绍。为了实现上述功能，本申请实施例提供了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，本申请实施例能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本申请实施例还提供一种计算设备，该计算设备可以是服务器、笔记本、平板，终端等，本实施例以计算设备为服务器为例进行说明。例如，图9为本申请实施例提供的一种服务器的组成示意图。如图9所述，服务器包括：主板和外接设备。其中，

主板上设有第一高速连接器，CPLD以及BMC；CPLD的一端与第一高速连接器耦接，另一端与BMC耦接；外接设备上设有第二高速连接器；主板上的第一高速连接器通过线缆与外接设备的第二高速连接器连接(图中以两条线缆为例示出)。

CPLD用于获取第一高速连接器的第一信号值，并发送给BMC，BMC用于获取第二高速连接器的第二信号值，并通过第一信号值和第二信号值的比对结果确定第一高速连接器与第二高速连接器之间的线缆接线情况，比对结果包括一致或不一致。

在一些实施例中，第二高速连接器包括一个或多个端口；第二高速连接器的每个端口耦接有上拉电阻或者下拉电阻；上拉电阻用于将耦接上拉电阻的端口上的电平值设置为高电平；下拉电阻用于将耦接上拉电阻的端口上的电平值设置为低电平值。具体连接情况可以参见上述附图2及相应描述，在此不再重复赘述。

在一些实施例中，BMC还用于，比对第一信号值以及第三信号值，根据对比结果确定主板上是否有外接设备在位；第三信号值为无外接设备在位时主板的第一高速连接器对应的寄存器值。

可选的，外接设备上还设有保存标识信息的单元(图中以FRU为例示出)。BMC可以通过线缆向FRU发送获取请求以获取外接设备的标识信息，进而根据标识信息查询对应关系以获取第二信号值。在示例性的实施例中，本申请还提供一种线缆检测装置。该线缆检测装置可以是上述控制器。该线缆检测装置可以包括一个或多个功能模块，用于实现以上方法实施例的线缆检测方法。

例如，图10为本申请实施例提供的一种线缆检测装置的组成示意图。该线缆检测装置可以是上述控制器。如图10所示，该线缆装置包括：获取模块1001和确定模块1002。

获取模块1001用于，获取连接外接设备的主板的第一高速连接器上的第一信号值；主板的第一高速连接器通过线缆与外接设备的第二高速连接器连接。

获取模块1001还用于，获取外接设备的第二高速连接器上的第二信号值。

确定模块1002用于，比对第一信号值、以及第二信号值，根据对比结果确定第一高速连接器与第二高速连接器之间的线缆接线情况。

在一些实施例中，第一高速连接器以及第二高速连接器包括一个或多个端口；第一高速连接器的一个或多个端口与第二高速连接器的一个或多个端口一一对应；第一信号值为第一高速连接器的一个或多个端口按照预设顺序排列后对应的寄存器值；第二信号值为第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合。

在一些实施例中，确定模块1002具体用于，若第一信号值与第二信号值一致，确定线缆接线正确；若第一信号值与第二信号值不一致，确定线缆接线错误并产生告警。

在一些实施例中，上述装置还包括：保存模块1003。保存模块1003用于，保存第二信号值以及外接设备的标识信息之间的对应关系。

在一些实施例中，确定模块1002还用于，比对第一信号值以及第三信号值，根据对比结果确定主板上是否有外接设备在位；第三信号值为无外接设备在位时主板的第一高速连接器对应的寄存器值。获取模块1001具体用于，在确定主板上有外接设备时，获取外接设备的第二高速连接器上的第二信号值。

在一些实施例中，获取模块1001具体用于，读取外接设备的标识信息；根据读取的外接设备的标识信息，查询对应关系以获取第二信号值；对应关系用于指示第二信号值与外接设备的标识信息相对应。

在一些实施例中，获取模块1001具体用于，获取CPLD上报的第一高速连接器上的第一信号值。

在采用硬件的形式实现上述集成的模块的功能的情况下，本申请实施例提供了一种计算设备的组成示意图。如图11所示，该计算设备1100包括：处理器1102，通信接口1103，总线1104。可选的，计算设备还可以包括存储器1101。

处理器1102，可以是实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。该处理器1102可以是中央处理器，通用处理器，数字信号处理器，专用集成电路，现场可编程门阵列或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器1102也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。

通信接口1103，用于与其他设备通过通信网络连接。该通信网络可以是以太网，无线接入网，无线局域网(wireless local area networks，WLAN)等。

存储器1101，可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

作为一种可能的实现方式，存储器1101可以独立于处理器1102存在，存储器1101可以通过总线1104与处理器1102相连接，用于存储指令或者程序代码。处理器1102调用并执行存储器1101中存储的指令或程序代码时，能够实现本申请实施例提供的线缆检测方法。

另一种可能的实现方式中，存储器1101也可以和处理器1102集成在一起。

总线1104，可以是扩展工业标准结构(extended industry standardarchitecture，EISA)总线等。总线1104可以分为地址总线、数据总线、控制总线等。为便于表示，图11中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将线缆检测装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

本申请实施例还提供了一种计算机可读存储介质。上述方法实施例中的全部或者部分流程可以由计算机指令来指示相关的硬件完成，该程序可存储于上述计算机可读存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。计算机可读存储介质可以是前述任一实施例的或内存。上述计算机可读存储介质也可以是上述线缆检测装置的外部存储设备，例如上述线缆检测装置上配备的插接式硬盘，智能存储卡(smart media card，SMC)，安全数字(secure digital，SD)卡，闪存卡(flash card)等。进一步地，上述计算机可读存储介质还可以既包括上述线缆检测装置的内部存储单元也包括外部存储设备。上述计算机可读存储介质用于存储上述计算机程序以及上述线缆检测装置所需的其他程序和数据。上述计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的数据。

本申请实施例还提供一种计算机程序产品，该计算机产品包含计算机程序，当该计算机程序产品在计算设备上运行时，使得该计算设备执行上述实施例中所提供的任一项线缆检测方法。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(Comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种线缆检测方法，其特征在于，所述方法包括：

获取连接外接设备的主板的第一高速连接器上的第一信号值；所述主板的第一高速连接器通过线缆与所述外接设备的第二高速连接器连接；

获取所述外接设备的第二高速连接器上的第二信号值；

比对所述第一信号值、以及所述第二信号值，根据对比结果确定所述第一高速连接器与所述第二高速连接器之间的线缆接线情况。

2.根据权利要求1所述的方法，其特征在于，所述第一高速连接器以及所述第二高速连接器包括一个或多个端口；所述第一高速连接器的一个或多个端口与所述第二高速连接器的一个或多个端口一一对应；所述第一信号值为所述第一高速连接器的一个或多个端口按照预设顺序排列后对应的寄存器值；所述第二信号值为所述第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合。

3.根据权利要求2所述的方法，其特征在于，所述根据对比结果确定所述外接设备与所述高速连接器之间的线缆接线情况，包括：

若所述第一信号值与所述第二信号值一致，确定所述线缆接线正确；

若所述第一信号值与所述第二信号值不一致，确定所述线缆接线错误并产生告警。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述方法还包括：

保存所述第二信号值以及所述外接设备的标识信息之间的对应关系。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述方法还包括：

比对所述第一信号值以及第三信号值，根据对比结果确定所述主板上是否有外接设备在位；所述第三信号值为无外接设备在位时所述主板的第一高速连接器对应的寄存器值；

所述获取所述外接设备的第二高速连接器上的第二信号值，包括：

在确定所述主板上有外接设备时，获取所述外接设备的第二高速连接器上的第二信号值。

6.根据权利要求5所述的方法，其特征在于，所述获取所述外接设备的第二高速连接器上的第二信号值，包括：

读取所述外接设备的标识信息；

根据读取的所述外接设备的标识信息，查询对应关系以获取所述第二信号值；所述对应关系用于指示所述第二信号值与外接设备的标识信息相对应。

7.根据权利要求1-6任一项所述的方法，其特征在于，所述方法由主板上的单板管理控制器BMC执行；所述主板上还包括与所述第一高速连接器耦合的复杂可编辑逻辑元件CPLD，所述CPLD用于读取并向所述BMC上报所述第一高速连接器上的第一信号值；

所述获取所述第一高速连接器上的第一信号值，包括：

所述BMC获取所述CPLD上报的所述第一高速连接器上的第一信号值。

8.一种服务器，其特征在于，所述服务器包括主板和外接设备；其中，

所述主板上设有第一高速连接器，CPLD以及BMC；所述CPLD的一端与所述第一高速连接器耦接，另一端与所述BMC耦接；

所述外接设备上设有第二高速连接器；所述主板上的第一高速连接器通过线缆与所述外接设备的第二高速连接器连接；

所述CPLD用于获取所述第一高速连接器的第一信号值，并发送给所述BMC，所述BMC用于获取所述第二高速连接器的第二信号值，并通过所述第一信号值和所述第二信号值的比对结果确定所述第一高速连接器与所述第二高速连接器之间的线缆接线情况，所述比对结果包括一致或不一致。

9.根据权利要求8所述的服务器，其特征在于，所述第二高速连接器包括一个或多个端口；所述第二信号值为所述第二高速连接器的一个或多个端口输出的电平值按照预设顺序排列后的数据组合；所述第二高速连接器的每个端口耦接有上拉电阻或者下拉电阻；

所述上拉电阻用于将耦接所述上拉电阻的端口上的电平值设置为高电平；

所述下拉电阻用于将耦接所述上拉电阻的端口上的电平值设置为低电平值。

10.根据权利要求8或9所述的服务器，其特征在于，

所述BMC还用于，比对所述第一信号值以及第三信号值，根据对比结果确定所述主板上是否有外接设备在位；所述第三信号值为无外接设备在位时所述主板的第一高速连接器对应的寄存器值。

Images