CN115863357A - 显示面板和显示装置 - Google Patents

Abstract

本申请提供一种显示面板和显示装置。显示面板包括第一晶体管、第二晶体管以及位于第一晶体管和第二晶体管之间的第一层间绝缘层。第一晶体管包括第一有源层，第一有源层的材料为非晶氧化物半导体。第二晶体管包括第二有源层，第二有源层的材料为多晶氧化物半导体。本申请提供的显示面板和显示装置具有多晶氧化物半导体和非晶氧化物半导体的混合驱动电路，以漏电流低、均一性高的非晶氧化物半导体晶体管作为开关晶体管，以高迁移率和低截止漏电流作为驱动晶体管，从而降低漏电流，且第一晶体管与第二晶体管之间异层设置，并第一有源层与第二有源层通过第一层间绝缘层隔开，降低二者同时被水氧入侵的概率，提升驱动电路稳定性。

Description

显示面板和显示装置

技术领域

本申请涉及显示领域，尤其涉及一种显示面板和显示装置。

背景技术

LTPO(Low Temperature Poly-Si and Oxide，低温多晶硅氧化物)背板技术目前广泛应用于小尺寸可穿戴设备中，结合氧化物半导体材料的低截止电流和低温多晶硅(LowTemperature Poly-Silicon，LTPS)的高载流子迁移率特性，LTPO背板技术可以实现诸如可变刷新率和Always-on(息屏)显示。然而，在大尺寸产品中，使用准分子激光退火(Excimerlaser annealing，ELA)制造LTPS时，存在均匀性问题。由LTPS的不均匀引起的薄膜晶体管(Thin Film Transistor，TFT)特性的不均会造成显示质量的下降，且LTPO背板技术成本高，不利于大尺寸产品的量产，另外，采用多晶硅半导体材料的驱动TFT依然存在截止电流偏高的问题。

发明内容

有鉴于此，本申请提供一种能够提升薄膜晶体管特性均一性，并降低截止电流的显示面板。

本申请提供一种显示面板，其包括基板、第一晶体管、第一层间绝缘层、第二晶体管以及第二有源层。第一晶体管设置于所述基板上，所述第一晶体管包括第一有源层，所述第一有源层的材料为非晶氧化物半导体。第一层间绝缘层覆盖于所述第一晶体管远离所述基板的一侧。第二晶体管设置于所述第一层间绝缘层远离所述第一晶体管的一侧，所述第二晶体管包括第二有源层，所述第二有源层的材料为多晶氧化物半导体。

可选的，在一些实施方式中，所述第一晶体管还包括覆盖所述第一有源层的第一栅极绝缘层，所述第一晶体管的第一栅极、第一源极以及第一漏极均位于所述层间绝缘层远离所述第二晶体管的一侧，且位于所述第一栅极绝缘层远离所述基板的一侧。

可选的，在一些实施方式中，所述第二晶体管包括依次覆盖所述第二有源层的第二栅极绝缘层和第二层间绝缘层，所述第二晶体管的第二源极以及第二漏极设置于所述层间绝缘层远离所述第一晶体管的一侧，且位于所述第二层间绝缘层远离所述基板的一侧，所述第二栅极位于所述第二有源层靠近所述第二源极的一侧。

可选的，在一些实施方式中，所述显示面板还包括存储电容器，所述存储电容器设置于所述第二晶体管的周侧，所述存储电容器包括第一极板和第二极板，所述第一极板与所述第二极板形成第一电容，所述第二极板与所述第二有源层同层设置，所述第二极板的材料为导体化的多晶氧化物半导体，所述第一极板与所述第一栅极同层设置。

可选的，在一些实施方式中，所述存储电容器还包括第三极板，所述第三极板与所述第一极板分别位于所述第二极板的相对两侧，所述第三极板与所述第二极板形成第二电容，所述第二电容与所述第一电容并联，其中，所述第三极板与所述第二漏极同层设置。

可选的，在一些实施方式中，所述存储电容器还包括第四极板，所述第四极板设置于所述第三极板远离所述第二极板的一侧，所述第四极板与所述第三极板形成第三电容，所述第三电容与所述第一电容和所述第二电容并联，所述第四极板与所述显示面板的阳极同层设置。

可选的，在一些实施方式中，所述显示面板还包括存储电容器，所述存储电容器设置于所述第二晶体管的周侧，所述存储电容器包括第一极板和第二极板，所述第一极板与所述第二极板形成第一电容，所述第二极板与所述第二有源层同层设置，所述第二极板的材料为导体化的多晶氧化物半导体，所述第一极板与所述第二漏极同层设置。

可选的，在一些实施方式中，所述显示面板还包括平坦层，所述平坦层位于所述第二晶体管与所述阳极之间，所述平坦层中开设有凹槽，所述第四极板位于所述凹槽内。

可选的，在一些实施方式中，所述显示面板还包括第一阻隔层，所述第一阻隔层设置于所述第一层间绝缘层与所述第二晶体管之间。

可选的，在一些实施方式中，所述显示面板还包括缓冲层和第二阻隔层，所述缓冲层位于所述基板与所述第一有源层之间，所述第二阻隔层设置于所述缓冲层与所述第一有源层之间。

可选的，在一些实施方式中，所述第二晶体管包括第二栅极、第二源极以及第二漏极，所述第二源极和所述第二漏极设置于所述第二有源层远离所述基板的一侧，所述第二栅极位于所述第二有源层靠近所述第二源极的一侧，所述显示面板还包括第三阻隔层，所述第三阻隔层设置于所述第二栅极与所述第二有源层之间。

本申请提供一种显示装置，其包括如上任一项所述的显示面板。

本申请实施例提供的显示面板和显示装置具有多晶氧化物半导体和非晶氧化物半导体的混合驱动电路，以漏电流低、均一性高的非晶氧化物半导体晶体管作为开关晶体管，以高迁移率和低截止漏电流作为驱动晶体管，从而降低漏电流，提升显示品质。第一晶体管与第二晶体管之间异层设置，并第一有源层与第二有源层通过第一层间绝缘层隔开，降低二者同时被水氧入侵的概率，提升驱动电路稳定性。另一方面，多晶氧化物半导体的晶粒尺寸较LTPS均匀，可以代替LTPS应用于大尺寸显示面板和显示装置中，以克服现有LTPO技术只能用于中小尺寸的技术瓶颈，将来可以应用于G8.5以上世代线的面板中和显示装置。

附图说明

为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的显示面板的结构示意图。

图2为本申请一实施例的显示装置的结构示意图。

图3(a)至图3(j)为本申请一实施例的显示面板的制造方法的步骤示意图。

图4为本申请一实施例的显示面板的第一晶体管的部分俯视示意图。

图5(a)至图5(f)为图3(b)至图3(c)的具体步骤示意图，且图5(a)至图5(f)是图4沿A-A线的剖视图。

具体实施方式

下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接，也可以包括第一和第二特征不是直接连接而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。

本申请实施例提供一种显示面板。显示面板可以为有机发光二极管(OrganicLight-emitting Diode，OLED)显示面板，具体地，可以为主动矩阵有机发光二极管(ActiveMatrix Organic Light-emitting Diode，AMOLED)显示面板或者被动矩阵有机发光二极管(Passive Matrix Organic Light-emitting Diode，PMOLED)显示面板。

显示面板包括基板、设置于基板上的第一晶体管、覆盖于第一晶体管远离基板的一侧的第一层间绝缘层、以及设置于第一层间绝缘层远离第一晶体管的一侧的第二晶体管。其中，第一晶体管包括第一有源层，第二晶体管包括第二有源层。

以下，参考图1，从下至上地对本申请一实施例的显示面板进行详细描述。

显示面板100包括基板10、设置于基板10上的像素驱动电路20以及连接于像素驱动电路20的发光层30。像素驱动电路20可以是2T1C、3T1C、5T1C或者7T1C等本领域常用的像素驱动电路20。在本实施方式中，像素驱动电路20为2T1C电路。2T1C的像素驱动电路20包括相连接的第一晶体管T1、第二晶体管T2和存储电容器CST。其中，第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管。

具体地，显示面板100包括基板10、设置于基板10上的缓冲层BL、第一阻隔层21、第一氧化物半导体层OS1、第一栅极绝缘层GIL1、第一金属层M1、第一层间绝缘层ILD1、第二阻隔层22、第二氧化物半导体层OS2、第三阻隔层23、第二金属层M2、第二层间绝缘层ILD2、第三金属层M3、钝化层PV、平坦层PLN、底电极层PE、像素定义层PDL、发光功能层EL以及顶电极层PE’。

基板10用于支撑设置于基板10上的显示元件。基板10可以是玻璃、塑料或者柔性基板10等。具体地，柔性基板10可以由单层柔性有机层构成，也可以由两层以及以上的柔性有机层构成。在一个实施方式中，基板10包括依次层叠设置的第一柔性有机层、阻隔层以及第二柔性有机层。第一柔性有机层和第二柔性有机层的材料选自聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚芳酯(PAR)、聚碳酸酯(PC)、聚醚酰亚胺(PEI)和聚醚砜(PES)中的一种。阻隔层选自二氧化硅、氮化硅等无机材料。在本实施方式中，基板10为玻璃基板。

缓冲层BL用于提升基板10上方的膜层与基板10的结合力。缓冲层BL的材料为氧化硅、氧化氮、氮氧化硅中的一种或者其叠层。本实施方式中，缓冲层BL覆盖整个基板10表面。

第一阻隔层21设置于缓冲层BL与第一氧化物半导体层OS1之间。当氢、水汽或者氧从与氧化物半导体层相邻的膜层进入氧化物半导体层时，会导致TFT特性劣化。第一阻隔层21用于阻隔外界的氢、水汽或氧，防止第一氧化物半导体层OS1受到氢、水汽或氧的影响。第一阻隔层21的材料选自氧化铝、氧化铪、氧化钇中的一个或它们的组合。

第一氧化物半导体层OS1包括第一有源层a-OS。第一有源层a-OS的材料为非晶氧化物半导体。第一有源层a-OS包括第一沟道CL1和位于第一沟道CL1两侧的第一源极部S1和第一漏极部D1。第一沟道CL1与第一源极部S1和第一漏极部D1分别连接。如图1所示，这里所指的“位于第一沟道CL1两侧”是指平行于基板10表面方向上的两侧。第一沟道CL1为非晶氧化物半导体，第一源极部S1和第一漏极部D1为导体化的非晶氧化物半导体。具体地，非晶氧化物半导体材料可以选自铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)的其中一种，但不限于此。在本实施方式中，第一阻隔层21设置为覆盖缓冲层BL的整层结构。可选的，第一阻隔层21可以仅设置在第一有源层a-OS的下方。

第一栅极绝缘层GIL1覆盖于第一氧化物半导体层OS1和第一阻隔层21上。第一栅极绝缘层GIL1中开设有第一通孔TH1和第二通孔TH2。第一通孔TH1暴露出第一源极部S1，第二通孔TH2暴露出第一漏极部D1。第一栅极绝缘层GIL1包括第一栅极绝缘部GI1，第一栅极绝缘部GI1位于第一有源层a-OS的第一沟道CL1上方。第一栅极绝缘部GI1为岛状，即，独立于第一栅极绝缘层GIL1的其他部分设置。

第一金属层M1包括彼此间隔绝缘设置的第一栅极GE1、第一源极SE1、第一漏极DE1、遮光层LS以及第一极板CS1。第一栅极GE1、第一源极SE1以及第一漏极DE1分别为第一晶体管T1的栅极、源极和漏极。第一栅极GE1设置于岛状的第一栅极绝缘部GI1上。第一源极SE1延伸入第一通孔TH1中与第一源极部S1连接，第一漏极DE1延伸入第二通孔TH2中与第一漏极部D1连接。遮光层LS为第二晶体管T2进行遮光，避免第二晶体管T2受到光照影响，提升其稳定性。第一极板CS1作为存储电容器CST的一个极板。第一栅极GE1、第一源极SE1、第一漏极DE1、遮光层LS以及第一极板CS1同层设置且材料相同，可以以一道光罩制成，从而减少制造本申请的显示面板100的光罩数量，降低成本。需要说明的是，本申请中的“同层设置”并非指各个元件位于相同的水平面上，而是指在从膜层结构上来看，“同层设置”的元件属于同一膜层中。第一金属层M1的材料可以选自铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金中的一种或者叠层。第一金属层M1可以是单层，也可以是多层。当第一金属层M1为多层时，可以是铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金的叠层。在一个具体的实施方式中，第一金属层M1分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围为50埃至500埃，中间层的厚度范围为2000埃至10000埃，上层的厚度范围为50埃至500埃。

第一层间绝缘层ILD1覆盖第一金属层M1和第一栅极绝缘层GIL1，并延伸至第一通孔TH1和第二通孔TH2中。第一层间绝缘层ILD1的材料为氧化硅、氧化氮、氮氧化硅中的一种或者其叠层。

第二阻隔层22覆盖第一层间绝缘层ILD1。也可以说，第二阻隔层22设置于第一晶体管T1和第二晶体管T2之间，用于阻隔氢、水汽或氧，防止第一晶体管T1和第二晶体管T2受到氢、水汽或氧的影响。第二阻隔层22的材料选自氧化铝、氧化铪、氧化钇中的一个或它们的组合。在本实施方式中，第二阻隔层22设置为整面地覆盖第一层间绝缘层ILD1。可选的，第二阻隔层22也可以仅设置在第一晶体管T1的第一氧化物半导体层OS1上方和第二晶体管T2的第二氧化物半导体层OS2下方。

第二氧化物半导体层OS2包括第二有源层p-OS。第二有源层p-OS的材料为多晶氧化物半导体。第二有源层p-OS包括第二沟道CL2和位于第二沟道CL2两侧的第二源极部S2和第二漏极部D2。第二沟道CL2与第二源极部S2和第二漏极部D2分别连接。如图1所示，这里所指的“位于第二沟道CL2两侧”是指平行于基板10表面方向上的两侧。第二沟道CL2为非晶氧化物半导体，第二源极部S2和第二漏极部D2为导体化的非晶氧化物半导体。具体地，非晶氧化物半导体材料可以选自铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锡氧化物(IGTO)、铟锌锡氧化物(IZTO)的其中一种，但不限于此。在本实施方式中，第一阻隔层21设置为覆盖缓冲层BL的整层结构。可选的，第一阻隔层21可以仅设置在第一有源层a-OS的下方。另外，可选的，遮光层LS在第一有源层a-OS所在平面上的正投影至少覆盖第二沟道CL2。

第二氧化物半导体层OS2还包括与第二有源层p-OS间隔绝缘设置的第二极板CS2。第二极板CS2作为存储电容器CST的一个极板，在显示面板100的厚度方向上与第一极板CS1对向设置。第二极板CS2为导体化的多晶氧化物半导体，其可以在第二源极部S2和第二源极部S2导体化的过程中，一并被导体化。

第三阻隔层23设置于第二有源层p-OS上，用于阻隔氢、水汽或氧，防止第二有源层p-OS受到氢、水汽或氧的影响。第三阻隔层23的材料选自氧化铝、氧化铪、氧化钇中的一个或它们的组合。在本实施方式中，第三阻隔层23还作为第二晶体管T2的栅极绝缘部，因此，第三阻隔层23为岛状。可选的，显示面板100还可以包括第二栅极绝缘部(未图示)，第三阻隔层23设置于第二栅极绝缘部上。或者，第三阻隔层23设置为整面地覆盖第二有源层p-OS，甚至整面地覆盖第二阻隔层22。

第二金属层M2包括第二栅极GE2，第二栅极GE2设置于岛状的第三阻隔层23(即，第二栅极绝缘部)上。第二栅极GE2是第二晶体管T2的栅极。第二金属层M2的材料可以选自铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金中的一种或者叠层。第二金属层M2可以是单层，也可以是多层。当第二金属层M2为多层时，可以是铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金的叠层。在一个具体的实施方式中，第二金属层M2分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围50埃至500埃，中间层的厚度范围2000埃至10000埃，上层的厚度范围50埃至500埃。

第二层间绝缘层ILD2覆盖于第二阻隔层22、第二氧化物半导体层OS2、第三阻隔层23、第二金属层M2上。在本实施方式中，第二层间绝缘层ILD2整面地覆盖第二阻隔层22、第二氧化物半导体层OS2、第三阻隔层23以及第二金属层M2。第二阻隔层22的厚度为100埃至500埃，第一层间绝缘层ILD1的厚度为2000埃至10000埃。第二层间绝缘层ILD2为氧化硅、氧化氮、氮氧化硅中的一种或者其叠层。

第三金属层M3包括彼此间隔绝缘设置的第二源极SE2、第二漏极DE2以及第三极板CS3。第二源极SE2以及第二漏极DE2分别为第二晶体管T2的源极和漏极。第二源极SE2延伸入开设于第二层间绝缘层ILD2中的第三通孔TH3中与第二源极部S2连接，第二漏极DE2延伸入开设于第二层间绝缘层ILD2中的TH4中与第二漏极部D2连接。另外，第二漏极DE2还通过贯穿第二层间绝缘层ILD2、第二阻隔层22、第一层间绝缘层ILD1的深孔DH连接于遮光层LS。

第三极板CS3作为存储电容器CST的一个极板，在显示面板100的厚度方向上与第二极板CS2对向设置。第二源极SE2、第二漏极DE2以及第三极板CS3同层设置且材料相同，可以以一道光罩制成，从而减少制造本申请的显示面板100的光罩数量，降低成本。第三金属层M3的材料可以选自铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金中的一种或者叠层。第二金属层M2可以是单层，也可以是多层。当第三金属层M3为多层时，可以是铜(Cu)、钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、镍(Ni)以及它们的合金的叠层。在一个具体的实施方式中，第三金属层M3分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围50埃至500埃，中间层的厚度范围2000埃至10000埃，上层的厚度范围50埃至500埃。

可选的，在本申请的另一实施方式中，显示面板100的存储电容器设置于第二晶体管T2的周侧。第二极板CS2和第三极板CS3相对设置，作为存储电容器的两个极板。

钝化层PV覆盖第二层间绝缘层ILD2和第三金属层M3。钝化层PV的材料为氧化硅、氧化氮、氮氧化硅中的一种或者其叠层。

平坦层PLN覆盖钝化层PV。平坦层PLN的材料可以为丙烯酸树脂(acrylic resin)、丙烯酸树脂、环氧树脂或者全氟烷氧基树脂(PFA)等有机材料。

底电极层PE设置于平坦层PLN上，包括有机发光器件的阳极BE和第四极板CS4。阳极BE和第四极板CS4相连。钝化层PV和平坦层PLN(合称为：电极绝缘层)中开设有第五通孔TH5，有机发光器件的阳极BE延伸至第五通孔TH5内与第二漏极DE2连接。平坦层PLN中还开设有凹槽G，第四极板CS4位于凹槽G内。可选的，显示面板100可以不包括平坦层PLN，此时钝化层PV为电极绝缘层。第四极板CS4作为存储电容器CST的一个极板，在显示面板100的厚度方向上与第三极板CS3对向设置。底电极层PE的材料可以为金属或金属氧化物层，例如，选自铝、金、银、或氧化铟锡等金属氧化物或者金属和金属氧化物的叠层。

像素定义层PDL设置于底电极层PE上，且像素定义层PDL中开设有开口，阳极BE从像素定义层PDL的开口中暴露出来。

发光功能层EL设置于像素定义层PDL的开口中并与阳极BE相连。

顶电极层PE’整面覆盖于像素定义层PDL和发光功能层EL上，作为发光层30的阴极。阳极BE、像素定义层PDL发光功能层EL以及顶电极层PE’共同构成显示面板100的发光层30。

目前，各厂商都在开发多晶氧化物半导体材料，虽然不同厂商会采用不同材料体系和元素比例，目前市面上的多晶氧化物半导体材料均可以实现近似LTPS的高迁移率和比LTPS更低的截止漏电流。例如，出光兴产株式会社开发的多晶氧化物半导体材料，具有高迁移率和低截止漏电流。

本申请实施例提供的显示面板100具有多晶氧化物半导体和非晶氧化物半导体的混合驱动电路，以漏电流低、均一性高的非晶氧化物半导体晶体管作为开关晶体管，以高迁移率和低截止漏电流作为驱动晶体管，从而降低漏电流，提升显示品质。第一晶体管与第二晶体管之间异层设置，并第一有源层与第二有源层通过第一层间绝缘层隔开，降低二者同时被水氧入侵的概率，提升驱动电路稳定性。第一晶体管与第二晶体管之间异层设置，第一晶体管与第二晶体管之间可以选择不同材料，工艺自由度高，且在对两个有源层进行导体化时，互不影响。

另一方面，目前多晶氧化物材料的制程一般为：先制备非晶氧化物半导体薄膜再进行退火处理，将非晶氧化物半导体转变为多晶态，退火温度较多晶硅工艺低，且无需使用准分子激光退火工艺，并且，多晶氧化物半导体的晶粒尺寸较LTPS均匀，可以代替LTPS应用于大尺寸显示面板100中，以克服现有LTPO技术只能用于中小尺寸的技术瓶颈，将来可以应用于G8.5以上世代线的面板中。具体地，大尺寸显示面板是指45英寸以上的显示面板。

在一些实施方式中，第一栅极GE1、第一源极SE1、第一漏极DE1、遮光层LS以及第一极板CS1同层设置且材料相同，可以以一道光罩制成，从而减少制造本申请的显示面板100的光罩数量，降低成本。

本申请的一些实施例的显示面板100的存储电容器CST包括以导体化的多晶氧化物半导体作为第二极板CS2，第二极板CS2与第二有源层p-OS同层设置，可以以一道光罩制程，从而节约材料和制程。

第一极板CS1与第二极板CS2对向设置构成第一电容，第二极板CS2与第三极板CS3对向设置构成第二电容，第一电容与第二电容并联，提升存储电容器CST的电容值。

另外，第三极板CS3与第四极板CS4对向设置构成第三电容，第一电容、第二电容以及第三电容并联构成存储电容器CST，进一步提升存储电容器的电容值。

在一些实施方式中，第一极板CS1与第一栅极GE1同层设置第二极板CS2与多晶氧化物半导体层p-OS同层设置，第三极板CS3与第二漏极DE2同层设置，第四极板CS4与阳极BE同层设置并连接于阳极BE，利用现有的光罩即可形成存储电容器。

同时，随着显示装置对更高分辨率和刷新率的追求，像素电容设计需要在电容面积缩小的情况下满足高刷新率的驱动需求。本申请实施例的显示面板100也可以在保证相同电容值情况下实现缩小电容区域面积，提升开口率。需要说明的是，四层电容极板可以通过走线设计实现上述三个平行板电容的并联，图1的示意图仅用于表示显示面板100的膜层结构，不用于展示走线连接情况。

在一些实施方式中，平坦层PLN的厚度一般为几微米，已知平行板电容器电容值与极板间距成反比，为提高存储电容器CST的电容值需在电容区将平坦层PLN挖孔让第四基板10直接搭接在钝化层PV上，降低极板之间的间距，从而提高存储电容器CST的电容值。

在一些实施方式中，通过在第一层间绝缘层ILD1与第二晶体管T2之间设置第一阻隔层21，防止第二晶体管T2受到水汽、氧气或者氢入侵。

在一些实施方式中，在缓冲层BL与第一有源层OS-1之间设置第二阻隔层22，防止第一晶体管T1受到水汽、氧气或者氢入侵。

在一些实施方式中，由于第二阻隔层22的厚度较薄(小于500埃)，制程中可能引入异物(particle)造成层间短路影响良率，第二层间绝缘层ILD2的厚度较高，可以使第二阻隔层22上方形成平坦表面，防止由于异物引起的短路，确保制程良率。

在一些实施方式中，在第二栅极GE2与第二有源层OS-2之间设置第三阻隔层23，防止第二晶体管T2受到水汽、氧气或者氢入侵。

请参考图2，本申请实施例还提供一种显示装置1。显示装置1可以为手机、平板电脑、电子阅读器、电子展示屏、笔记本电脑、手机、增强现实(augmented reality，AR)或虚拟现实(virtual reality，VR)设备、媒体播放器、可穿戴设备、数码相机、车载导航仪等。显示装置1包括本申请的显示面板100。

请参考图3(a)至3(j)，本申请实施例还提供一种显示面板的制造方法，其包括以下步骤：

101：请参考图3(a)，提供一基板10，在基板10上依次形成缓冲层BL和第一阻隔层21。缓冲层BL为氮化硅、氧化硅中的一种或两种组合。缓冲层BL的厚度范围2000埃至10000埃，第一阻隔层21的材料为氧化铝，厚度100埃至500埃。

102：在第一阻隔层21上形成第一半导体材料层30，第一半导体材料层30的材料为非晶氧化物半导体，厚度为100埃至1000埃。

103：请参考图3(b)，在第一半导体材料层30上形成第一栅极绝缘层GIL1，第一栅极绝缘层GIL1的材料为氧化硅，厚度为1000埃至3000埃。通过黄光制程图案化第一栅极绝缘层GIL1，在第一半导体材料层30上方形成第一栅极绝缘部GI1，并在第一栅极绝缘层GIL1中形成第一通孔TH1和第二通孔TH2，对第一通孔TH1和第二通孔TH2中暴露出的非晶氧化物半导体通过氦等离子体(He Plasma)处理实现导体化。

104：请参考图3(c)，在第一栅极绝缘层GIL1上形成第一金属层M1，第一金属层M1包括彼此间隔绝缘设置的第一栅极GE1、第一源极SE1、第一漏极DE1、遮光层LS以及第一极板CS1。第一栅极GE1设置于第一栅极绝缘部GI1上。第一源极SE1延伸入第一通孔TH1中与第一源极部S1连接，第一漏极DE1延伸入第二通孔TH2中与第一漏极部D1连接。并且，在形成栅极自对准结构后对第一通孔TH1和第二通孔TH2内的第一半导体材料层30做二次导体化处理。第一金属层M1分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围50埃至500埃，中间层的厚度范围2000埃至10000埃，上层的厚度范围50埃至500埃。

105：请参考图3(d)，在第一金属层M1上形成第一层间绝缘层ILD1和第二阻隔层22。其中，第一层间绝缘层ILD1为氧化硅，厚度范围为2000埃至10000埃，第二阻隔层22的材料为氧化铝，厚度100埃至500埃。

106：在第二阻隔层22上形成第二氧化物半导体层OS2。第二氧化物半导体层OS2包括第二晶体管T2的第二有源层p-OS和与第二有源层p-OS间隔绝缘设置的第二极板CS2。第二氧化物半导体层OS2的厚度为100埃至1000埃。

107：请参考图3(e)，在第二氧化物半导体层OS2上形成第三阻隔层23和第二金属层M2，第三阻隔层23和第二金属层M2通过图形化形成包含第二栅极GE2的顶栅自对准(Top-gate self-aligned)结构。第三阻隔层23的材料为氧化铝，厚度500埃至1000埃。在一个具体的实施方式中，第二金属层M2分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围50埃至500埃，中间层的厚度范围2000埃至10000埃，上层的厚度范围50埃至500埃。第二金属层M2还包括第三极板CS3。

108：请参考图3(f)，在第三阻隔层23和第二金属层M2上形成第二层间绝缘层ILD2，第二层间绝缘层ILD2的材料为氧化硅，厚度范围2000埃至10000埃，通过图案化蚀刻出第三通孔TH3、第四通孔TH4和深孔DH。第三通孔TH3和第四通孔TH4贯穿第二层间绝缘层ILD2，深孔DH贯穿第二层间绝缘层ILD2、第二阻隔层22以及第一层间绝缘层ILD1。

109：请参考图3(g)，在第二层间绝缘层ILD2上第三金属层M3。第三金属层M3包括彼此间隔绝缘设置的第二源极SE2、第二漏极DE2以及第三极板CS3。第二源极SE2和第二漏极DE2分别为第二晶体管T2的源极和漏极。第二源极SE2延伸入开设于第二层间绝缘层ILD2中的第三通孔TH3中与第二源极部S2连接，第二漏极DE2延伸入开设于第二层间绝缘层ILD2中的TH4中与第二漏极部D2连接。另外，第二漏极DE2还通过贯穿第二层间绝缘层ILD2、第二阻隔层22以及第一层间绝缘层ILD1中的深孔DH连接于遮光层LS。

在一个具体的实施方式中，第三金属层M3分为三层，下层含有Mo、Ti、Ni其中的一种或多种合金，中间层为Cu或Cu合金，上层含有Mo、Ti、Ni其中的一种或多种合金。其中，下层的厚度范围50埃至500埃，中间层的厚度范围2000埃至10000埃，上层的厚度范围50埃至500埃。

110：请参考图3(h)，在第三金属层M3上形成钝化层PV和平坦层PLN。钝化层PV的材料为氧化硅，平坦层PLN的材料为有机材料。使用一道半色调光罩(Half-tone Mask)图形化形成贯穿钝化层PV和平坦层PLN的第五通孔TH5和贯穿平坦层PLN的凹槽G。其中，钝化层PV的厚度范围1000埃至5000埃。

111：请参考图3(i)，在平坦层PLN上形成底电极层PE并图形化。底电极层PE包括有机发光器件的阳极BE和第四极板CS4。阳极BE的材料为ITO/Ag/ITO的叠层。

112：请参考图3(j)，在底电极层PE上依次形成像素定义层PDL、发光功能层EL和顶电极层PE’。

需要说明的是，本申请的显示面板的制造方法还包括形成发光层和阴极等步骤，在此不一一赘述。

进一步，请参考图4和图5(a)至图5(e)，图3(b)至图3(c)的具体步骤如下：

201：请参考图5(a)，在第一栅极绝缘层GIL1上形成第一光阻PR1层，第一光阻PR1层在第一有源层a-OS的两端分别形成有开口OP。

需要说明的是，图5(a)至图5(e)中仅示出TFT的漏极端的形成过程，源极端的形成过程与其相同，在此省略。

202：请参考图5(b)，在第一光阻PR1层的保护下，蚀刻掉第一栅极绝缘层GIL1暴露出第一有源层a-OS的两端。

203：请参考图5(c)，对暴露出第一有源层a-OS的两端进行第一次导体化，并除去第一光阻PR1层。如图5(c)所示，在第一有源层a-OS中形成第一导体部C1。

204：请参考图5(d)，在第一栅极绝缘层GIL1上形成金属层，在金属层上通过曝光、显影形成第二光阻PR2，在第二光阻PR2的保护下蚀刻金属层形成第一栅极GE1、第一源极SE1以及第一漏极DE1。为了后续连接，第一源极SE1和第一漏极DE1延伸至第一通孔TH1和第二通孔TH2中。在蚀刻金属层的同时，第一导体部C1没有被第二光阻PR2覆盖的部分被除去。并且，第一源极SE1和第一漏极DE1分别覆盖在位于第一通孔TH1和第二通孔TH2中的没有被蚀刻掉的第一导体部C1上。

205：请参考图5(e)，在第二光阻PR2的保护下，蚀刻除去第一栅极绝缘层GIL1，并对第一有源层a-OS进行第二次导体化。没有被第一栅极GE1覆盖的第一有源层a-OS被导体化，形成第一源极区S1和第一漏极区D1。

206：请参考图5(f)，剥离第二光阻PR2。

本申请实施例提供的显示面板具有多晶氧化物半导体和非晶氧化物半导体的混合驱动电路，以漏电流低、均一性高的非晶氧化物半导体晶体管作为开关晶体管，以高迁移率和低截止漏电流作为驱动晶体管，从而降低漏电流，提升显示品质。另一方面，多晶氧化物半导体的晶粒尺寸较LTPS均匀，可以代替LTPS应用于大尺寸显示面板中，以克服现有LTPO技术只能用于中小尺寸的技术瓶颈，将来可以应用于G8.5以上世代线的面板中。

以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种显示面板，其特征在于，包括：

基板；

第一晶体管，设置于所述基板上，所述第一晶体管包括第一有源层，所述第一有源层的材料为非晶氧化物半导体；

第一层间绝缘层，覆盖于所述第一晶体管远离所述基板的一侧；以及

第二晶体管，设置于所述第一层间绝缘层远离所述第一晶体管的一侧，所述第二晶体管包括第二有源层，所述第二有源层的材料为多晶氧化物半导体。

2.如权利要求1所述的显示面板，其特征在于，所述第一晶体管还包括覆盖所述第一有源层的第一栅极绝缘层，所述第一晶体管的第一栅极、第一源极以及第一漏极均位于所述层间绝缘层远离所述第二晶体管的一侧，且位于所述第一栅极绝缘层远离所述基板的一侧。

3.如权利要求2所述的显示面板，其特征在于，所述第二晶体管包括依次覆盖所述第二有源层的第二栅极绝缘层和第二层间绝缘层，所述第二晶体管的第二源极以及第二漏极设置于所述层间绝缘层远离所述第一晶体管的一侧，且位于所述第二层间绝缘层远离所述基板的一侧，所述第二栅极位于所述第二有源层靠近所述第二源极的一侧。

4.如权利要求3所述的显示面板，其特征在于，所述显示面板还包括存储电容器，所述存储电容器设置于所述第二晶体管的周侧，所述存储电容器包括第一极板和第二极板，所述第一极板与所述第二极板形成第一电容，所述第二极板与所述第二有源层同层设置，所述第二极板的材料为导体化的多晶氧化物半导体，所述第一极板与所述第一栅极同层设置。

5.如权利要求4所述的显示面板，其特征在于，所述存储电容器还包括第三极板，所述第三极板与所述第一极板分别位于所述第二极板的相对两侧，所述第三极板与所述第二极板形成第二电容，所述第二电容与所述第一电容并联，其中，所述第三极板与所述第二漏极同层设置。

6.如权利要求5所述的显示面板，其特征在于，所述存储电容器还包括第四极板，所述第四极板设置于所述第三极板远离所述第二极板的一侧，所述第四极板与所述第三极板形成第三电容，所述第三电容与所述第一电容和所述第二电容并联，所述第四极板与所述显示面板的阳极同层设置。

7.如权利要求3所述的显示面板，其特征在于，所述显示面板还包括存储电容器，所述存储电容器设置于所述第二晶体管的周侧，所述存储电容器包括第一极板和第二极板，所述第一极板与所述第二极板形成第一电容，所述第二极板与所述第二有源层同层设置，所述第二极板的材料为导体化的多晶氧化物半导体，所述第一极板与所述第二漏极同层设置。

8.如权利要求6所述的显示面板，其特征在于，所述显示面板还包括平坦层，所述平坦层位于所述第二晶体管与所述阳极之间，所述平坦层中开设有凹槽，所述第四极板位于所述凹槽内。

9.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括第一阻隔层，所述第一阻隔层设置于所述第一层间绝缘层与所述第二晶体管之间。

10.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括缓冲层和第二阻隔层，所述缓冲层位于所述基板与所述第一有源层之间，所述第二阻隔层设置于所述缓冲层与所述第一有源层之间。

11.如权利要求2所述的显示面板，其特征在于，所述第二晶体管包括第二栅极、第二源极以及第二漏极，所述第二源极和所述第二漏极设置于所述第二有源层远离所述基板的一侧，所述第二栅极位于所述第二有源层靠近所述第二源极的一侧，所述显示面板还包括第三阻隔层，所述第三阻隔层设置于所述第二栅极与所述第二有源层之间。

12.一种显示装置，其特征在于，包括如权利要求1至11任一项所述的显示面板。

Images