CN115824036A - 自对准精度测量结构及同层曝光图形套刻偏差的测量方法 - Google Patents

自对准精度测量结构及同层曝光图形套刻偏差的测量方法 Download PDF

Info

Publication number
CN115824036A
CN115824036A CN202111093521.2A CN202111093521A CN115824036A CN 115824036 A CN115824036 A CN 115824036A CN 202111093521 A CN202111093521 A CN 202111093521A CN 115824036 A CN115824036 A CN 115824036A
Authority
CN
China
Prior art keywords
exposure
mark
pattern
self
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111093521.2A
Other languages
English (en)
Inventor
樊航
任涛
马如贵
秦祥
李腾腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202111093521.2A priority Critical patent/CN115824036A/zh
Publication of CN115824036A publication Critical patent/CN115824036A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种自对准精度测量结构及同层曝光图形套刻偏差的测量方法。所述自对准精度测量结构中,曝光单元上设置有用于检测沿步进方向排布的相邻两个曝光图形的自对准精度的同层套刻标记,所述同层套刻标记包括位于器件设置区的第一标记和位于***缓冲区的第二标记,每次曝光时所述第一标记和第二标记均被转移到基片上,所述相邻两个曝光图形中,后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差用于检测自对准精度,可实现对同一光刻层的各个曝光图形之间的位置精度进行监控,避免出现异常位移偏差,有助于确保当层与前层光刻层的套刻准确性。所述测量方法利用了该自对准精度测量结构。

Description

自对准精度测量结构及同层曝光图形套刻偏差的测量方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种自对准精度测量结构及一种同层曝光图形套刻偏差的测量方法。
背景技术
随着电子产业的迅猛发展,对集成电路的设计以及制造工艺提出了更高的要求,例如更高的集成度、不断缩小的关键尺寸(CD)、多功能一体化等。光刻工艺作为半导体制造中生成图案的工序,其工艺制程的稳定性及精确性直接影响着产品良率。其中曝光机台分辨率的提高、CD稳定性控制及套刻偏差的控制始终是光刻领域的核心问题。
由于套刻直接影响了后续电路与前层电路之间的对准导通,所以其精度控制要求越来越高,一般每做完一层光刻都需要测量置于划片道中的套刻标记用以监控与前层对准的程度,有时对于某些关键层次会测量与前面两层光刻层次的对准效果。进一步地,在单次曝光过程中,曝光机台通过逐次步进的方式进行曝光作业,每次曝光采用同一个曝光单元,并在基片上形成相应的曝光图形(block),经过多次步进曝光后最终由多个曝光图形组成的晶圆曝光图(map)会覆盖整个晶圆表面,从而实现对整片晶圆的曝光。为提高晶圆利用率以获得更大的产出(使单片晶圆上能产出更多的元器件),通常要求相邻曝光图形间紧紧相邻而没有间隙。图1是晶圆及在晶圆表面形成的曝光图形的示意图。图1中圆形表示晶圆,每个方形区域代表一个曝光图形。
单次曝光过程中的相邻曝光图形间保持套刻的准确性是确保当层与前层套刻准确的前提。虽然可以通过软件设定,使晶圆承载台(wafer stage)按照设计值移动到各个曝光位置(或者晶圆不动,曝光机台的镜头按照设计值移动到各个曝光位置),使得在正常工作时,在晶圆上形成的曝光图形的位置偏差在曝光机台允许的范围内,但是,如果晶圆承载台或曝光机台出现软件或机械故障,所带来的位移偏差则会超出曝光机台设定的上下限甚至会达到几百微米以上,如果不及时发现并处理,将会导致后续更多的晶圆返工甚至报废。但是,目前业界缺乏监控同层各个曝光图形之间的位精度的方案。
发明内容
为了在光刻工艺中,对同一光刻层的各个曝光图形之间的位置精度(或套刻精度、自对准精度)进行监控,避免出现正常误差范围以外的位移偏差(或套刻偏差、自对准偏差),本发明提供一种自对准精度测量结构,另外提供一种同层曝光图形套刻偏差的测量方法。
一方面,本发明提供一种自对准精度测量结构,包括对基片实现步进式曝光所采用的曝光单元,在沿设定的步进方向对基片进行步进式曝光时,所述曝光单元的图形在每次曝光时均被转移到所述基片上而形成一个曝光图形,相邻两个曝光图形中,先形成的曝光图形与后形成的曝光图形沿所述步进方向排布;其中,所述曝光单元包括器件设置区和与所述器件设置区的外边界邻接的缓冲区,所述曝光单元上设置有用于检测所述相邻两个曝光图形的自对准精度的同层套刻标记,所述同层套刻标记包括位于所述器件设置区的第一标记和位于所述缓冲区的第二标记,每个所述曝光图形均包括由所述第一标记的图形转移到所述基片上而形成的第一标记图形和由所述第二标记的图形转移到所述基片上而形成的第二标记图形,所述相邻两个曝光图形中,后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差用于检测所述自对准精度。
可选的,所述曝光单元上设置有四组所述同层套刻标记,以在沿四个步进方向中的任一个对所述基片进行步进式曝光时,检测相应步进方向上排布的所述相邻两个曝光图形的自对准精度;所述四个步进方向分为两对,每对中的两个步进方向为方向相反。
可选的,其中一对所述步进方向与另一对所述步进方向为方向垂直。
可选的,每组所述同层套刻标记中,所述第一标记指向所述第二标记的方向与所检测的步进方向相同。
可选的,所述器件设置区为矩形,每个所述步进方向均平行于所述矩形的边。
可选的,每个所述步进方向上的步进长度等于平行于所述步进方向的所述器件设置区的矩形边的长度,每组所述同层套刻标记的第一标记和第二标记分别沿所检测的步进方向与所述矩形的垂直于所述同层套刻标记所检测的步进方向的两条边偏移相同距离。
可选的,所述器件设置区包括管芯区域和位于所述管芯区域***的划片槽区域,所述第一标记部分或全部设置于所述划片槽区域,或者,所述第一标记部分或全部设置于所述管芯区域。
可选的,所述管芯区域为矩形,所述第一标记位于所述管芯区域的内角部。
可选的,所述第一标记为一实心正方形,所述第二标记为一正方形环,且所述第一标记的边长小于所述第二标记的内环边长,其中,所述相邻两个曝光图形中,后形成的曝光图形中的第一标记图形内置于先形成的曝光图形中的第二标记图形时,所述自对准精度在允许范围内。
一方面,本发明提供一种同层曝光图形套刻偏差的测量方法,采用了上述自对准精度测量结构,所述测量方法包括:
提供基片,所述基片上涂敷有光刻胶层;
利用所述自对准精度测量结构的曝光单元沿设定的步进方向对所述基片进行步进式曝光并显影,在所述光刻胶层中形成多个曝光图形,每个所述曝光图形均包括一个所述第一标记图形和一个所述第二标记图形;以及,
检测该光刻胶层,针对沿所述步进方向上排布的相邻两个曝光图形,测量后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差,作为所述相邻两个曝光图形之间的套刻偏差。
本发明提供的自对准精度测量结构包括对基片实现步进式曝光所采用的曝光单元,所述曝光单元上设置有用于检测沿一步进方向排布的相邻两个曝光图形的自对准精度的同层套刻标记,所述同层套刻标记包括位于器件设置区的第一标记和位于***的缓冲区的第二标记,在对基片进行步进式曝光时,每次曝光时所述曝光单元均被转移到所述基片上而形成一个曝光图形,所述曝光图形包括分别由所述第一标记和所述第二标记得到的第一标记图形和第二标记图形,其中,相邻两个曝光图形中,后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差用于检测所述自对准精度,也即,所述同层套刻标记在后形成的曝光图形中形成的第一标记图形与先形成的曝光图形中形成的第二标记图形的中心点位置按照设计是相同的,通过检测它们的位置偏差,可以获得相邻两个曝光图形的偏移程度和自对准精度,进而实现了对同一光刻层的各个曝光图形之间的自对准精度进行监控,避免出现正常误差范围以外的位移偏差(异常位置偏差),有助于及时检测出曝光机或者基片承载台的故障,避免损失,而且有助于确保当层与前层光刻层的套刻准确性。
本发明提供的同层曝光图形套刻偏差的测量方法,利用了本发明提供的自对准精度测量结构,在进行步进式曝光后,针对沿步进方向上排布的相邻两个曝光图形,测量后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差,可以获得所述相邻两个曝光图形的套刻偏差,有助于及时检测出曝光机或者基片承载台的故障,避免损失。
附图说明
图1是晶圆及在其表面形成的曝光图形的示意图。
图2是本发明一实施例的自对准精度测量结构中曝光单元的示意图。
图3A和图3B分别为本发明一实施例的自对准精度测量结构中第一标记和第二标记的示意图。
图4A和图4B分别为本发明另一实施例的自对准精度测量结构中第一标记和第二标记的示意图。
图5A和图5B分别为本发明又一实施例的自对准精度测量结构中第一标记和第二标记的示意图。
图6是采用本发明一实施例的自对准精度测量结构获得的相邻两个曝光图形的示意图。
图7是采用本发明一实施例的自对准精度测量结构获得的相邻四个曝光图形的相邻区域示意图。
图8是本发明一实施例的同层曝光图形套刻偏差的测量方法的流程图。
附图标记说明:
100-曝光单元;110-器件设置区;111-管芯区域;112-划片槽区域;120-缓冲区;10-第一标记;20-第二标记;101-第一曝光图形;102-第二曝光图形;103-左上曝光图形;104-右上曝光图形;105-右下曝光图形;106-左下曝光图形;10a-第一标记图形;20b-第二标记图形。
具体实施方式
以下结合附图和具体实施例对本发明的自对准精度测量结构及同层曝光图形套刻偏差的测量方法作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是,下文中的术语“第一”、“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序,一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。
以下首先介绍本发明实施例涉及的一种自对准精度测量结构,利用所述自对准精度测量结构,可以在光刻工艺中,对同一光刻层的各个曝光图形之间的自对准精度进行监控,避免出现正常误差范围以外的位移偏差。此处“自对准”指本发明提供的精度测量结构是用于对光刻工艺中处于同一光刻层的相邻曝光图形间的套刻偏差进行测量。所述自对准精度测量结构包括对基片(如硅晶圆)实现步进式曝光所采用的曝光单元,因此,所述自对准精度测量结构可以是一种步进式曝光采用的掩模版或者掩模装置,也可以是一种具有所述曝光单元的图案的基板(如硅晶圆)或版图。步进式曝光是一种通过多次局部曝光来实现整个基片曝光的曝光方式,即在基片上的当前曝光位置完成曝光后,沿设定的步进方向移动预设的步进长度,到达下一个曝光位置并进行曝光,在相应的曝光位置形成曝光图形,通过使基片和曝光机台的镜头作相对运动,使曝光机台的镜头逐个对准基片上的各个曝光位置进行曝光。
参照图2,本发明实施例的自对准精度测量结构中,对基片实现步进式曝光所采用的曝光单元100包括器件设置区110和与所述器件设置区110的外边界邻接的缓冲区120,所述器件设置区110可覆盖多个管芯(或芯片)以及管芯之间的划片槽。在沿设定的步进方向对基片进行步进式曝光时,每一步的步进长度应不小于器件设置区110在该步进方向上的尺寸,以避免相邻器件设置区110形成叠加。所述缓冲区120是步进式曝光的缓冲区域,本发明实施例中,曝光单元100上设置有检测设定的步进方向上形成的相邻两个曝光图形中的自对准精度的同层套刻标记,所述同层套刻标记可以不止一组。每组所述同层套刻标记包括位于器件设置区110的第一标记10和位于缓冲区120的第二标记20,并且第一标记10指向第二标记20的方向与所检测的步进方向相同。所述器件设置区110包括管芯区域111和位于所述管芯区域111***的划片槽区域112。本发明实施例利用所述器件设置区110设置同层套刻标记中的第一标记10,并且利用所述缓冲区120设置同层套刻标记中的第二标记20,当曝光位置沿一步进方向移动一步进长度并进行曝光后,曝光单元100在基片上新形成一曝光图形(即后形成的曝光图形),其中基于同一组同层套刻标记中的第一标记10形成第一标记图形,第二标记20形成第二标记图形,该后形成的曝光图形与步进前的曝光图形(即先形成的曝光图形)相邻,并且后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的理论位置重合,二者之间的实际偏差即套刻偏差。
所述曝光单元100中,器件设置区110例如为矩形,步进式曝光的每个步进方向例如均平行于所述矩形的边,以节约基片面积。另外,与所述器件设置区110的外边界邻接的缓冲区120例如也是矩形,则每个步进方向也平行于缓冲区120的相应边。
本发明实施例中,如图1所示,基片上通常分布有多行多列的用于形成曝光图形的曝光位置。步进式曝光按照设定的步进方向在各个曝光位置进行曝光。为了遍历基片上的全部的曝光位置,一实施例中,步进式曝光采用逐行非连续的方式从上至下逐行进行曝光,对于每行,均从左至右进行曝光,即包括从左至右的步进方向和从上到下的步进方向。另一实施例中,步进式曝光采用连续方式从上至下逐行进行曝光,在从左至右完成一行曝光后,移动到下一行的右端,并从右到左进行曝光,即包括从左至右、从右至左的两个相反的步进方向和从上至下的步进方向。一实施例中,步进式曝光也可以从下到上逐行非连续或者连续地曝光。本发明实施例的曝光单元100中,用于检测具体步进方向上形成的相邻两个曝光图形的自对准精度的同层套刻标记的数量可以根据步进式曝光采用的步进方向以及套刻偏差的测试需要进行设置。例如,如果套刻偏差的测试仅需要获得从左至右对同一行的曝光位置进行曝光时的套刻偏差,则可以仅设置用于检测从左至右的步进方向上的自对准精度的一组同层套刻标记。
如图2所示,为了在多个步进方向均能够对相邻曝光图形的套刻偏差进行测量,本实施例中,曝光单元100上设置有四组分别对应于四个步进方向的同层套刻标记,以在沿四个步进方向中的任一个对所述基片进行步进式曝光时,均能够检测相应步进方向上排布的相邻两个曝光图形的自对准精度。所述四个步进方向可以分为两对,每对中的两个步进方向为方向相反。进一步的,其中一对所述步进方向与另一对所述步进方向为方向垂直。每组所述同层套刻标记均包括位于器件设置区110的第一标记10和位于缓冲区120的第二标记20。
如图2所示,为了便于说明,将所述曝光单元100按照两个相互垂直的步进方向分成四个象限,如图2中第一象限Ⅰ、第二象限Ⅱ、第三象限Ⅲ以及第四象限Ⅳ。所述四个象限的原点位于器件设置区110的中心,器件设置区110和缓冲区120均被分成四部分,分别位于第一象限Ⅰ、第二象限Ⅱ、第三象限Ⅲ以及第四象限Ⅳ。每组同层套刻标记中的第一标记10和第二标记20分别位于相邻的两个象限。具体的,如图2所示,第一组同层套刻标记包括位于第一象限Ⅰ的第二标记20和位于第二象限Ⅱ的第一标记10,第二组同层套刻标记包括位于第二象限Ⅱ的第二标记20和位于第三象限Ⅲ的第一标记10,第三组同层套刻标记包括位于第三象限Ⅲ的第二标记20和位于第四象限Ⅳ的第一标记10,第四组同层套刻标记包括位于第四象限Ⅳ的第二标记20和位于第一象限Ⅰ的第一标记10。
上述每组所述同层套刻标记中,以第一标记10指向第二标记20的方向为所述同层套刻标记所检测的步进方向。即上述第一组同层套刻标记检测的是曝光位置从第二象限Ⅱ朝向第一象限Ⅰ移动的步进方向上的两相邻曝光图形之间的自对准精度,第二组同层套刻标记检测的是曝光位置从第三象限Ⅲ朝向第二象限Ⅱ移动的步进方向上的两相邻曝光图形之间的自对准精度,第三组同层套刻标记检测的是曝光位置从第四象限Ⅳ朝向第三象限Ⅲ移动的步进方向上的两相邻曝光图形之间的自对准精度,第四组同层套刻标记检测的是曝光位置从第四象限Ⅳ朝向第一象限Ⅰ移动的步进方向上的两相邻曝光图形之间的自对准精度。
在器件设置区110设置的所述第一标记10可设置于管芯区域111或者所述管芯区域111***的划片槽区域112,也可以部分设置于管芯区域111且部分设置于划片槽区域112。管芯区域111指器件设置区110内用于布置管芯的区域。本领域通常将半导体制造中用到的相关监控、对位及测量结构等辅助图形放置于划片槽区域112,在芯片切割阶段,划片槽区域112设置的结构被去除。但是,研究发现,一些特殊工艺或工艺层次中,在划片槽区域中放置辅助图形是不利的,例如,部分MEMS相关产品在封装阶段使用的激光切割工艺极易受到划片槽区域112中各种图形的影响。因此,本发明一实施例中,优选将上述第一标记10部分或全部设置于所述管芯区域111。如图2所示,四个第一标记10分别位于管芯区域111的四个内角部。但不限于此,在使对应的同层套刻标记满足步进要求的前提下,所述第一标记10也可以设置在管芯区域111的其它位置,并尽可能地避免影响管芯区域111内的元器件设计。
图3A至图5B为本发明实施例的自对准精度测量结构中第一标记和第二标记的示意图。如图3A和图3B所示,本实施例中,所述第一标记10为一实心正方形,所述第二标记20为一正方形环,且所述第一标记10的边长小于所述第二标记20的内环边长,以在二者设计位置重合时,在曝光图形中能够清晰分辨出第一标记10和第二标记20并测量二者之间的偏移。对于采用图3A和图3B所示的第一标记10和第二标记20的同层套刻标记,如果所检测的步进方向上排布的相邻两个曝光图形中,后形成的曝光图形中的第一标记图形(实心正方形)内置于先形成的曝光图形中的第二标记图形(正方形环)时,此时可以认为所述相邻两个曝光图形的自对准精度在允许范围内,即满足精度要求。如果后形成的曝光图形中的第一标记图形(实心正方形)部分或全部不在先形成的曝光图形中的第二标记图形(正方形环)内时,则说明发生了偏移,可以对偏移程度设定一阈值,当偏移程度超过该阈值时,说明偏移程度超出了正常自对准精度允许的范围,需要对曝光机台和/或基片承载台进行检查。第一标记10和第二标记20的实心区域在掩模版图案中表示入射光能透过的区域。
所述第一标记10和第二标记20的形状不限于图3A和图3B所示的形状,它们可以采用本领域各种可以进行图形匹配的设计。例如,如图4A和图4B所示,一实施例中,所述第一标记10为一实心圆,所述第二标记20为一圆环,且所述实心圆的直径小于所述圆环的内径。如图5A和图5B所示,又一实施例中,所述第一标记10为X形状,而所述第二标记20为田字形状,也可以实现相互匹配。采用相互匹配的第一标记10和第二标记20,当曝光位置沿步进方向移动步进长度并进行曝光后,可以方便判断在所述基片上新形成的曝光图形中与所述第二标记10对应的第二标记图形与该步进操作前的曝光图形中与所述第一标记20对应的第一标记图形的位置是否发生偏离。
本发明实施例中,步进式曝光的步进长度可大于或等于器件设置区110的边长。一实施例中,步进长度等于器件设置区110的矩形边长,每组同层套刻标记的第一标记10和第二标记20分别沿所检测的步进方向(即对应步进方向)与所述矩形的垂直于对应步进方向的两条边偏移相同距离。如图2,作为示例,步进方向从左至右,即沿器件设置区110的矩形长边方向步进,上述第一组同层套刻标记的第一标记10相对于器件设置区110短边向右偏移距离D1,第二标记20相对于器件设置区110另一短边距离向右偏移距离D2。另一实施例中,步进方向从上到下,即沿器件设置区110的矩形短边方向步进,与该步进方向对应的是上述第四组同层套刻标记,即包括位于第一象限Ⅰ中的第一标记10和位于第四象限Ⅳ中的第二标记20,该第一标记10和第二标记20相对于器件设置区110的两条长边偏移相同距离。
图6是采用本发明一实施例的自对准精度测量结构获得的相邻两个曝光图形的示意图。参照图6,一实施例中,采用本发明实施例的自对准精度测量结构的曝光单元100,在第一曝光位置完成曝光后,形成第一曝光图形101,然后,沿水平方向(此处设为图2中器件设置区110矩形长边的方向)移动一步进长度,并形成第二曝光图形102。在第二曝光图形102中,与上述第一组同层套刻标记的第一标记10对应的是第一标记图形10a,而在第一曝光图形101中与第一组同层套刻标记的第二标记20对应的是第二标记图形20b,理论上,二者的位置重合,即二者的设计位置重合。而实际中,由于机械误差的存在,第二曝光图形102中的第一标记图形10a与第一曝光图形101中的第二标记图形20b的中心点仍会存在偏差,该偏差即可作为本实施例中的同一光刻层不同曝光图形的套刻偏差,当该套刻偏差在曝光机台的套刻偏差允许范围内时(或该套刻误差小于等于一阈值时),可判断套刻偏差满足工艺要求,当该套刻偏差超过曝光机台的套刻偏差允许范围(或该套刻误差超过一阈值时),则可能是曝光机台或者基片承载台出现了软件或机械故障,应及时处理。所述阈值的大小可根据实际需要确定。本实施例中,像素单元100上设置的四组同层套刻标记,相对于器件设置区110的中心对称,因此,第一曝光图形101中与上述第三组同层套刻标记的第一标记10对应的图形和第二曝光图形102中与上述第三组同层套刻标记的第二标记10对应的图形的设计位置重合(如图6的虚线圆标识位置),因而也可以通过测量这两个标记图形的中心点偏差来判断第二曝光图形102和第一曝光图形101之间的套刻偏差。
图7是采用本发明一实施例的自对准精度测量结构获得的相邻四个曝光图形示意图。参照图5,利用本发明实施例的自对准精度测量结构,以按照从左至右、从上到下(换行)、从右至左的曝光顺序为例,即对于处于相邻行和相邻列的四个曝光图形,曝光图形的形成次序为左上曝光图形103、右上曝光图形104、右下曝光图形105以及左下曝光图形106,并且,可见,在理想情况下(无机械误差),右上曝光图形104中的一个对应于第一标记10的第一标记图形10a与左上曝光图形10中的一个对应于第二标记20的第二标记图形20b重合,右下曝光图形105中的一个对应于第一标记10的第一标记图形与右上曝光图形104中的一个对应于第二标记20的第二标记图形重合,左下曝光图形106中的一个对应于第一标记10的第一标记图形与右下曝光图形105中的一个对应于第二标记10的第二标记图形重合,而左下曝光图形106中的一个对应于第一标记10的第一标记图形与左上曝光图形103中的一个对应于第二标记20的第二标记图形重合,可以理解,此处设计为重合的第二标记图形和第一标记图形由曝光单元100中的同一组同层套刻标记形成。通过检测同一行或者同一列上的相邻两个曝光图形中的设计为重合的第一标记图形和第二标记图形之间的偏差,可用于判断曝光机台或者基片承载台是否出现了软件或机械故障,以及时处理,避免出现大量废片,避免损失。
以下介绍本发明实施例的同层曝光图形套刻偏差的测量方法。该测量方法采用了上述自对准精度测量结构。此处“同层曝光图形”指的是在同一次图形化工艺中采用同一曝光单元步进式曝光而在基片上形成的图形。
参照图8,该测量方法包括以下步骤:
S1,提供基片,所述基片上涂敷有光刻胶层;
S2,利用所述自对准精度测量结构的曝光单元沿设定的步进方向对所述基片进行步进式曝光并显影,在所述光刻胶层中形成多个曝光图形,每个所述曝光图形均包括一个所述第一标记图形和一个所述第二标记图形;
S3,检测该光刻胶层,针对沿所述步进方向上排布的相邻两个曝光图形,测量后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差,作为所述相邻两个曝光图形之间的套刻偏差。
所述基片例如为硅晶圆,并且所述基片可经过一次或多次的沉积、光刻、刻蚀等半导体工艺。
步骤S2执行的是光刻工艺,即利用曝光机台对涂敷有光刻胶层的基片逐个曝光位置进行步进式曝光,上述曝光单元100的图形为掩模版的图形,入射光透过掩模版入射到所述光刻胶层上。本实施例中,所述光刻胶层例如为正胶,所述第一标记10为一实心正方形(参照图3A),所述第二标记20为一正方形环(参照图3B)。实心区域在掩模版图案中表示入射光能透过的区域,在曝光并显影之后,对应于实心区域的光刻胶被去除,剩余的光刻胶层在对应于第一标记10的位置形成了第一标记图形,在对应于第二标记20的位置形成了第二标记图形。
在步骤S3中,在利用曝光单元100对光刻胶层各个曝光位置完成曝光并显影后,即可以检测相邻的两个曝光图形的套刻偏差。该检测可采用抽检的方式。在曝光机台和基片承载台正常工作时,所述套刻偏差在曝光机台允许误差范围内,即小于等于一阈值。而当该套刻偏差大于所述阈值时,应及时检查曝光机台和/或基片承载台是否出现了软件或机械故障,以及时处理,避免出现大量废片,避免损失。该阈值可根据曝光机台和/或基片承载台的机械精度以及多次试验进行设定。
本发明实施例的自对准精度测量结构包括对基片实现步进式曝光所采用的曝光单元100,所述曝光单元100上设置有用于检测沿设定的步进方向排布的相邻两个曝光图形的自对准精度的同层套刻标记,所述同层套刻标记包括位于器件设置区110的第一标记10和位于器件设置区110***的缓冲区120的第二标记20,当所述基片沿所述步进方向移动一步进长度并进行曝光后在所述基片上得到的相邻两个曝光图形中,后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的设计位置重合,在进行步进式曝光后,通过对设计位置为重合的第一标记图形和第二标记图形的实际位置进行检测,可以获得所述相邻两个曝光图形的偏移程度,有助于及时检测出曝光机或者基片承载台的故障,避免损失。本发明实施例的同层曝光图形套刻偏差的测量方法利用了所述自对准精度测量结构,可在进行步进式曝光后,通过对设计位置为重合的第一标记图形和第二标记图形的实际位置进行检测,获得相邻曝光图形的偏移程度,且有助于确保当层与前层光刻层的套刻准确性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (10)

1.一种自对准精度测量结构,其特征在于,包括对基片实现步进式曝光所采用的曝光单元,在沿设定的步进方向对基片进行步进式曝光时,所述曝光单元的图形在每次曝光时均被转移到所述基片上而形成一个曝光图形,相邻两个曝光图形中,先形成的曝光图形与后形成的曝光图形沿所述步进方向排布;
其中,所述曝光单元包括器件设置区和与所述器件设置区的外边界邻接的缓冲区,所述曝光单元上设置有用于检测所述相邻两个曝光图形的自对准精度的同层套刻标记,所述同层套刻标记包括位于所述器件设置区的第一标记和位于所述缓冲区的第二标记,每个所述曝光图形均包括由所述第一标记的图形转移到所述基片上而形成的第一标记图形和由所述第二标记的图形转移到所述基片上而形成的第二标记图形,所述相邻两个曝光图形中,后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差用于检测所述自对准精度。
2.如权利要求1所述的自对准精度测量结构,其特征在于,所述曝光单元上设置有四组所述同层套刻标记,以在沿四个步进方向中的任一个对所述基片进行步进式曝光时,检测相应步进方向上排布的所述相邻两个曝光图形的自对准精度;所述四个步进方向分为两对,每对中的两个步进方向为方向相反。
3.如权利要求2所述的自对准精度测量结构,其特征在于,其中一对所述步进方向与另一对所述步进方向为方向垂直。
4.如权利要求2所述的自对准精度测量结构,其特征在于,每组所述同层套刻标记中,所述第一标记指向所述第二标记的方向与所检测的步进方向相同。
5.如权利要求4所述的自对准精度测量结构,其特征在于,所述器件设置区为矩形,每个所述步进方向均平行于所述矩形的边。
6.如权利要求5所述的自对准精度测量结构,其特征在于,每个所述步进方向上的步进长度等于平行于所述步进方向的所述器件设置区的矩形边的长度,每组所述同层套刻标记的第一标记和第二标记分别沿所检测的步进方向与所述矩形的垂直于所述同层套刻标记所检测的步进方向的两条边偏移相同距离。
7.如权利要求1所述的自对准精度测量结构,其特征在于,所述器件设置区包括管芯区域和位于所述管芯区域***的划片槽区域,所述第一标记部分或全部设置于所述划片槽区域,或者,所述第一标记部分或全部设置于所述管芯区域。
8.如权利要求7所述的自对准精度测量结构,其特征在于,所述管芯区域为矩形,所述第一标记位于所述管芯区域的内角部。
9.如权利要求1所述的自对准精度测量结构,其特征在于,所述第一标记为一实心正方形,所述第二标记为一正方形环,且所述第一标记的边长小于所述第二标记的内环边长,其中,所述相邻两个曝光图形中,后形成的曝光图形中的第一标记图形内置于先形成的曝光图形中的第二标记图形时,所述自对准精度在允许范围内。
10.一种同层曝光图形套刻偏差的测量方法,其特征在于,采用了如权利要求1至9任一项所述的自对准精度测量结构,所述测量方法包括:
提供基片,所述基片上涂敷有光刻胶层;
利用所述自对准精度测量结构的曝光单元沿设定的步进方向对所述基片进行步进式曝光并显影,在所述光刻胶层中形成多个曝光图形,每个所述曝光图形均包括一个所述第一标记图形和一个所述第二标记图形;以及,
检测该光刻胶层,针对沿所述步进方向上排布的相邻两个曝光图形,测量后形成的曝光图形中的第一标记图形与先形成的曝光图形中的第二标记图形的位置偏差,作为所述相邻两个曝光图形之间的套刻偏差。
CN202111093521.2A 2021-09-17 2021-09-17 自对准精度测量结构及同层曝光图形套刻偏差的测量方法 Pending CN115824036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111093521.2A CN115824036A (zh) 2021-09-17 2021-09-17 自对准精度测量结构及同层曝光图形套刻偏差的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111093521.2A CN115824036A (zh) 2021-09-17 2021-09-17 自对准精度测量结构及同层曝光图形套刻偏差的测量方法

Publications (1)

Publication Number Publication Date
CN115824036A true CN115824036A (zh) 2023-03-21

Family

ID=85515886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111093521.2A Pending CN115824036A (zh) 2021-09-17 2021-09-17 自对准精度测量结构及同层曝光图形套刻偏差的测量方法

Country Status (1)

Country Link
CN (1) CN115824036A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116203808A (zh) * 2023-04-20 2023-06-02 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116203808A (zh) * 2023-04-20 2023-06-02 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记
CN116203808B (zh) * 2023-04-20 2023-10-03 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记

Similar Documents

Publication Publication Date Title
US6849957B2 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
US7875409B2 (en) Method of manufacturing semiconductor device, mask and semiconductor device
CN115097691B (zh) 一种掩模板及形成方法
CN101789386B (zh) 晶片对准的方法
TW202004842A (zh) 微影疊對校正以及微影製程
CN115824036A (zh) 自对准精度测量结构及同层曝光图形套刻偏差的测量方法
CN117406545B (zh) 一种半导体掩膜版及其制作方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR20080005717A (ko) 반도체 소자의 정렬 키
US9978687B1 (en) Semiconductor substrate
CN102522360B (zh) 光刻对准精度检测方法
CN115729030A (zh) 带有光刻自对准精度测量结构的掩膜版及光刻方法
CN110727169B (zh) 一种掩模装置、曝光设备及曝光方法
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
CN115036251B (zh) 扇出封装晶圆的对位方法及扇出封装晶圆
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR960014961B1 (ko) 반도체 장치의 제조 방법
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
CN112951803B (zh) 微影制程的关键尺寸的监控结构
KR19980021308A (ko) 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
CN117673042A (zh) 套刻对准标记结构、半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination