CN110727169B - 一种掩模装置、曝光设备及曝光方法 - Google Patents
一种掩模装置、曝光设备及曝光方法 Download PDFInfo
- Publication number
- CN110727169B CN110727169B CN201810785237.3A CN201810785237A CN110727169B CN 110727169 B CN110727169 B CN 110727169B CN 201810785237 A CN201810785237 A CN 201810785237A CN 110727169 B CN110727169 B CN 110727169B
- Authority
- CN
- China
- Prior art keywords
- mask
- sub
- masks
- exposure
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种掩模装置、曝光设备及曝光方法,掩模装置包括:掩模版组,包括至少两个子掩模版,每个子掩模版上形成有子掩模图形;掩模固定机构,用于固持所述至少两个子掩模版,且将所述至少两个子掩模版层叠设置,所述层叠设置的至少两个子掩模版的子掩模图形构成所述掩模版组的掩模图形;位置调整机构,用于调整掩模固定机构上至少一个子掩膜版的位置,以调整所述掩模版组的掩模图形。本发明提供的掩模装置,多个子掩模版层叠设置,形成掩模版组,通过调整子掩模版的位置,进而调整掩模组的掩模图形的位置,使掩模组的掩模图形在基板上形成的多个曝光图形的位置姿态与一个曝光场内的多个单元芯片的位置姿态对应匹配,提高了曝光精度。
Description
技术领域
本发明实施例涉及半导体技术领域,尤其涉及一种掩模装置、曝光设备及曝光方法。
背景技术
随着半导体技术的不断发展,大规模的集成电路的发展取得了巨大的飞跃。芯片的集成数量也在日益增加,芯片制造对新的工艺的需求越来越大。芯片的先进封装技术对其结构及其性能有重要的作用。芯片封装的目的是为了保护芯片、避免外环境引起损坏,为芯片的信号输入、输出提供互连,提供物理支撑和散热。扇出型(Fan-Out)封装技术对芯片的外部连接电路进行结构的优化设计,有效的减小了芯片的尺寸同时也可以极大的增加了IO管脚的数量;同时提高了芯片的电性能与散热性,在先进封装工艺中有重要的作用。
然而,在封装的过程中芯片的切割与贴片工艺过程往往致使芯片在基底上分布具有较大的误差。在Fan-out工艺流程中,需要将单元芯片按规则贴合到基板上,通过热压成型的方法将单元芯片固化在基板上。图1是单元芯片在基板上的一种位置排布示意图,由于单元芯片(图1中标号101、102、103和104所示)通过贴片重组在基板200上,因此,如图1所示,单元芯片的位置与预定位置误差较大,导致基板200上的单元芯片排布凌乱无规则。
在单元芯片后续的重布线层(Redistribution Layer,RDL)等曝光工序中,为了提高曝光效率,通常一个掩模版包括多个固定且规则排布的掩模图形,形成的曝光场包括对应的多个规则排布曝光图形,对多个单元芯片同时曝光。图2是现有技术中掩模版形成的曝光场的示意图,图3采用现有技术的掩模版对单元芯片曝光时的示意图,如图2和图3所示,由于掩模版的多个掩模图形是固定且规则排布的,形成的曝光场300内的曝光图形301也是固定且规则排布的,曝光图形301无法与无规则排布的单元芯片对准。因此,曝光精度低,甚至无法进行曝光作业。
发明内容
本发明提供一种掩模装置、曝光设备及曝光方法,其中,掩模装置包括至少两个层叠设置子掩模版,形成掩模版组,通过调整子掩模版的位置,进而调整掩模组的掩模图形的位置,使掩模组的掩模图形在基板上形成的多个曝光图形的位置姿态与一个曝光场内的多个单元芯片的位置姿态对应匹配,提高曝光精度。
第一方面,本发明实施例提供了一种掩模装置,包括:
掩模版组,包括至少两个子掩模版,每个子掩模版上形成有子掩模图形;
掩模固定机构,用于固持至少两个子掩模版,且将至少两个子掩模版层叠设置,层叠设置的至少两个子掩模版的子掩模图形构成掩模版组的掩模图形;
位置调整机构,用于调整掩模固定机构上至少一个子掩膜版的位置,以调整掩模版组的掩模图形。
可选的,子掩模版上子掩模图形以外的区域为透光区域;各子掩模版的子掩模图形的垂直投影无重叠。
可选的该掩模装置还包括位置检测机构,与位置调整机构电连接,用于检测子掩模版上子掩模图形的位置信息,并将位置信息发送给位置调整机构,位置调整机构用于根据子掩模图形的位置信息,以及基板上待曝光的单元芯片的位置信息调整至少一个子掩模版的位置。
可选的,子掩模版上形成有对准标记,位置检测机构用于检测对准标记的位置信息,确定子掩模版上子掩模图形的位置信息。
可选的,掩模固定机构包括掩模台底座及至少两组相对设置的夹持组件,每组夹持组件用于固定一个子掩模版。
可选的,位置调整机构与夹持组件连接,用于驱动夹持组件对子掩模版进行位置调整。
可选的,掩模版组中子掩模版的数目为2-4个。
可选的,子掩模版的厚度范围为1.0-3.0mm。
可选的,掩模版组的子掩模版的总厚度小于或等于10.0mm。
可选的,每个子掩模版上形成的子掩模图形的数目为一个或多个,且数目为多个时,子掩模图形成行列式排布。
可选的,相邻的两个子掩模版上的子掩模图形在行或者列方向上间隔设置。
第二方面,本发明实施例还提供了一种曝光设备,包括本发明第一方面任意所述的掩模装置。
第三方面,本发明实施例还提供了一种曝光方法,该方法基于本发明第二方面所述的曝光设备,包括:
上载至少两个子掩模版,掩模固定机构固持子掩模版;至少两个子掩模版层叠设置,层叠设置的至少两个子掩模版的子掩模图形构成掩模版组的掩模图形;
位置调整机构对至少一个子掩模版进行位置调整,以调整掩模版组的掩模图形;
掩模版组的掩模图形处于正确的位置后,开始曝光作业。
可选的,掩模装置还包括位置检测机构;位置调整机构对子掩模版进行位置调整包括:
位置检测机构检测子掩模版上子掩模图形的位置信息,并发送给位置调整机构;
位置调整机构根据子掩模图形的位置信息和待曝光的单元芯片的位置信息调整子掩模版的位置。
本发明实施例提供的掩模装置包括至少两个层叠设置子掩模版,形成掩模版组,通过位置调整机构调整子掩模版的位置,进而调整掩模组的掩模图形的位置,使掩模组的掩模图形在基板上形成的多个曝光图形的位置姿态与一个曝光场内的多个待曝光的单元芯片的位置姿态对应重合,提高曝光精度;同时,一个曝光场内包括多个曝光图形,同时对多个待曝光的单元芯片曝光,保证了曝光效率。
附图说明
图1是单元芯片在基板上的一种位置排布示意图;
图2是现有技术中掩模版形成的曝光场的示意图;
图3是采用现有技术的掩模版对单元芯片曝光时的示意图;
图4是本发明实施例一提供的一种掩模装置的结构示意图;
图5是本发明实施例一提供的掩模装置中一种子掩模版的示意图;
图6是经位置调整后的掩模版组的俯视图;
图7是单元芯片在基板上的又一种位置排布示意图;
图8是本发明实施例一提供的掩模装置中第一子掩模版的示意图;
图9是本发明实施例一提供的掩模装置中第二子掩模版的示意图;
图10是本发明实施例三提供的曝光方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
本发明实施例一提供一种掩模装置,图4是本发明实施例一提供的一种掩模装置的结构示意图,图5是本发明实施例一提供的掩模装置中一种子掩模版的示意图,参考图4和图5,该掩模装置包括掩模版组、掩模固定机构20及位置调整机构(图中未示出)。
其中,掩模版组包括至少两个子掩模版10,每个子掩模版上形成有子掩模图形11,在本实施例中,示例性的,如图4和图5所示,掩模版组包括四个子掩模版10,每个子掩模版10上形成有一个子掩模图形11。掩模固定机构用于固持四个子掩模版10,且将四个子掩模版10层叠设置,层叠设置的四个子掩模版10的子掩模图形11构成掩模版组的掩模图形,掩模版组的掩模图形包括四个子掩模图形11。位置调整机构用于调整掩模固定机构20上至少一个子掩膜版10的位置,以调整掩模版组的掩模图形。在一具体实施例中,位置调整机构可以驱动掩模固定机构20运动,使子掩模板10在其所在平面移动或转动,以调整子掩模图形11的位置。继续参考图1,由于曝光场300内四个单元芯片无规则排布,因此,需要位置调整机构分别对四个子掩模10进行位置调整。图6是经位置调整后的掩模版组的俯视图,如图6所示,经位置调整后,掩模版组的掩模图形包括四个子掩模图形11,每个子掩模图形11的位置姿态与基板200上一个曝光场300内对应的单元芯片的位置姿态一致,进而在曝光过程中,曝光场300内,掩模版组形成四个曝光图形,每个曝光图形的位置姿态与基板200上对应的单元芯片的位置姿态匹配,进而提高了曝光精度。
本发明实施例提供的掩模装置包括至少两个层叠设置子掩模版,形成掩模版组,通过位置调整机构调整子掩模版的位置,进而调整掩模组的掩模图形的位置,使掩模组的掩模图形在基板上形成的多个曝光图形的位置姿态与一个曝光场内的多个待曝光的单元芯片的位置姿态对应重合,提高曝光精度;同时,一个曝光场包括多个曝光图形,同时对多个待曝光的单元芯片曝光,保证了曝光效率。
可选的,继续参考图5和图6,子掩模版10上子掩模图形11以外的区域为透光区域;掩模版组中各子掩模版10的子掩模图形11的垂直投影无重叠。示例性的,各子掩模版10的形状和尺寸相同,子掩模版10包括石英玻璃基底,以及形成在石英玻璃基底上的子掩模图形11。四个子掩模版10的子掩模图形11分别位于各子掩模版10上不同的象限,且个子掩模图形11在水平方向上保持足够的距离,确保在对子掩模版10进行位置调整后,掩模版组中各子掩模版10的子掩模图形11的垂直投影无重叠,使各曝光图形之间互不影响。
可选的,该掩模装置还包括位置检测机构(图中未示出),与位置调整机构电连接,用于检测子掩模版10上子掩模图形11的位置信息,并将位置信息发送给位置调整机构,位置调整机构用于根据子掩模版10的位置信息,以及基板200上待曝光的单元芯片的位置信息调整至少一个子掩模版10的位置。
可选的,继续参考图4和图5,子掩模版10上形成有四个对准标记12,位置检测机构用于检测对准标记12的位置信息,进而确定子掩模版10上子掩模图形11的位置信息。相应的,参考图1,单元芯片1上形成有用于确定单元芯片的位置信息的四个对准标记110,单元芯片1的位置检测机构用于检测对准标记110的位置信息,进而确定单元芯片的位置信息,并将该位置信息发送给位置调整机构。
可选的,继续参考图4,掩模固定机构包括掩模台底座21及四组相对设置的夹持组件22,每组夹持组件22用于固定一个子掩模版10。
可选的,夹持组件22一端用于固定子掩模版10,另一端与位置调整机构与连接,位置调整机构用于驱动夹持组件22对子掩模版进行位置调整,包括在子掩模版10所在的水平面内偏移和旋转。
重布线曝光工艺中,通常采用接近式曝光方式,子掩模版10的子掩模图形11的线宽通常大于50μm,pitch(曝光图形中相邻两元素的中心距,后文中用P代指)可达100μm,曝光光源通常为紫外光,波长λ范围为300-400nm。接近式曝光的焦深(Depth of Focus,DOF)与相干长度相当,即DOF=P2/2λ。可知,焦深DOF大于10mm。因此,可选的,子掩模版10的厚度范围为1.0-3.0mm,掩模版组中子掩模版10的数目为2-4个,掩模版组的子掩模版10的总厚度小于或等于10.0mm,保证层叠后的掩模版组不会完全吃掉焦深。当然,也可以采用其他的曝光方式,如投影式曝光或接触式曝光,子掩模版的参数及堆叠层数可以根据实际需要设定。
图7是单元芯片在基板上的又一种位置排布示意图,如图7所示,第一单元芯片101和第三单元芯片103的水平姿态和二者的相对位置固定,且在基板200上间隔重复出现。第二单元芯片102和第四单元芯片104的水平姿态和二者的相对位置固定,且在基板200上间隔重复出现。
图8是本发明实施例一提供的掩模装置中第一子掩模版的示意图,图9是本发明实施例一提供的掩模装置中第二子掩模版的示意图,为了进一步提高曝光效率,针对如图7中所示的情况,可以增大曝光场,在一个曝光场内对八个单元芯片同时进行曝光。掩模版组包括两个子掩模版,每个子掩模版上形成有四个子掩模图形,四个子掩模图形分成两组,各组子掩模图形的位置姿态相同,两个子掩模版上的子掩模图形在行方向上间隔设置。如图8和图9所示,第一子掩模版30的四个子掩模图形31的位置姿态与基板200上间隔重复出现的第一单元芯片101和第三单元芯片103的位置姿态一致;第二子掩模版40的四个子掩模图形41的位置姿态与基板200上间隔重复出现的第二单元芯片102和第四单元芯片104的位置姿态一致。如此,如一个曝光场内同时对八个单元芯片曝光,提高曝光效率。
实施例二
本发明实施例二提供一种曝光设备,包括本发明实施例一任意所述的掩模装置。
实施例三
本发明实施例三提供一种曝光方法,该方法基于本发明实施例二所述的曝光设备,图10是本发明实施例三提供的曝光方法的流程图,如图10所示,该方法包括:
S1:上载至少两个子掩模版,掩模固定机构固持子掩模版;至少两个子掩模版层叠设置,层叠设置的至少两个子掩模版的子掩模图形构成掩模版组的掩模图形。
在其中一实施例中,掩模版组包括四个层叠设置的子掩模版,每个子掩模版上形成有一个子掩模图形,子掩模版上子掩模图形以外的区域为透光区域;掩模版组中各子掩模版的子掩模图形的垂直投影无重叠。掩模固定机构包括掩模台底座及四组相对设置的夹持组件,每组夹持组件用于固定一个子掩模版。
S2:位置调整机构对至少一个子掩模版进行位置调整,以调整掩模版组的掩模图形。
在其中一实施例中,夹持组件一端用于固定子掩模版,另一端与位置调整机构与连接,位置调整机构用于驱动夹持组件对子掩模版进行位置调整,包括在子掩模版所在的水平面内偏移和旋转。需要说明的是,在对子掩模版进行位置调整过程中,可以采用先上载所有子掩模版,再逐个调整子掩模版的位置;或者采用逐个上载并逐个调整的方式。
S3:掩模版组的掩模图形处于正确的位置后,开始曝光作业。
经位置调整机构调整后,掩模版组的掩模图形中,四个子掩模图形的位置姿态与基板上一个曝光场内对应的四个单元芯片的位置姿态对应一致,进而在曝光过程中,曝光场内,掩模版组形成四个曝光图形,每个曝光图形与基板上对应的单元芯片重合。
本发明实施例提供的曝光方法,对掩模版组中多个层叠的子掩模版分别进行位置调整,进而调整掩模组的掩模图形的位置,使掩模组的掩模图形在基板上形成的多个曝光图形的位置姿态与一个曝光场内的多个待曝光的单元芯片的位置姿态对应重合,提高曝光精度;同时,一个曝光场包括多个曝光图形,同时对多个待曝光的单元芯片曝光,保证了曝光效率。
可选的,掩模装置还包括位置检测机构;位置调整机构对子掩模版进行位置调整包括:
位置检测机构检测子掩模版上子掩模图形的位置信息,并发送给位置调整机构;位置调整机构根据子掩模图形的位置信息和待曝光的单元芯片的位置信息调整子掩模版的位置。
子掩模版上子掩模版上形成有四个对准标记,位置检测机构用于检测对准标记的位置信息,进而确定子掩模版上子掩模图形的位置信息。位置检测机构将检测到的子掩模版的位置信息发送给位置调整机构。单元芯片上形成有用于确定单元芯片的位置信息的四个对准标记,单元芯片的位置检测机构用于检测对准标记的位置信息,进而确定单元芯片的位置信息,并将该位置信息发送给位置调整机构。位置调整机构根据子掩模图形的位置信息和待曝光的单元芯片的位置信息调整子掩模版的位置。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (13)
1.一种掩模装置,其特征在于,包括:
掩模版组,包括至少两个子掩模版,每个子掩模版上形成有子掩模图形;
掩模固定机构,用于固持所述至少两个子掩模版,且将所述至少两个子掩模版层叠设置,所述层叠设置的至少两个子掩模版的子掩模图形构成所述掩模版组的掩模图形;
位置调整机构,用于调整掩模固定机构上至少一个子掩膜版的位置,以调整所述掩模版组的掩模图形,以使所述子掩模图形的位置姿态与基板上一个曝光场内对应的单元芯片的位置姿态一致;
所述子掩模版上子掩模图形以外的区域为透光区域;各所述子掩模版的子掩模图形的垂直投影无重叠。
2.根据权利要求1所述的掩模装置,其特征在于,还包括位置检测机构,与所述位置调整机构电连接,用于检测子掩模版上子掩模图形的位置信息,并将所述位置信息发送给位置调整机构,所述位置调整机构用于根据所述子掩模图形的位置信息,以及基板上待曝光的单元芯片的位置信息调整所述至少一个子掩模版的位置。
3.根据权利要求2所述的掩模装置,其特征在于,所述子掩模版上形成有对准标记,所述位置检测机构用于检测所述对准标记的位置信息,确定所述子掩模版上子掩模图形的位置信息。
4.根据权利要求1所述的掩模装置,其特征在于,所述掩模固定机构包括掩模台底座及至少两组相对设置的夹持组件,每组所述夹持组件用于固定一个所述子掩模版。
5.根据权利要求4所述的掩模装置,其特征在于,所述位置调整机构与所述夹持组件连接,用于驱动所述夹持组件对所述子掩模版进行位置调整。
6.根据权利要求1所述的掩模装置,其特征在于,所述掩模版组中子掩模版的数目为2-4个。
7.根据权利要求1所述的掩模装置,其特征在于,所述子掩模版的厚度范围为1.0-3.0mm。
8.根据权利要求1所述的掩模装置,其特征在于,掩模版组的子掩模版的总厚度小于或等于10.0mm。
9.根据权利要求1所述的掩模装置,其特征在于,所述每个子掩模版上形成的子掩模图形的数目为一个或多个,且数目为多个时,所述子掩模图形成行列式排布。
10.根据权利要求9所述的掩模装置,其特征在于,相邻的两个子掩模版上的子掩模图形在行或者列方向上间隔设置。
11.一种曝光设备,其特征在于,包括权利要求1-10中任一所述的掩模装置。
12.一种曝光方法,其特征在于,该方法基于权利要求11所述的曝光设备,包括:
上载所述至少两个子掩模版,掩模固定机构固持所述子掩模版;所述至少两个子掩模版层叠设置,所述层叠设置的至少两个子掩模版的子掩模图形构成所述掩模版组的掩模图形;所述子掩模版上子掩模图形以外的区域为透光区域;各所述子掩模版的子掩模图形的垂直投影无重叠;
位置调整机构对至少一个子掩模版进行位置调整,以调整所述掩模版组的掩模图形,以使所述子掩模图形的位置姿态与基板上一个曝光场内对应的单元芯片的位置姿态一致;
掩模版组的掩模图形处于正确的位置后,开始曝光作业。
13.根据权利要求12所述的曝光方法,其特征在于,所述掩模装置还包括位置检测机构;所述位置调整机构对子掩模版进行位置调整包括:
所述位置检测机构检测所述子掩模版上子掩模图形的位置信息,并发送给所述位置调整机构;
所述位置调整机构根据所述子掩模图形的位置信息和待曝光的单元芯片的位置信息调整所述子掩模版的位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810785237.3A CN110727169B (zh) | 2018-07-17 | 2018-07-17 | 一种掩模装置、曝光设备及曝光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810785237.3A CN110727169B (zh) | 2018-07-17 | 2018-07-17 | 一种掩模装置、曝光设备及曝光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110727169A CN110727169A (zh) | 2020-01-24 |
CN110727169B true CN110727169B (zh) | 2021-04-06 |
Family
ID=69217457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810785237.3A Active CN110727169B (zh) | 2018-07-17 | 2018-07-17 | 一种掩模装置、曝光设备及曝光方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110727169B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112458402B (zh) * | 2021-02-03 | 2021-05-07 | 上海精骊电子技术有限公司 | 一种金属掩膜版的张网控制方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101458455A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 曝光装置和方法 |
CN101477318A (zh) * | 2008-01-04 | 2009-07-08 | 奇美电子股份有限公司 | 光掩模对位曝光方法及光掩模组件 |
CN101957562A (zh) * | 2009-03-26 | 2011-01-26 | 上海微电子装备有限公司 | 一种双曝光方法 |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN106444294A (zh) * | 2016-10-17 | 2017-02-22 | 上海华力微电子有限公司 | 一种掩膜版固定*** |
CN106483773A (zh) * | 2015-08-24 | 2017-03-08 | 株式会社Orc制作所 | 投影曝光装置、投影曝光方法以及掩模版 |
WO2017190905A1 (en) * | 2016-05-04 | 2017-11-09 | Asml Netherlands B.V. | Lithographic method and apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2006969A (en) * | 2010-07-22 | 2012-01-24 | Asml Netherlands Bv | Lithographic apparatus, computer program product and device manufacturing method. |
-
2018
- 2018-07-17 CN CN201810785237.3A patent/CN110727169B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101458455A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 曝光装置和方法 |
CN101477318A (zh) * | 2008-01-04 | 2009-07-08 | 奇美电子股份有限公司 | 光掩模对位曝光方法及光掩模组件 |
CN101957562A (zh) * | 2009-03-26 | 2011-01-26 | 上海微电子装备有限公司 | 一种双曝光方法 |
CN106483773A (zh) * | 2015-08-24 | 2017-03-08 | 株式会社Orc制作所 | 投影曝光装置、投影曝光方法以及掩模版 |
WO2017190905A1 (en) * | 2016-05-04 | 2017-11-09 | Asml Netherlands B.V. | Lithographic method and apparatus |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN106444294A (zh) * | 2016-10-17 | 2017-02-22 | 上海华力微电子有限公司 | 一种掩膜版固定*** |
Also Published As
Publication number | Publication date |
---|---|
CN110727169A (zh) | 2020-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2539773B1 (en) | Method and apparatus for performing pattern alignment | |
JP7212701B2 (ja) | デジタルリソグラフィシステムでのマルチ基板処理 | |
EP3652588B1 (en) | Method for the alignment of photolithographic masks, corresponding process for manufacturing integrated circuits in a wafer of semiconductor material and corresponding optical photolithography system | |
KR20060044292A (ko) | 반도체 기판, 반도체 장치의 제조 방법 및 반도체 장치의시험 방법 | |
JP2014049658A (ja) | パターン形成方法及びテンプレート | |
JP6399839B2 (ja) | インプリント装置、および物品の製造方法 | |
CN115769148A (zh) | 用于校正光刻过程中的套刻误差的***和方法 | |
CN107450278B (zh) | 确定方法、形成方法、物品的制造方法以及存储介质 | |
CN110750031B (zh) | 一种拼接式掩模版、曝光装置及曝光方法 | |
JP2023017779A (ja) | パターン配置補正方法 | |
JP2000182934A (ja) | 半導体ウエハの位置合わせ方法 | |
US9766559B2 (en) | Edge-dominant alignment method in exposure scanner system | |
US20120140193A1 (en) | Dynamic wafer alignment method in exposure scanner system | |
CN110727169B (zh) | 一种掩模装置、曝光设备及曝光方法 | |
CN102200696B (zh) | 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法 | |
JP2009216844A (ja) | 縮小投影露光装置用レチクルおよびそれを用いた露光方法 | |
US9653404B1 (en) | Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer | |
JPWO2006137396A1 (ja) | 露光方法および露光装置 | |
TW202132907A (zh) | 度量衡方法 | |
CN115036251B (zh) | 扇出封装晶圆的对位方法及扇出封装晶圆 | |
JPH0387013A (ja) | 半導体装置の製造方法 | |
CN114326313A (zh) | 同时监测多种照明条件的方法 | |
JP2012222003A (ja) | 半導体装置の製造方法および逐次露光のショットレイアウト方法 | |
KR20110001262A (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
KR20090100073A (ko) | 오버레이 버니어 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |