CN115769381A - 晶体管及存储器阵列 - Google Patents

晶体管及存储器阵列 Download PDF

Info

Publication number
CN115769381A
CN115769381A CN202180045123.5A CN202180045123A CN115769381A CN 115769381 A CN115769381 A CN 115769381A CN 202180045123 A CN202180045123 A CN 202180045123A CN 115769381 A CN115769381 A CN 115769381A
Authority
CN
China
Prior art keywords
component
transistor
region
insulating
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180045123.5A
Other languages
English (en)
Inventor
S·E·西里斯
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115769381A publication Critical patent/CN115769381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含具有存取晶体管的阵列的集成存储器。每一存取晶体管包含具有第一源极/漏极区、第二源极/漏极区及沟道区的有源区。所述存取晶体管的所述有源区包含具有选自周期表第13及16族的元素的半导体材料。第一导电结构沿着所述阵列的行延伸且具有与所述存取晶体管的所述沟道区邻近的门控段。异质绝缘区在所述门控段与所述沟道区之间。第二导电结构沿着所述阵列的列延伸，且与所述第一源极/漏极区电耦合。存储元件与所述第二源极/漏极区电耦合。一些实施例包含具有半导体氧化物沟道材料的晶体管。导电栅极材料与所述沟道材料邻近。异质绝缘区在所述栅极材料与所述沟道材料之间。

Description

晶体管及存储器阵列
相关专利数据
本申请案主张2020年7月28日申请的第16/940,746号美国专利申请案的优先权及权益，所述申请案的公开内容以引用的方式并入本文中。
技术领域
集成存储器(例如，DRAM、FeRAM等)。具有含有选自周期表第13族的至少一种元素及选自周期表第16族的至少一种元素的沟道材料的晶体管(例如，包括含有半导体氧化物的沟道材料的晶体管)。
背景技术
存储器可利用个别地包括存取晶体管与电容器的组合的存储器单元。如果存储器是铁电随机存取存储器(FeRAM)，那么电容器可为铁电电容器，或如果存储器是传统的动态随机存取存储器(DRAM)，那么电容器可为非铁电电容器。
期望开发改进的晶体管及改进的存储器架构。
附图说明
图1是包括实例晶体管的区的图解性横截面侧视图。
图1A到1C是包括实例晶体管的区的图解性横截面俯视图。图1A是沿着图1的线A-A的视图。
图2及3是包括实例晶体管的区的图解性横截面侧视图。
图3A是跨实例结构的实例界面的成分与距离的图形视图。
图4及5是包括实例晶体管的区的图解性横截面侧视图。
图6是包括实例存储器阵列的实例部分的区的图解性横截面侧视图。
图7是实例存储器阵列的区的图解性示意视图。
具体实施方式
一些实施例包含具有沟道材料的晶体管，所述沟道材料具有带有来自周期表第13及16族的元素的半导体成分(例如，半导体氧化物沟道材料)，且所述晶体管具有栅极材料与沟道材料之间的异质绝缘区。一些实施例包含具有晶体管的集成存储器，所述晶体管各自包括具有带有来自周期表第13及16族的元素的半导体成分的沟道材料(例如，半导体氧化物沟道材料)，且各自包括与沟道材料邻近的异质绝缘区。参考图1到7描述实例实施例。
参考图1，实例集成组合件10的区包含由基底12支撑的晶体管14。
基底12可包括半导体材料；且可例如包括单晶硅、基本上由其组成或由其组成。基底12可被称为半导体衬底。术语“半导体衬底”表示包括半导电材料的任何构造，包含但不限于块状半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如难熔金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多者。
晶体管14包含经配置为有源区18的半导体材料16。在一些实施例中，半导体材料16可被称为有源区材料。
半导体材料16可包括(若干)任何合适成分；且在一些实施例中可包括至少一种金属(例如，铝、镓、铟、铊、锡、镉、锌等中的一或多者)与氧、硫、硒及碲中的一或多者的组合、基本上由其组成或由其组成。在一些实施例中，半导体材料16可包括来自周期表第13族的至少一种元素(例如，镓)与来自周期表第16族的至少一种元素(例如，氧)的组合。例如，半导体材料16可包括选自由镓、铟及其混合物组成的群组的至少一种元素与选自由氧、硫、硒、碲及其混合物组成的群组的至少一种元素的组合。在一些实施例中，半导体材料16可包括InGaZnO、基本上由其组成或由其组成(其中化学式指示主要组分而不是特定化学计量)。
有源区18包含第一源极/漏极区22、第二源极/漏极区24及源极/漏极区22与源极/漏极区24之间的沟道区20。提供虚线25以展示沟道区20与源极/漏极区22、24之间的大致边界。源极/漏极区22、24可掺杂有一或多种合适的导电性增强掺杂剂以在所述源极/漏极区内建立所期望导电性，且沟道区20可在其中具有适当掺杂剂水平以实现晶体管14的所期望阈值电压。
在所说明实施例中，半导体材料16跨沟道区20及源极/漏极区22、24延伸。在其它实施例中，半导体材料16可在沟道区20内，且源极/漏极区22、24可包括与沟道区20不同的成分。在此类实施例中，源极/漏极区22、24内的材料可或可不包括含有来自周期表第13及16族的元素的成分。在一些实施例中，沟道区20内的半导体材料16可被称为沟道材料。
在图1的所说明实施例中，有源区18经配置为竖直延伸的柱。具体来说，基底12包括沿着水平方向(x轴方向)延伸的主要表面15，且有源区18沿着竖直方向(z轴方向)伸长。所说明有源区18相对于基底12的主要表面15大体上正交延伸(其中术语“大体上正交”表示在制造及测量的合理公差内正交)。在一些实施例中，有源区18可相对于基底12的主要表面15大致竖直延伸，其中有源区18的竖直方向与所说明x轴方向成一定角度。在一些实施例中，此角度可在从约75°到约105°的范围内。在一些实施例中，有源区18的竖直方向可被称为第一方向以将其与基底12的主要表面15的水平方向区分开。
基底12的主要表面15可被理解为基底12的主要材料的一般表面，忽略缺陷、粗糙度、形成在所述基底上面的其它材料等。
晶体管14包含与沟道区20邻近(即，与沟道材料16邻近)的导电栅极材料26。导电栅极材料26可包括(若干)任何合适导电成分；例如举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，导电栅极材料26可包括金属(例如，硅化钛、氮化钛、钛、硅化钨、氮化钨、钨等中的一或多者)。
导电栅极材料26通过绝缘区28与有源区18隔开。绝缘区28包括多种不同成分，且因此可被称为异质绝缘区(以将其与仅可包括单一材料且因此将是同质绝缘区的其它绝缘区区分开)。
图1的绝缘区28包含三种不同绝缘成分30、32及34。成分30、32及34可分别被称为第一成分、第二成分及第三成分。尽管绝缘区28被展示为包括三种成分，但是应当理解，在其它实施例中绝缘区28可包括多于三种成分或少于三种成分。
第二成分32可为绝缘区28的主体，且在一些实施例中可包括在从约30埃
Figure BDA0004013934800000031
到约
Figure BDA0004013934800000032
的范围内的水平厚度(即，沿着x轴方向的厚度)。第二成分32可具有非常高的介电常数；且在一些实施例中可具有至少与氧化铝的介电常数一样高的介电常数(即，至少约9.1)。
第二成分32可包括(若干)任何合适物质；且在一些实施例中可包含铪、铌及锆中的一或多者与碳、氧、氮及硅中的一或多者的组合。在一些实施例中，第二成分32可包括AlO、HfO、ZrO、HfSiO、ZrSiO、SiOC、SiON等中的一或多者，其中化学式指示主要组分而不是特定化学计量。在一些实施例中，第二成分32可包括氧与一或多种过渡金属的组合、基本上由其组成或由其组成(其中术语“过渡金属”是指周期表的第3到12族内的元素，以及锕系及镧系内的元素)。
在操作中，栅极材料26可被视为与沟道区20可操作地邻近(可操作地接近)，使得施加到栅极材料26的足够电压将感应出电场，所述电场使电流能够流过沟道区20以将源极/漏极区22及24彼此电耦合。如果到栅极材料26的电压低于阈值电平，那么电流将不会流过沟道区20，且源极/漏极区22及24将不会彼此电耦合。通过施加到栅极材料26的电压电平对源极/漏极区的耦合/去耦的选择性控制可被称为源极/漏极区22及24的门控耦合。高k成分32可有利地使得能够在栅极材料26与沟道材料20之间实现适当耦合以快速地接通/关断所期望电场，使得晶体管14可在导通配置(其中源极/漏极区22及24通过沟道区彼此耦合)与截断配置(其中源极/漏极区22及24不通过沟道区彼此耦合)之间快速地且有效地进行切换。
第二成分32的高k(高介电常数)性质可为绝缘区28的主要性质。可提供其它成分30及34以使高k成分32能够适当地并入到绝缘区28中。第二成分32的介电常数可高于第一成分30及第三成分34的介电常数。
第一成分30直接抵靠半导体材料16，且沿着其中绝缘区28结合到半导体材料16的界面31提供。第一成分30可沿着界面31建立所期望性质。例如，第一成分30可将界面陷阱(例如，悬挂键)的密度减小到小于或等于约1×108个陷阱/cm2，这可减轻阈值电压的不稳定性。作为另一实例，第一成分30可将固定电荷的浓度保持在相对高的水平(例如，大于或等于约1×1012个原子/cm3)。固定电荷可为负或正。在一些实施例中，使固定电荷为负可能是有利的，因为此将辅助沿着界面31积累电荷。经积累电荷可降低晶体管装置14的有效阈值电压，这可改进晶体管装置的操作特性(例如，降低操作晶体管装置所需的功率，及/或改进晶体管装置的操作速度)。在一些实施例中，第一成分30可经配置以改进绝缘区28到半导体材料16的粘附。
第一成分30可包括(若干)任何合适物质。在一些实施例中，成分30可仅包括非铁电材料(例如，可为非铁电绝缘材料)。非铁电绝缘材料可例如包括二氧化硅、氧化铝等，基本上由其组成或由其组成。在一些实施例中，成分30可包括铁电材料(例如，可为铁电绝缘材料)。铁电绝缘材料可包括任何合适成分或成分组合；且在一些实施例中可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆及钛酸锶钡中的一或多者。而且，在一些实施例中，铁电绝缘材料可在其中具有掺杂剂，所述掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者。
如果与铁电材料相关联的偶极子有问题，那么非铁电绝缘材料对于第一成分30来说可为所期望的。替代地，在其中发现与铁电材料相关联的偶极子是有利的实施例中，铁电绝缘材料对于第一成分30来说可为所期望的(例如，在一些应用中，此类偶极子可用于偶极子工程)。
第一成分30可形成为任何合适厚度。在一些应用中，所述第一成分可为不连续的，而在其它应用中，第一成分30可为连续的。如果第一成分30是连续的，那么其可具有在从约一个单层到约
Figure BDA0004013934800000051
的范围内的厚度，且在一些实施例中可在从约
Figure BDA0004013934800000052
到约
Figure BDA0004013934800000053
的范围内的厚度。在一些实施例中，第一成分30可包括铝及氧(例如，氧化铝)，且可具有在从约
Figure BDA0004013934800000054
到约
Figure BDA0004013934800000055
范围内的厚度。
可提供第三成分34以减轻或防止第二成分32与栅极材料26之间的费米能级钉扎。当具有非常高的介电常数的材料直接抵靠含金属材料放置时，可能发生费米能级钉扎。第三成分34可用作中介材料以将高介电常数材料32与含金属材料26分开。
第三成分34可包括(若干)任何合适物质。在一些实施例中，所述第三成分可包括氧与硅、氮、碳及铝中的一或多者的组合。在一些实施例中，所述第三成分可包括掺杂硅酸盐玻璃(例如，磷硅酸盐玻璃、氟硅酸盐玻璃、硼磷硅酸盐玻璃等)、SiO、AlO、AlSiO、SiOC及SiON，基本上由其组成或由其组成，其中化学式指示主要组分而不是特定化学计量。在一些实施例中，所述第三成分可具有小于二氧化硅的介电常数(即，小于约3.9)的介电常数。例如，所述第三成分可包括碳掺杂二氧化硅、硼掺杂二氧化硅、多孔二氧化硅等。
第三成分34可形成为任何合适厚度。在一些实施例中，所述第三成分可为不连续的。在一些实施例中，第三成分34可为连续的，且可具有在从约一个单层到约
Figure BDA0004013934800000056
的范围内的厚度。在一些实施例中，所述第三成分可具有在从约
Figure BDA0004013934800000058
到约
Figure BDA0004013934800000057
范围内的厚度。
第一、第二及第三成分(30、32、34)可具有任何合适的相对厚度。在一些实施例中，第一、第二及第三成分(30、32、34)可具有彼此约相同的厚度(其中术语“约相同”表示在制造及测量的合理公差内相同)。在其它实施例中，第一、第二及第三成分(30、32、34)中的至少一者相对于此类成分中的至少一种其它成分可具有不同厚度。
沿着图1的横截面视图，栅极材料26与有源区18的相对侧35及37邻近。图1A展示沿着图1的线A-A的俯视横截面。所述俯视图展示有源区18包括四侧35、37、39及41，且展示在所说明实施例中栅极材料26仅沿着两侧35及37。所展示有源区18在所述俯视图中是方形的。在其它实施例中，有源区18在所述俯视图中可具有其它形状，包含例如圆形形状、椭圆形形状、矩形形状、其它多边形形状等。
图1A的所说明实施例具有完全横向环绕有源区18(即，沟道材料16)的绝缘区28。在其它实施例中，绝缘区28可仅沿着有源区18的侧35及37(即，仅沿着与导电栅极材料26邻近的侧)提供，而不是完全环绕有源区18。
绝缘材料36沿着绝缘区28的未被导电栅极材料26覆盖的部分与绝缘区28邻近。绝缘材料36可包括(若干)任何合适成分；且在一些实施例中可包括二氧化硅、基本上由其组成或由其组成。
图1B展示晶体管14的另一配置的俯视图。导电栅极材料26仅沿着有源区18的一侧37，而非沿着有源区的其它侧(35、39、41)。
图1C展示晶体管14的另一配置的俯视图。导电栅极材料26横向环绕有源区18，且具体来说沿着所述有源区的所有四侧35、37、39及41。在一些实施例中，图1的沟道材料16可被视为具有对应于沟道区20的中心区。中心区具有由限定沟道区20的上及下边缘的虚线25界定的一对相对端。图1C的栅极材料26可被视为完全环绕沟道材料16的中心区的横向***。
如上文所论述，高k成分32可为绝缘区28的主要成分。在一些实施例中，如果发现绝缘区28的成分中的另一者不是必需的，那么可省略所述成分中的此另一者。例如，如果发现费米能级钉扎没有问题，那么可期望省略第三成分34(图1)。图2展示处于其中省略第三成分34且因此其中异质绝缘区28仅包括两种成分30及32的配置中的晶体管14。
图1及2的实施例展示具有突变界面的成分30、32及34，其中不同成分彼此结合。例如，在成分30与32之间存在突变界面43。术语“突变界面”意味着几乎不存在(如果有的话)邻近成分(例如，30及32)跨界面(例如，43)的混合。在一些实施例中，邻近成分之间的界面可用界面区替换，所述界面区包含从所述成分中的一者过渡到所述成分中的另一者的梯度。图3展示处于相对于图1的配置的替代配置中的晶体管14。图3的配置具有成分30与32之间的第一界面区38，且具有成分32与34之间的第二界面区40。界面区38及40用虚线图解性地说明以指示它们包括梯度而不是突变过渡。
图3A以图形说明从第一成分(成分1，其在所说明实施例中是成分30)到第二成分(成分2，其在所说明实施例中是成分32)的梯度过渡，其中此梯度过渡跨界面区38发生。类似梯度过渡可跨界面区40延伸。
在一些实施例中，图1的所说明成分30、32及34中的一或多者可用层压配置替换，而不是仅包括单一同质材料。图4展示处于一配置中的晶体管14，其中成分30用对应于包括两个不同层压层(层压材料)30a及30b的叠层的第一绝缘结构50替换；成分32用对应于包括三个不同层压层(层压材料)32a、32b及32c的叠层的第二绝缘结构52替换；且成分34用对应于包括两个不同层压层(层压材料)34a及34b的叠层的第三绝缘结构54替换。层30a及30b可包括上文被描述为适合于成分30的成分中的任一者。类似地，层32a到32c可包括上文被描述为适合于成分32的成分中的任一者，且层34a及34b可包括上文被描述为适合于成分34的成分中的任一者。绝缘结构50、52及54可包括任何合适数目个个别层压层。所述层压层之间的界面可为突变界面或梯度。
图1的晶体管14具有竖直延伸的有源区18。在其它实施例中，有源区18可水平延伸，或沿着任何其它合适方向延伸。图5展示包括晶体管14的组合件10，所述晶体管与图1的晶体管14类似，但是经定向使得半导体材料16水平延伸(即，沿着所说明x轴)，且因此平行于基底12的主要表面15延伸。
在一些实施例中，上文所描述的晶体管可用作集成存储器内的存取晶体管(存取装置、开关装置)。图6展示包括集成存储器102的集成组合件100的区。
组合件100包含多个存取晶体管14，其中所说明晶体管被标记为14a、14b及14c。所说明晶体管与上文参考图1所描述的晶体管相同。在其它实施例中，晶体管14a到14c可包括本文中所描述的其它配置中的任一者。
存取晶体管14a到14c中的每一者包括有源区18，所述有源区包含第一源极/漏极区22、第二源极/漏极区24及所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区20。而且，存取晶体管14a到14c中的每一者包含异质绝缘区28。
存取晶体管14a到14c可为存储器阵列104的部分。阵列104可被视为包括相对于图6的横截面在页面内及外延伸的行，且包括沿着图6的横截面的页面延伸的列。
栅极材料26可被视为沿着第一导电结构60，所述第一导电结构沿着阵列104的行延伸。所述第一导电结构对应于字线WL1、WL2及WL3。字线被展示为与由基底12支撑的驱动电路***(例如，字线驱动电路***)70电耦合。
字线具有沿着存取晶体管14a到14c的沟道区20的门控段62。门控段62可操作地接近沟道区，且经配置用于在存取装置的操作期间将源极/漏极区22及24门控地彼此耦合。门控段62通过异质绝缘区28与沟道区20隔开。
第二导电结构64沿着阵列104的列延伸。所述第二导电结构与存取装置14a到14c的第一源极/漏极区22电耦合。所述第二导电结构对应于数字线(DL)且与由基底12支撑的感测电路***72(例如，感测放大器电路***)电耦合。
存储元件66与第二源极/漏极区24电耦合。所述存储元件可为具有至少两种可检测状态的任何合适装置；且在一些实施例中可为例如电容器(如所展示)、电阻式存储器装置、导电桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。所说明电容器具有与源极/漏极区24耦合的第一电极，且具有与参考电压68耦合的第二电极。参考电压可为任何合适电压，且一些实施例可为共同板(CP)电压。共同板电压可为例如接地、VCC/2等。
在一些实施例中，存储元件66的电容器可为非铁电电容器(例如，可包括第一电极与第二电极之间的非铁电绝缘材料)，且在其它实施例中可为铁电电容器(例如，可包括第一电极与第二电极之间的铁电绝缘材料)。
存取晶体管14a到14c连同存储元件66一起形成存储器阵列104的多个存储器单元80a到80c。如果电容器66包括非铁电绝缘材料，那么存储器阵列可为DRAM阵列，如果所述电容器包括铁电绝缘材料，那么存储器阵列可为FeRAM阵列。
在图6的所说明实施例中，驱动电路***70及感测电路***72直接在存储器阵列104的存储器单元80a到80c下方。在一些实施例中，电路***70及72可被视为可直接提供在存储器阵列下方的逻辑电路***(例如，CMOS)的实例。在一些实施例中，所述逻辑电路***中的至少一些可提供在其它位置中，例如举例来说，在存储器阵列上方、在存储器阵列的横向外侧等。
阵列104可包括任何合适配置。图7展示DRAM阵列的实例配置。此配置具有与感测电路***72耦合且沿着所述阵列的列延伸的数字线64(DL1到DL4)，且具有与驱动电路***70耦合且沿着所述阵列的行延伸的字线60(WL1到WL4)。存储器单元80中的每一者由数字线中的一者与字线中的一者的组合唯一地寻址。存储器单元80包含存取晶体管14及电容器66。
图7的所说明存储器阵列104是DRAM阵列。在其它实施例中，存储器阵列104可为FeRAM阵列。
上文所论述的组合件及结构可用于集成电路中(其中术语“集成电路”表示由半导体衬底支撑的电子电路)；且可并入到电子***中。此类电子***可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子***可为宽范围***中的任一者，例如举例来说，相机、无线装置、显示器、芯片组、机顶盒、游戏、照明装置、车辆、时钟、电视、手机、个人计算机、汽车、工业控制***、飞机等。
除非另有指定，否则本文中所描述的各种材料、物质、成分等可利用任何合适方法(现在已知或有待开发)来形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”及“绝缘”可用来描述具有绝缘电性质的材料。所述术语在本公开中被视为是同义词。术语“介电”在一些例子中及术语“绝缘”(或“电绝缘”)在其它例子中的利用可能是为了在本公开中提供语言变化以在所附权利要求书中简化前提基础，而非用来指示任何显著的化学或电差异。
术语“电连接”及“电耦合”两者可用于本公开中。所述术语被视为同义词。一个术语在一些例子中及另一术语在其它例子中的利用可能是为了在本公开中提供语言变化以在所附权利要求书中简化前提基础。
附图中的各个实施例的特定定向仅用于说明性目的，且在一些应用中所述实施例可相对于所展示定向旋转。本文中所提供的描述及所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而不管所述结构是处于附图的特定定向，还是相对于此定向旋转。
附图说明的横截面视图仅展示横截面平面内的特征，且除非另有指示，否则不展示横截面平面后面的材料以便简化附图。
当一结构被称为“在另一结构上”、“与另一结构邻近”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或也可存在中介结构。相反，当一结构被称为“直接在另一结构上”、“与另一结构直接邻近”或“直接抵靠另一结构”时，不存在中介结构。术语“直接在…下方”、“直接在…上面”等不指示直接的物理接触(除非另有明确地陈述)，而是指示直立对准。
结构(例如，层、材料等)可被称为“竖直延伸”以指示所述结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可相对于基底的上表面大体上正交延伸，或不正交延伸。
一些实施例包含一种具有半导体氧化物沟道材料的晶体管。导电栅极材料与所述沟道材料邻近。异质绝缘区在所述栅极材料与所述沟道材料之间。
一些实施例包含一种具有沟道材料的集成组合件，所述沟道材料具有半导体材料，所述半导体材料包含选自由镓、铟及其混合物组成的群组的至少一种元素与选自由氧、硫、硒、碲及其混合物组成的群组的至少一种元素的组合。第一绝缘成分与所述沟道材料直接邻近。第二绝缘成分与所述第一绝缘成分邻近且具有比所述第一绝缘成分更高的介电常数。导电栅极材料至少通过所述第二绝缘成分与所述第一绝缘成分隔开。
一些实施例包含一种具有沟道材料的集成组合件，所述沟道材料包括半导体材料，所述半导体材料包含选自周期表第13族的至少一种元素与选自周期表第16族的至少一种元素的组合。第一绝缘结构具有与所述沟道材料直接邻近的区。第二绝缘结构与所述第一绝缘结构邻近且具有比所述第一绝缘结构更高的介电常数。导电栅极材料与所述第二绝缘结构邻近。
一些实施例包含一种具有存取晶体管的阵列的集成存储器。所述存取晶体管中的每一者包含有源区，所述有源区具有第一源极/漏极区、第二源极/漏极区及所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区。所述阵列包含行及列。所述存取晶体管的所述有源区包含半导体材料，所述半导体材料具有选自周期表第13族的至少一种元素与选自周期表第16族的至少一种元素的组合。所述半导体材料至少在所述沟道区内。第一导电结构沿着所述阵列的所述行延伸且具有与所述存取晶体管的所述沟道区邻近的门控段。异质绝缘区在所述门控段与所述沟道区之间。第二导电结构沿着所述阵列的所述列延伸。所述第二导电结构与所述第一源极/漏极区电耦合。存储元件与所述第二源极/漏极区电耦合。
遵照法令，已用或多或少特定于结构及方法特征的语言描述本文中所公开的标的物。然而，应理解，权利要求书不限于所展示及描述的特定特征，因为本文中所公开的手段包括实例实施例。因此，权利要求书应被赋予字面上的全范围，且应根据等效原则适当地进行解释。

Claims (46)

1.一种晶体管，其包括半导体氧化物沟道材料、与所述沟道材料邻近的导电栅极材料以及所述栅极材料与所述沟道材料之间的异质绝缘区。
2.根据权利要求1所述的晶体管，其中所述异质绝缘区包含两种不同绝缘成分之间的突变界面。
3.根据权利要求1所述的晶体管，其中所述异质绝缘区包含第一绝缘成分与第二绝缘成分之间的界面区，其中所述界面区包含从所述第一绝缘成分过渡到所述第二绝缘成分的梯度。
4.根据权利要求1所述的晶体管，其中所述异质绝缘区包含至少三种不同成分。
5.根据权利要求1所述的晶体管，其中所述异质绝缘区包含夹置在第一成分与第三成分之间的第二成分；其中所述第一成分直接抵靠所述沟道材料且所述第三成分直接抵靠所述栅极材料；且其中所述第二成分具有比所述第一及第三成分更高的介电常数。
6.根据权利要求5所述的晶体管，其中所述第一成分包含固定电荷。
7.根据权利要求5所述的晶体管，其中所述第一成分沿着具有界面陷阱的界面结合到所述半导体氧化物材料；且其中所述界面具有小于或等于约1×108个陷阱/cm2的界面陷阱密度。
8.根据权利要求5所述的晶体管，其中所述第一成分是非铁电的。
9.根据权利要求5所述的晶体管，其中所述第一成分是铁电的。
10.根据权利要求5所述的晶体管，其中所述第一、第二及第三成分中的两者或更多者具有彼此约相同的厚度。
11.根据权利要求5所述的晶体管，其中所述第一、第二及第三成分中的两者或更多者相对于彼此具有不同厚度。
12.根据权利要求5所述的晶体管，其中所述第一成分是不连续的。
13.根据权利要求5所述的晶体管，其中所述第一成分是连续的。
14.根据权利要求5所述的晶体管，其中所述第一成分包括在从约
Figure FDA0004013934790000021
到约
Figure FDA0004013934790000022
的范围内的厚度。
15.根据权利要求5所述的晶体管，其中所述第二成分包括在从约
Figure FDA0004013934790000023
到约
Figure FDA0004013934790000024
的范围内的厚度。
16.根据权利要求5所述的晶体管，其中所述第三成分是不连续的。
17.根据权利要求5所述的晶体管，其中所述第三成分是连续的。
18.根据权利要求5所述的晶体管，其中所述第三成分包括在从约
Figure FDA0004013934790000025
到约
Figure FDA0004013934790000026
的范围内的厚度。
19.根据权利要求5所述的晶体管，其中所述第一成分包括铝及氧，所述第二成分包括一或多种过渡金属与氧的组合，且所述第三成分包括硅及氧。
20.根据权利要求19所述的晶体管，其中所述第二成分包括铪、铌及锆中的一或多者与碳、氧、氮及硅中的一或多者的组合。
21.根据权利要求5所述的晶体管，其中所述第三成分包括氧与硅、氮、碳及铝中的一或多者的组合。
22.根据权利要求5所述的晶体管，其中所述第三成分包括掺杂硅酸盐玻璃、SiO、AlO、AlSiO、SiOC及SiON中的一或多者，其中所述化学式指示主要组分而不是特定化学计量。
23.根据权利要求5所述的晶体管，其中所述栅极材料包括金属，且其中所述第三成分减轻所述第二成分与所述栅极材料之间的费米能级钉扎。
24.根据权利要求1所述的晶体管，其中所述半导体氧化物包含InGaZnO，其中所述化学式指示主要组分而不是特定化学计量。
25.一种集成组合件，其包括：
沟道材料，其包括半导体材料，所述半导体材料包含选自由镓、铟及其混合物组成的群组的至少一种元素与选自由氧、硫、硒、碲及其混合物组成的群组的至少一种元素的组合；
第一绝缘成分，其与所述沟道材料直接邻近；
第二绝缘成分，其与所述第一绝缘成分邻近且具有比所述第一绝缘成分更高的介电常数；以及
导电栅极材料，其至少通过所述第二绝缘成分与所述第一绝缘成分隔开。
26.根据权利要求25所述的集成组合件，其中所述栅极材料仅沿着所述沟道材料的一侧。
27.根据权利要求25所述的集成组合件，其中所述栅极材料沿着所述沟道材料的两个相对侧。
28.根据权利要求25所述的集成组合件，其中所述沟道材料具有两个端及所述两个端之间的中心区，且其中所述栅极材料完全环绕所述沟道材料的所述中心区的横向***。
29.根据权利要求25所述的集成组合件，其中所述沟道材料由下伏半导体基底支撑；其中所述沟道材料沿着第一方向伸长；且其中所述第一方向大体上正交于所述半导体基底的主要表面。
30.根据权利要求25所述的集成组合件，其中所述沟道材料由下伏半导体基底支撑；其中所述沟道材料沿着第一方向伸长；且其中所述第一方向大体上平行于所述半导体基底的主要表面。
31.一种集成组合件，其包括：
沟道材料，其包括半导体材料，所述半导体材料包含选自周期表第13族的至少一种元素与选自周期表第16族的至少一种元素的组合；
第一绝缘结构，其具有与所述沟道材料直接邻近的区；
第二绝缘结构，其与所述第一绝缘结构邻近且具有比所述第一绝缘结构更高的介电常数；以及
导电栅极材料，其与所述第二绝缘结构邻近。
32.根据权利要求31所述的集成组合件，其中所述第一绝缘结构仅包括单一同质材料。
33.根据权利要求31所述的集成组合件，其中所述第一绝缘结构包括两种或更多种不同材料。
34.根据权利要求31所述的集成组合件，其中所述第一绝缘结构包括沿着突变界面结合的两种不同材料。
35.根据权利要求31所述的集成组合件，其中所述第一绝缘结构包括沿着梯度结合的两种不同材料。
36.根据权利要求31所述的集成组合件，其中所述第二绝缘结构仅包括单一同质材料。
37.根据权利要求31所述的集成组合件，其中所述第二绝缘结构包括两种或更多种不同材料。
38.根据权利要求31所述的集成组合件，其中所述第二绝缘结构包括沿着突变界面结合的两种不同材料。
39.根据权利要求31所述的集成组合件，其中所述第二绝缘结构包括沿着梯度结合的两种不同材料。
40.一种集成存储器，其包括：
存取晶体管的阵列；所述存取晶体管中的每一者包括有源区，所述有源区包含第一源极/漏极区、第二源极/漏极区及所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区；所述阵列包括行及列；
所述存取晶体管的所述有源区，其包含半导体材料，所述半导体材料包含选自周期表第13族的至少一种元素与选自周期表第16族的至少一种元素的组合；所述半导体材料至少在所述沟道区内；
第一导电结构，其沿着所述阵列的所述行延伸且具有与所述存取晶体管的所述沟道区邻近的门控段；
异质绝缘区，其在所述门控段与所述沟道区之间；
第二导电结构，其沿着所述阵列的所述列延伸；所述第二导电结构与所述第一源极/漏极区电耦合；以及
存储元件，其与所述第二源极/漏极区电耦合。
41.根据权利要求40所述的集成存储器，其中所述半导体材料是半导体氧化物。
42.根据权利要求40所述的集成存储器，其中所述异质绝缘区中的每一者包含夹置在第一成分与第三成分之间的第二成分；其中所述第一成分直接抵靠沟道材料且所述第三成分直接抵靠栅极材料；且其中所述第二成分具有比所述第一及第三成分更高的介电常数。
43.根据权利要求40所述的集成存储器，其中所述存储元件是电容器。
44.根据权利要求40所述的集成存储器，其中所述第一导电结构与驱动电路***耦合。
45.根据权利要求44所述的集成存储器，其中所述第二导电结构与感测电路***耦合。
46.根据权利要求45所述的集成存储器，其中所述驱动电路***中的至少一些及/或所述感测电路***中的至少一些直接在所述存取晶体管的所述阵列下方。
CN202180045123.5A 2020-07-28 2021-07-06 晶体管及存储器阵列 Pending CN115769381A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/940,746 2020-07-28
US16/940,746 US11605723B2 (en) 2020-07-28 2020-07-28 Transistors and memory arrays
PCT/US2021/040518 WO2022026132A1 (en) 2020-07-28 2021-07-06 Transistors and memory arrays

Publications (1)

Publication Number Publication Date
CN115769381A true CN115769381A (zh) 2023-03-07

Family

ID=80003409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180045123.5A Pending CN115769381A (zh) 2020-07-28 2021-07-06 晶体管及存储器阵列

Country Status (3)

Country Link
US (2) US11605723B2 (zh)
CN (1) CN115769381A (zh)
WO (1) WO2022026132A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170834B2 (en) * 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11769809B2 (en) * 2020-10-28 2023-09-26 Besang, Inc. Structures of gate contact formation for vertical transistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
JP2010287773A (ja) * 2009-06-12 2010-12-24 Renesas Electronics Corp 半導体装置の製造方法
US8101473B2 (en) * 2009-07-10 2012-01-24 Hewlett-Packard Development Company, L.P. Rounded three-dimensional germanium active channel for transistors and sensors
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
FI20150334A (fi) * 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
US9780103B2 (en) * 2015-11-16 2017-10-03 Micron Technology, Inc. Methods of forming integrated structures
JP2017175022A (ja) 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
WO2017171739A1 (en) 2016-03-30 2017-10-05 Intel Corporation Transistor gate-channel arrangements
US10177159B2 (en) * 2017-04-21 2019-01-08 Micron Technology, Inc. Memory cells and memory arrays
JP7051511B2 (ja) 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
US10504884B2 (en) * 2018-05-11 2019-12-10 Semiconductor Components Industries, Llc Electronic device and circuit including a transistor and a variable resistor
TW202032242A (zh) 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US11450750B2 (en) * 2018-09-28 2022-09-20 Intel Corporation Thin-film transistors with vertical channels
EP3884521A4 (en) * 2018-11-20 2022-08-24 Micron Technology, Inc. INTEGRATED DEVICES WITH SEMICONDUCTOR OXIDE CHANNEL MATERIAL AND METHOD OF MAKING INTEGRATED DEVICES
KR102163565B1 (ko) 2018-12-07 2020-10-12 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터

Also Published As

Publication number Publication date
WO2022026132A1 (en) 2022-02-03
US11605723B2 (en) 2023-03-14
US20230163189A1 (en) 2023-05-25
US20220037504A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US10847516B2 (en) Memory cells and memory arrays
US10854611B2 (en) Memory cells and memory arrays
CN109196654B (zh) 铁电装置及形成铁电装置的方法
KR101234910B1 (ko) 커패시터, 유전 구조, 및 유전 구조 형성 방법
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US20230163189A1 (en) Transistors and Memory Arrays
US11935960B2 (en) Integrated assemblies
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
KR20220049866A (ko) 메모리셀 및 그를 구비한 반도체 장치
US11626488B2 (en) Integrated assemblies and methods of forming integrated assemblies
CN115224194A (zh) 电介质材料、电容器和存储器阵列
US11777036B2 (en) Integrated assemblies and methods of forming integrated assemblies
CN114005872A (zh) 集成组合件和形成集成组合件的方法
US11888019B2 (en) Ferroelectric devices
WO2023161755A1 (ja) 記憶装置
JPH11177038A (ja) Ｍｆｍｉｓ型強誘電体記憶素子とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination