CN115706579A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115706579A
CN115706579A CN202111610609.7A CN202111610609A CN115706579A CN 115706579 A CN115706579 A CN 115706579A CN 202111610609 A CN202111610609 A CN 202111610609A CN 115706579 A CN115706579 A CN 115706579A
Authority
CN
China
Prior art keywords
switching element
node
terminal
semiconductor device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111610609.7A
Other languages
English (en)
Inventor
林庸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115706579A publication Critical patent/CN115706579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

实施方式的半导体装置具备:第1开关元件,具有被施加第1电压的第1端、与第1节点电连接的第2端和栅极;第2开关元件,具有被施加第2电压的第1端以及与第1节点电连接的第2端和栅极;第3开关元件,具有被施加第2电压的第1端、与第2节点电连接的第2端、与第1节点连接的栅极;第1电流源,与第1节点电连接;第1元件,与第2节点电连接;第4开关元件,具有与第2节点连接的栅极;以及第1端子,与第4开关元件的第1端电连接,输出基于第2节点的电压的信号。

Description

半导体装置
本申请主张以日本专利申请第2021-131590号(申请日:2021年8月12日)为基础申请的优先权。本申请通过参照该基础申请而引用基础申请的全部的内容。
技术领域
本发明主要涉及半导体装置。
背景技术
已知有用来对2个电压的高低进行比较并输出基于该比较的结果的信号的半导体装置。
发明内容
本发明的目的是提供一种能够在抑制耗电的增加的同时抑制芯片尺寸的增加的半导体装置。
实施方式的半导体装置具备:第1开关元件,具有被施加第1电压的第1端、与第1节点电连接的第2端和栅极;第2开关元件,具有被施加第2电压的第1端、与上述第1节点电连接的第2端和栅极;第3开关元件,具有被施加上述第2电压的第1端、与第2节点电连接的第2端、与上述第1节点连接的栅极;第1电流源,与上述第1节点电连接;第1元件,与上述第2节点电连接;第4开关元件,具有与上述第2节点连接的栅极;以及第1端子,与上述第4开关元件的第1端电连接,输出基于上述第2节点的电压的信号。
附图说明
图1是用来说明有关实施方式的半导体装置的构成的一例的电路图。
图2是用来说明有关第1变形例的半导体装置的构成的一例的电路图。
图3是用来说明有关第2变形例的半导体装置的构成的一例的电路图。
图4是用来说明有关第3变形例的半导体装置的构成的一例的电路图。
图5是用来说明有关第4变形例的半导体装置的构成的一例的电路图。
图6是用来说明有关第5变形例的半导体装置的构成的一例的电路图。
图7是用来说明有关第6变形例的半导体装置的构成的一例的电路图。
图8是用来说明有关第7变形例的半导体装置的构成的一例的电路图。
具体实施方式
以下,参照附图对实施方式进行说明。另外,在以下的说明中,对于具有相同的功能及构成的构成要素赋予共通的附图标记。
1.实施方式
对有关实施方式的半导体装置进行说明。
1.1构成
对有关实施方式的半导体装置的构成进行说明。
1.1.1半导体装置的整体构成
使用图1对有关实施方式的半导体装置的构成进行说明。图1是用来说明有关实施方式的半导体装置的构成的一例的电路图。
半导体装置1例如是IC(Integrated Circuit)芯片。半导体装置1包括电流源10及比较部11。电流源10及比较部11设在1个基板的上表面上。此外,半导体装置1包括端子PVDD、PV1、PV2及POUT。在端子PVDD、PV1及PV2上分别被从半导体装置1的外部的电源(未图示)施加电压VDD、V1、V2。从端子POUT向半导体装置1的外部的负荷2输出信号S。电压VDD是在半导体装置1的驱动中使用的电压。电压V1及V2是半导体装置1内的比较对象的电压。信号S是基于电压V1及V2的比较结果的信号。
比较部11是对电压V1及V2的高低进行比较的电路。
电流源10是将基于电压VDD的电流向比较部11供给的电路。
1.1.2半导体装置的电路的构成
接着使用图1对有关实施方式的半导体装置1的电路的构成进行说明。
1.1.2.1电流源
首先,对电流源10的电路的构成进行说明。
电流源10包括开关元件Qs1及Qs2、以及电阻Rs1。开关元件Qs1是P沟道型的MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)。开关元件Qs2是N沟道型的MOSFET。
在开关元件Qs1的源极上,经由端子PVDD被施加电压VDD。开关元件Qs1的漏极及栅极与节点N1连接。在开关元件Qs1中,流过基于电压VDD的电流。
电阻Rs1的第1端与节点N1连接。电阻Rs1的第2端与节点N2连接。
开关元件Qs2的漏极及栅极与节点N2连接。开关元件Qs2的源极被接地。流过开关元件Qs1的电流经由电阻Rs1被供给到开关元件Qs2。即,流到开关元件Qs2中的电流基于电压VDD。
1.1.2.2比较部
接着,对有关实施方式的比较部11的构成进行说明。
比较部11包括开关元件Q1、Q2、Q3、Q4、Q5及Q6、电阻R1、以及二极管D1及D2。开关元件Q1、Q2、Q4及Q5是P沟道型的MOSFET。开关元件Q3及Q6是N沟道型的MOSFET。
对于开关元件Q1的源极,经由端子PV1施加电压V1。开关元件Q1的漏极及栅极被共通地连接到二极管D1上。即,被进行了二极管连接的开关元件Q1设在端子PV1与二极管D1之间。由此,开关元件Q1在饱和区域中动作,在开关元件Q1中流过电流I1。
二极管D1的阳极与开关元件Q1的漏极及栅极连接。二极管D1的阴极与节点N3连接。
对于开关元件Q2的源极,经由端子PV2施加电压V2。开关元件Q2的漏极及栅极共通地连接到节点N4上。即,被进行了二极管连接的开关元件Q2设在端子PV2与节点N4之间。由此,开关元件Q2在饱和区域中动作,在开关元件Q2中流过电流I2。开关元件Q2的栅极长及沟道宽度以及电流-电压特性分别与开关元件Q1的栅极长及沟道宽度以及电流-电压特性相同。
二极管D2的阳极与节点N4连接。二极管D2的阴极与节点N3连接。二极管D2的电流-电压特性与二极管D1的电流-电压特性相同。
开关元件Q3与电流源10的开关元件Qs2构成电流镜电路。开关元件Q3的漏极与节点N3连接。开关元件Q3的源极被接地。开关元件Q3的栅极经由节点N2与电流源10连接。在开关元件Q3中,通过电流源10的作用,流过定电流IS。定电流IS是电流I1及I2的和。
开关元件Q4与开关元件Q2构成电流镜电路。即,开关元件Q4的源极与端子PV2连接。开关元件Q4的漏极与节点N5连接。开关元件Q4的栅极与节点N4连接。在开关元件Q4中流过电流IM。这里,开关元件Q4的栅极长及沟道宽度以及电流-电压特性分别与开关元件Q2的栅极长及沟道宽度以及电流-电压特性相同。由此,电流IM为电流I2的镜电流。
开关元件Q5与电流源10的开关元件Qs1构成电流镜电路。即,对于开关元件Q5的源极,经由端子PVDD施加电压VDD。开关元件Q5的漏极与端子POUT连接。开关元件Q5的栅极经由节点N1与电流源10连接。在开关元件Q5中,通过电流源10的作用,流过定电流。
开关元件Q6的漏极与端子POUT连接。开关元件Q6的源极被接地。开关元件Q6的栅极与节点N5连接。开关元件Q6的阈值电压,与电流IM为定电流IS的一半的情况下的节点N5的电压相同。即,在电流IM为定电流IS的一半以上的情况下,开关元件Q6为导通状态。此外,在电流IM比定电流IS的一半小的情况下,开关元件Q6为关断状态。
电阻R1的第1端与节点N5连接。电阻R1的第2端被接地。
另外,流到开关元件Q3中的定电流IS为,在电流I1与定电流IS大致相等的情况下(几乎不流过电流I2的情况下)的开关元件Q1的栅极-源极间的电压比开关元件Q1的额定电压RVGS1低那样的电流。此外,定电流IS为,在电流I2与定电流IS几乎相等的情况下(几乎不流过电流I1的情况下)的开关元件Q2的栅极-源极间的电压比开关元件Q2的额定电压RVGS2低那样的电流。半导体装置1构成为,使这样的定电流IS在开关元件Q3中流过。
1.2动作
对使用了有关实施方式的半导体装置1的动作进行说明。
在使用了半导体装置1的动作中,对端子PVDD施加电压VDD。由此,在比较部11的开关元件Q3及Q5中分别流过基于电压VDD的定电流。
此外,对端子PV1及PV2分别施加电压V1及V2。由此,在开关元件Q1及Q2中分别流过电流I1及I2。
在电压V1比电压V2高的情况下,电流I1比定电流IS的一半(IS/2)大,电流I2比定电流IS的一半小。此外,在电压V1是电压V2以下的情况下,电流I1为定电流IS的一半以下,电流I2为定电流IS的一半以上。
通过包括开关元件Q2及Q4的电流镜电路的作用,在开关元件Q4中流过与电流I2相等的电流IM。即,在电压V1比电压V2高的情况下,电流IM比定电流IS的一半小。此外,在电压V1是电压V2以下的情况下,电流IM为定电流IS的一半以上。
如上述那样,节点N5的电压构成为,在电流IM为定电流IS的一半的情况下,与开关元件Q6的阈值电压相等。由此,在电压V1比电压V2高的情况下,开关元件Q6成为关断状态。因此,对于端子POUT,经由开关元件Q5供给电压VDD,从端子POUT输出“H”电平的信号S。此外,在电压V1是电压V2以下的情况下,开关元件Q6成为导通状态。因此,端子POUT经由开关元件Q6被接地,从端子POUT输出“L”电平的信号S。
1.3有关本实施方式的效果
根据实施方式,能够在抑制耗电的增加的同时抑制芯片尺寸的增加。以下对实施方式的效果进行说明。
有关实施方式的半导体装置1具备:开关元件Q1,具有被施加电压V1的源极和与节点N3连接的漏极及栅极;开关元件Q2,具备被施加电压V2的源极和与节点N3连接的漏极及栅极;以及开关元件Q3,具有与节点N3连接的漏极。通过这样的构成,能够将电流I1及I2分别抑制为定电流IS以下。因此,不论电压V1及V2的高低如何,都能够基于定电流IS而设定开关元件Q1及Q2的栅极-源极间的电压的上限值。因此,能够不采用使用电阻等元件将电压V1及V2分压等的手段而抑制开关元件Q1及Q2的栅极-源极间的电压的上升。因而,与使用电阻等元件的情况相比,能够抑制耗电的增加并抑制因元件的增加带来的芯片尺寸的增加。
补充而言,在与流过开关元件的电流对应的开关元件的栅极-源极间的电压不被唯一地决定的情况下,有可能开关元件的栅极-源极间的电压超过开关元件的额定电压从而开关元件被破坏。作为避免这样的状况的方法之一,已知有通过设置例如用来对向开关元件的栅极或源极施加的电压进行分压的电阻等元件来减小施加在开关元件上的电压的方法。但是,根据该方法,由于半导体装置中包含的元件的数量的增加,半导体装置的耗电及芯片尺寸有可能增加。
根据实施方式,不论被施加在开关元件Q1及Q2的源极上的电压V1及V2的高低如何,都能够将开关元件Q1及Q2的栅极-源极间的电压的上限值分别抑制在比开关元件的额定电压RVGS1及RVGS2低的范围中。由此,半导体装置1即使不包含将作为比较对象的电压分压等的机构,也能够抑制开关元件Q1及Q2的破坏。因此,抑制了电阻等元件的增加。因而,能够在抑制半导体装置1的耗电的增加的同时抑制芯片尺寸的增加。
此外,在包含用来将向开关元件的栅极或源极施加的电压分压的电阻等的元件的情况下,半导体装置为了抑制消耗电流的增加而例如具备电阻值较大的电阻。但是,通常随着电阻值的增加而电阻的尺寸也增加,所以芯片尺寸增加。因此,消耗电流的增加的抑制和芯片尺寸的增加的抑制成为权衡的关系。根据实施方式,由于能够抑制电阻的增加,所以能够在抑制依存于电阻的尺寸的消耗电流的增加的同时抑制芯片尺寸的增加。
此外,在包含用来将向开关元件的栅极或源极施加的电压分压的电阻的情况下,半导体装置有可能由于电阻的温度特性,依存于温度而消耗电流增加。根据实施方式,由于能够抑制电阻的增加,所以还能够抑制依存于温度的消耗电流的增加。
此外,根据实施方式,半导体装置1具备:二极管D1,具有与开关元件Q1的漏极及栅极连接的阳极和与节点N3连接的阴极;以及二极管D2,具有与开关元件Q2的漏极及栅极连接的阳极和与节点N3连接的阴极。即,在开关元件Q1与节点N3之间,电流经由二极管D1从开关元件Q1向节点N3的方向流动。此外,在开关元件Q2与节点N3之间,电流经由二极管D2从开关元件Q2侧向节点N3的方向流动。因而,能够抑制从节点N3向电压V1的电压源的电流的倒流以及从节点N3向电压V2的电压源的电流的倒流。
补充而言,在P沟道型的开关元件中,在漏极与源极之间存在体二极管。体二极管的阳极与对应的开关元件的漏极连接。体二极管的阴极与对应的开关元件的源极连接。由此,在向开关元件的漏极侧供给电流的情况下,有可能经由开关元件的体二极管而从开关元件的漏极侧向源极侧流过(倒流)电流。根据实施方式,二极管D1及D2分别能够抑制从节点N3向开关元件Q1的漏极的电流的供给以及从节点N3向开关元件Q2的漏极的电流的供给。因而,能够抑制经由开关元件Q1的体二极管的电流的倒流以及经由开关元件Q2的体二极管的电流的倒流。
2.变形例
另外,上述的实施方式能够进行各种变形。
以下,对有关变形例的半导体装置进行说明。以下,对于有关变形例的半导体装置的构成及动作,以与有关实施方式的半导体装置不同的点为中心进行说明。通过有关变形例的半导体装置,也起到与实施方式同样的效果。
2.1第1变形例
在上述的实施方式中,表示了为了抑制经由开关元件Q1的电流的倒流及经由开关元件Q2的电流的倒流而设置二极管D1及D2的例子,但并不限于此。例如,也可以通过代替二极管D1及D2而包括开关元件的构成,来抑制向电压V1的电压源及电压V2的电压源的电流的倒流。
使用图2对有关第1变形例的半导体装置1的构成进行说明。图2是用来说明有关第1变形例的半导体装置1的构成的一例的电路图。另外,有关第1变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第1变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第1变形例的比较部11包括开关元件Q7、Q8及Q9。开关元件Q7、Q8及Q9是P沟道型的MOSFET。
开关元件Q1的漏极与开关元件Q7连接。开关元件Q1的栅极与节点N3连接。
开关元件Q2的漏极与开关元件Q8连接。开关元件Q2的栅极与节点N3连接。
开关元件Q4的栅极与节点N3连接。开关元件Q4的漏极与开关元件Q9连接。
开关元件Q7的漏极与开关元件Q1的漏极连接。开关元件Q7的源极及栅极与节点N3连接。
开关元件Q8的漏极与开关元件Q2的漏极连接。开关元件Q8的源极及栅极与节点N3连接。
开关元件Q9的漏极与开关元件Q4的漏极连接。开关元件Q9的源极与节点N5连接。开关元件Q9的栅极与节点N3连接。
其他的构成除了不包括二极管D1及D2以外,与有关实施方式的比较部11的构成实质上相同。
有关第1变形例的动作与有关实施方式的动作实质上相同,所以省略其说明。
根据第1变形例,开关元件Q7在端子PV1与节点N3之间的电流路径中,以开关元件Q7的体二极管的朝向与开关元件Q1的体二极管的朝向不同的方式配置。此外,开关元件Q8在端子PV2与节点N3之间的电流路径中,以开关元件Q8的体二极管的朝向与开关元件Q2的体二极管的朝向相对的方式配置。此外,开关元件Q9在端子PV2与节点N5之间的电流路径中,以开关元件Q9的体二极管的朝向与开关元件Q4的体二极管的朝向不同的方式配置。通过这样的构成,也与实施方式同样,能够抑制向电压V1的电压源或电压V2的电压源的电流的倒流。
此外,根据第1变形例,能够抑制二极管的正向电压的电压下降。由此,能够抑制例如节点N3的电压的下降,与包括二极管的情况相比能够使定电流IS变大。因而,能够抑制比较部11的可靠性的下降。
2.2第2变形例
在第1变形例中,表示了开关元件Q1的漏极、开关元件Q2的漏极及开关元件Q4的漏极分别与对应的开关元件的漏极连接的情况,但并不限于此。比较部11也可以构成为,开关元件Q1的源极、开关元件Q2的源极及开关元件Q4的源极分别与对应的开关元件的源极连接。
使用图3对有关第2变形例的半导体装置1的构成进行说明。图3是用来说明有关第2变形例的半导体装置1的构成的一例的电路图。另外,有关第2变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第2变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第2变形例的比较部11包括开关元件Q10、Q11及Q12。开关元件Q10、Q11及Q12是P沟道型的MOSFET。
开关元件Q1的源极与开关元件Q10连接。开关元件Q1的栅极及漏极与节点N3连接。
开关元件Q2的源极与开关元件Q11连接。开关元件Q2的栅极及漏极与节点N3连接。
开关元件Q4的源极与开关元件Q12连接。开关元件Q4的栅极与节点N3连接。开关元件Q4的漏极与节点N5连接。
开关元件Q10的源极与开关元件Q1的源极连接。开关元件Q10的漏极与端子PV1连接。开关元件Q10的栅极与节点N3连接。
开关元件Q11的源极与开关元件Q2的源极连接。开关元件Q11的漏极与端子PV2连接。开关元件Q11的栅极与节点N3连接。
开关元件Q12的源极与开关元件Q4的源极连接。开关元件Q12的漏极与端子PV2连接。开关元件Q12的栅极与节点N3连接。
其他的构成除了不包括二极管D1及D2以外,与有关实施方式的比较部11的构成实质上相同。
有关第2变形例的动作与有关实施方式的动作及有关第1变形例的动作实质上相同,所以省略其说明。
通过这样的构成,也与实施方式及第1变形例同样,能够抑制向电压V1的电压源或电压V2的电压源的电流的倒流。此外,与第1变形例同样,能够抑制比较部11的可靠性的下降。
2.3第3变形例
在上述的实施方式中,表示了开关元件Q2的栅极及漏极和开关元件Q4的栅极分别为等电位的情况,但并不限于此。比较部11也可以包括进行控制以使得除了开关元件Q4的栅极以外、开关元件Q4的漏极也成为与开关元件Q2的栅极及漏极相等的电位的构成。
使用图4对有关第3变形例的半导体装置1的构成进行说明。图4是用来说明有关第3变形例的半导体装置1的构成的一例的电路图。另外,有关第3变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第3变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第3变形例的比较部11包括运算放大器AMP及开关元件Q13。开关元件Q13是P沟道型的MOSFET。
运算放大器AMP的反相输入端子(-)与节点N6连接。节点N6与开关元件Q4的漏极连接。运算放大器AMP的非反相输入端子(+)与节点N4连接。运算放大器AMP的输出端子与开关元件Q13连接。
开关元件Q13的源极与运算放大器的节点N6连接。开关元件Q13的漏极与节点N5连接。开关元件Q13的栅极与运算放大器AMP的输出端子连接。
在上述的构成中,运算放大器AMP基于施加在非反相输入端子(+)上的节点N4的电压和施加在反相输入端子(-)上的节点N6的电压,控制从运算放大器AMP的输出端子的电压的输出(控制开关元件Q13的状态(导通状态及关断状态))。由此,运算放大器AMP以节点N4的电压与节点N6的电压成为同等的方式进行控制。
其他的构成与有关实施方式的比较部11的构成实质上相同。
有关第3变形例的动作与有关实施方式的动作实质上相同,所以省略其说明。
根据第3变形例,运算放大器AMP以节点N4的电压与节点N6的电压成为同等的方式进行控制。即,能够使开关元件Q2的漏极的电压与开关元件Q4的漏极的电压相同。由此,在由开关元件Q2及Q4构成的电流镜电路中,比较部11能够抑制电流I2及IM的误差变大。因此,能够抑制输出错误的信号S。
2.4第4变形例
在上述的实施方式中,表示了比较部11作为负荷而包括电阻R1的情况,但并不限于此。比较部11作为负荷也可以代替电阻R1而包括二极管。
使用图5对有关第4变形例的半导体装置1的构成进行说明。图5是用来说明有关第4变形例的半导体装置1的构成的一例的电路图。另外,有关第4变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第4变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第4变形例的比较部11包括二极管D3。
二极管D3的阳极与节点N5连接。二极管D3的阴极被接地。
其他的构成除了不包括电阻R1以外,与有关实施方式的比较部11的构成实质上相同。
有关第4变形例的动作与有关实施方式的动作实质上相同,所以省略其说明。
通过这样的构成,起到与实施方式、第1变形例、第2变形例及第3变形例同样的效果。
2.5第5变形例
在上述的实施方式、第1变形例、第2变形例、第3变形例及第4变形例中,表示了根据开关元件Q6的状态而决定从端子POUT输出的信号S的情况。但是,并不限于此。从端子POUT输出的信号S也可以除了开关元件Q6的状态以外还基于开关元件Q5的状态决定。
使用图6对有关第5变形例的半导体装置1的构成进行说明。图6是用来说明有关第5变形例的半导体装置1的构成的一例的电路图。以下,对有关第5变形例的半导体装置1的构成中的与有关实施方式的半导体装置1的构成不同的构成进行说明。
有关第5变形例的比较部11的开关元件Q5的栅极代替电流源10而与节点N5连接。开关元件Q5的阈值电压的绝对值,与电流IM为定电流IS的一半的情况下的节点N5的电压和电压VDD之间的差的绝对值相同。即,在电流IM比定电流IS的一半小的情况下,开关元件Q5成为导通状态。此外,在电流IM是定电流IS的一半以上的情况下,开关元件Q5成为关断状态。
其他的构成与有关实施方式的比较部11的构成实质上相同。
接着,对有关第5变形例的半导体装置1的动作进行说明。
有关第5变形例的半导体装置1中,例如在电压V1比电压V2高(电流IM比定电流IS的一半小)的情况下,开关元件Q5成为导通状态,开关元件Q6成为关断状态。因此,对于端子POUT,经由开关元件Q5供给电压VDD,从端子POUT输出“H”电平的信号S。此外,在电压V1为电压V2以下(电流IM为定电流IS的一半以上)的情况下,开关元件Q5成为关断状态,开关元件Q6成为导通状态。因此,端子POUT经由开关元件Q6被接地,从端子POUT输出“L”电平的信号S。
其他的动作与有关实施方式的动作是同样的。
通过这样的构成,也能够起到与实施方式、第1变形例、第2变形例、第3变形例及第4变形例同样的效果。
2.6第6变形例
在上述的实施方式、第1变形例、第2变形例、第3变形例、第4变形例及第5变形例中,表示了对电压V1及V2的高低进行比较的情况,但并不限于此。半导体装置1例如也可以构成为,对电压VDD及V2的高低进行比较。即,半导体装置判定以电压VDD为基准的电压V2的高低。
使用图7对有关第6变形例的半导体装置1的构成进行说明。图7是用来说明有关第6变形例的半导体装置1的构成的一例的电路图。另外,有关第6变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第6变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第6变形例的比较部11的开关元件Q1的源极和开关元件Q5的源极一起与电流源10的端子PVDD连接。由此,对于开关元件Q1的源极,代替实施方式的电压V1而施加电压VDD。
其他的构成与有关实施方式的比较部11的构成是同样的,所以省略它们的说明。
接着,对有关第6变形例的半导体装置1的动作进行说明。
在有关第6变形例的半导体装置1的动作中,将电压VDD与电压V2比较。其以外的动作与有关实施方式的动作实质上相同。
由此,在电压V2比电压VDD低的情况下,从端子POUT输出“H”电平的信号S。此外,在电压V2为电压VDD以上的情况下,从端子POUT输出“L”电平的信号S。
通过这样的构成,也能够起到与实施方式、第1变形例、第2变形例、第3变形例、第4变形例及第5变形例同等的效果。
2.7第7变形例
在第6变形例中,表示了半导体装置1对电压VDD及V2的高低进行比较的情况,但并不限于此。半导体装置1也可以构成为,对电压V1及VDD的高低进行比较。即,半导体装置判定以电压VDD为基准的电压V1的高低。
使用图8对有关第7变形例的半导体装置1的构成进行说明。图8是用来说明有关第7变形例的半导体装置1的构成的一例的电路图。另外,有关第7变形例的半导体装置1的电流源10的构成与实施方式是同样的,所以省略其说明。以下,主要对有关第7变形例的比较部11的构成中的与有关实施方式的比较部11的构成不同的构成进行说明。
有关第7变形例的比较部11的开关元件Q2的源极与电流源10的端子PVDD连接。由此,对于开关元件Q2的源极,代替实施方式的电压V2而施加电压VDD。
其他的构成与有关实施方式的比较部11的构成是同样的,所以省略它们的说明。
接着,对有关第7变形例的半导体装置1的动作进行说明。
在有关第7变形例的半导体装置1的动作中,对电压V1与电压VDD进行比较。其以外的动作与有关实施方式的动作实质上相同。
由此,在电压V1比电压VDD高的情况下,从端子POUT输出“H”电平的信号S。此外,在电压V1为电压VDD以下的情况下,从端子POUT输出“L”电平的信号S。
通过这样的构成,也能够起到与实施方式、第1变形例、第2变形例、第3变形例、第4变形例、第5变形例及第6变形例同等的效果。
3.其他
另外,在上述的实施方式及第1变形例~第7变形例中,以开关元件Q1、Q2及Q4各自的电流-电压特性以及栅极长及沟道宽度相互相同的情况为例进行了说明,但并不限于此。开关元件Q4的电流-电压特性以及栅极长及沟道宽度也可以与开关元件Q1及Q2各自的电流-电压特性以及栅极长及沟道宽度不同。在此情况下,流过开关元件Q4的电流IM成为流过开关元件Q2的电流I2的恒定倍(除了等倍以外)的大小。
说明了本发明的几个实施方式,但这些实施方式是作为例子提示的,不是要限定发明的范围。这些实施方式能够以其他各种各样的形态实施,在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中,并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (15)

1.一种半导体装置,其中,具备:
第1开关元件,具有:被施加第1电压的第1端、与第1节点电连接的第2端和栅极;
第2开关元件,具有:被施加第2电压的第1端、与上述第1节点电连接的第2端和栅极;
第3开关元件,具有:被施加上述第2电压的第1端、与第2节点电连接的第2端、与上述第1节点连接的栅极;
第1电流源,与上述第1节点电连接;
第1元件,与上述第2节点电连接;
第4开关元件,具有与上述第2节点连接的栅极;以及
第1端子,与上述第4开关元件的第1端电连接,输出基于上述第2节点的电压的信号。
2.如权利要求1所述的半导体装置,其中,
上述半导体装置还具备:
第1二极管,设在上述第1开关元件与上述第1节点之间,具有:与上述第1开关元件的第2端和栅极连接的阳极、与上述第1节点连接的阴极;以及
第2二极管,设在上述第2开关元件与上述第1节点之间,具有:与上述第2开关元件的第2端和栅极以及上述第3开关元件的栅极连接的阳极、与上述第1节点连接的阴极。
3.如权利要求1所述的半导体装置,其中,
上述第1开关元件的第1端是源极,上述第1开关元件的第2端是漏极,
上述第2开关元件的第1端是源极,上述第2开关元件的第2端是漏极,
上述第3开关元件的第1端是源极,上述第3开关元件的第2端是漏极。
4.如权利要求3所述的半导体装置,其中,
上述半导体装置还具备:
第5开关元件,设在上述第1开关元件与上述第1节点之间,具有:与上述第1开关元件的漏极连接的漏极、同上述第1开关元件的栅极一起与上述第1节点连接的源极和栅极;
第6开关元件,设在上述第2开关元件与上述第1节点之间,具有:与上述第2开关元件的漏极连接的漏极、同上述第2开关元件的栅极一起与上述第1节点连接的源极和栅极;以及
第7开关元件,设在上述第3开关元件与上述第2节点之间,具有:与上述第3开关元件的漏极连接的漏极、同上述第3开关元件的栅极一起与上述第1节点连接的栅极、与上述第2节点连接的源极。
5.如权利要求3所述的半导体装置,其中,
上述半导体装置还具备:
第8开关元件,具有:与上述第1开关元件的源极连接的源极、同上述第1开关元件的栅极一起与上述第1节点连接的栅极、被施加上述第1电压的漏极;
第9开关元件,具有:与上述第2开关元件的源极连接的源极、同上述第2开关元件的栅极一起与上述第1节点连接的栅极、以及被施加上述第2电压的漏极;以及
第10开关元件,具有:与上述第3开关元件的源极连接的源极、同上述第3开关元件的栅极一起与上述第1节点连接的栅极、以及被施加上述第2电压的漏极。
6.如权利要求1所述的半导体装置,其中,
上述半导体装置还具备:
第11开关元件,具有:与上述第3开关元件的第2端连接的第1端、栅极、与上述第2节点连接的第2端;以及
运算放大器,具有:与上述第3开关元件的第2端及上述第11开关元件的第1端连接的反相输入端子、与上述第1节点连接的非反相输入端子、与上述第11开关元件的栅极连接的输出端子。
7.如权利要求1所述的半导体装置,其中,
上述半导体装置包括第12开关元件,该第12开关元件具有:被施加第3电压的第1端、栅极、与上述第1端子连接的第2端。
8.如权利要求7所述的半导体装置,其中,
上述第12开关元件的栅极与上述第2节点连接。
9.如权利要求7所述的半导体装置,其中,
上述第1开关元件的第1端或上述第2开关元件的第1端与上述第12开关元件的第1端连接。
10.如权利要求1所述的半导体装置,其中,
上述第4开关元件的第1端是漏极,上述第4开关元件的第2端是源极。
11.如权利要求7所述的半导体装置,其中,
上述第12开关元件的第1端是源极,上述第12开关元件的第2端是漏极。
12.如权利要求1所述的半导体装置,其中,
上述第1电流源是具有与上述第1节点连接的第1端的第13开关元件。
13.如权利要求12所述的半导体装置,其中,
上述第13开关元件的第1端是漏极,上述第13开关元件的第2端是源极。
14.如权利要求1所述的半导体装置,其中,
上述第1元件是具有与上述第2节点连接的第1端的第1电阻。
15.如权利要求1所述的半导体装置,其中,
上述第1元件是具有与上述第2节点连接的阳极的第3二极管。
CN202111610609.7A 2021-08-12 2021-12-27 半导体装置 Pending CN115706579A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-131590 2021-08-12
JP2021131590A JP2023026018A (ja) 2021-08-12 2021-08-12 半導体装置

Publications (1)

Publication Number Publication Date
CN115706579A true CN115706579A (zh) 2023-02-17

Family

ID=85177995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111610609.7A Pending CN115706579A (zh) 2021-08-12 2021-12-27 半导体装置

Country Status (3)

Country Link
US (1) US11632104B2 (zh)
JP (1) JP2023026018A (zh)
CN (1) CN115706579A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341097A (ja) 1999-03-25 2000-12-08 Yazaki Corp オフセット電圧自動補正機能付きコンパレータ
US7298181B2 (en) * 2005-12-06 2007-11-20 Pulsecore Semiconductor Corp. Highest supply selection circuit
JP5801605B2 (ja) 2011-05-16 2015-10-28 ラピスセミコンダクタ株式会社 比較回路、半導体装置、電池監視システム、充電禁止方法、及び充電禁止プログラム
JP2013141113A (ja) 2011-12-29 2013-07-18 Lapis Semiconductor Co Ltd 電圧比較回路
JP6058095B2 (ja) 2015-08-27 2017-01-11 ラピスセミコンダクタ株式会社 比較回路及び半導体装置

Also Published As

Publication number Publication date
US20230046420A1 (en) 2023-02-16
US11632104B2 (en) 2023-04-18
JP2023026018A (ja) 2023-02-24

Similar Documents

Publication Publication Date Title
JP7121236B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
US7719242B2 (en) Voltage regulator
US10454376B1 (en) Power supply circuit
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
US10498333B1 (en) Adaptive gate buffer for a power stage
US6897714B2 (en) Reference voltage generating circuit
US10444779B2 (en) Low dropout voltage regulator for generating an output regulated voltage
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US10186958B2 (en) Input-output circuits
KR101035147B1 (ko) 반도체 집적회로 장치
US7075335B2 (en) Level shifter
US6784720B2 (en) Current switching circuit
CN115706579A (zh) 半导体装置
US11437984B2 (en) Delay circuit
US11671094B1 (en) Driver circuit
US11196421B2 (en) Logic circuit and circuit chip
US9703307B2 (en) Voltage dropping circuit and integrated circuit
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
JP2008134687A (ja) 電圧生成回路
JP3855810B2 (ja) 差動増幅回路
US20230421153A1 (en) Semiconductor integrated circuit
JP7283819B1 (ja) 駆動回路、制御方法、およびプログラム
US6985023B2 (en) Selective switching of a transistor's back gate potential
US11880218B2 (en) Current output circuit
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination