CN115622842A - Lvds架构及其差动信号控制方法、装置 - Google Patents

Lvds架构及其差动信号控制方法、装置 Download PDF

Info

Publication number
CN115622842A
CN115622842A CN202211612855.0A CN202211612855A CN115622842A CN 115622842 A CN115622842 A CN 115622842A CN 202211612855 A CN202211612855 A CN 202211612855A CN 115622842 A CN115622842 A CN 115622842A
Authority
CN
China
Prior art keywords
differential signal
speed receiver
level
lvds
architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211612855.0A
Other languages
English (en)
Other versions
CN115622842B (zh
Inventor
陈廷仰
廖志洋
谢玉轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuchuang Semiconductor Shenzhen Co ltd
Original Assignee
Yuchuang Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuchuang Semiconductor Shenzhen Co ltd filed Critical Yuchuang Semiconductor Shenzhen Co ltd
Priority to CN202211612855.0A priority Critical patent/CN115622842B/zh
Publication of CN115622842A publication Critical patent/CN115622842A/zh
Application granted granted Critical
Publication of CN115622842B publication Critical patent/CN115622842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及驱动电路技术领域，提供了一种LVDS架构及其差动信号控制方法、装置，所述LVDS架构包括：低压电压源、发送器、位准偏移电路以及高速接收器；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。本发明中的LVDS架构只需要接入低压电压源，无需接入中压电压源，因此不会对其它接入低压电压源的电路造成影响，克服了电路不好控制的缺陷。

Description

LVDS架构及其差动信号控制方法、装置
技术领域
本发明涉及驱动电路技术领域，特别涉及一种LVDS架构及其差动信号控制方法、装置。
背景技术
一般传统的LVDS（Low-Voltage Differential Signaling，低电压差动信号）架构如图1所示，它是一种高速接口(High speed interface)，图1中HS-RX (High speedreceiver)为高速接收器，由于LVDS公规的差动信号的VCM (Voltage common mode，共模电压)工作范围为1V~1.4V，但在先进制程(Advanced process)时LV power (Low-voltagepower，低压电压源)的电压会越来越小，约1.1~0.9V，比VCM电压小，使得一般的高速接收器必须要有两种电压源：MV (Middle voltage )power中压电压源和LV (Low voltage )power低压电压源。
一般LVDS架构高速接收器第一级的放大器(Amplifier)，因LVDS公规VCM的规格，会使用中压电压源(MV power)和中压的MOSFET金氧半场效晶体管(MV MOS)组件，若中压电压源的电压范围大的话，第一级放大器的输出也会跟着中压电压源变化，一般在LCDdriver IC的MV power 常见到的范围为2.2~3.7V ，而低压电压源为1V/1.2V/1.5V之类的，所以当中压电压源范围大时，这样会使下一级使用低压电压源的电路不好控制。
发明内容
本发明的主要目的为提供一种LVDS架构及其差动信号控制方法、装置，旨在克服目前的LVDS架构使用中压电压源造成电路不好控制的缺陷。
为实现上述目的，本发明提供了一种LVDS架构，包括：低压电压源、发送器、位准偏移电路以及高速接收器；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；
所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。
进一步地，所述高速接收器包括放大器电路以及电流模式逻辑电路，所述放大器电路接收所述位准偏移后的差动信号并传输至所述电流模式逻辑电路。
本发明还提供了一种LVDS架构的差动信号控制方法，应用于上述的LVDS架构，所述方法包括以下步骤：
获取所述发送器输入至高速接收器的DP/DN差动信号；
对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
进一步地，所述将位准偏移后的差动信号输入至所述高速接收器，包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
进一步地，所述对输入所述高速接收器的DP/DN差动信号向下进行位准偏移的步骤，包括：
获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
获取所述高速接收器接入的低压电压源的工作范围；
根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
本发明还提供了一种LVDS架构的差动信号控制装置，应用于上述的LVDS架构，所述装置包括：
获取单元，用于获取所述发送器输入至高速接收器的DP/DN差动信号；
偏移单元，用于对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
进一步地，所述偏移单元将位准偏移后的差动信号输入至所述高速接收器，具体包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
进一步地，所述偏移单元，包括：
第一获取子单元，用于获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
第二获取子单元，用于获取所述高速接收器接入的低压电压源的工作范围；
计算子单元，用于根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
偏移子单元，用于根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
本发明提供的LVDS架构及其差动信号控制方法、装置，包括：低压电压源、发送器、位准偏移电路以及高速接收器；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。本发明中的LVDS架构只需要接入低压电压源，无需接入中压电压源，因此不会对其它接入低压电压源的电路造成影响，克服了电路不好控制的缺陷。
附图说明
图1 是传统的LVDS架构的结构示意图；
图2 是本发明一实施例中LVDS架构的结构示意图；
图3 是本发明一实施例中LVDS架构的原理示意图；
图4 是本发明一实施例的LVDS架构的差动信号变化示意图；
图5 是本发明一实施例中LVDS架构的差动信号控制方法的步骤示意图；
图6 是本发明一实施例中LVDS架构的差动信号控制装置结构框图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图2，本发明一实施例中提供了一种LVDS架构，包括：低压电压源、发送器（TX）、位准偏移电路以及高速接收器（HS-RX）；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；
所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。
在传统的LVDS架构中，由于LVDS架构中公规VCM的规格，高速接收器必须使用中压的MOSFET金氧半场效晶体管组件，以及两种电压源：MV power中压电压源和LV power低压电压源，由于中压电压源的电压范围较大，连接在高速接收器下一级的电路则会不好控制，造成电路不稳定。
在本实施例中，构建一种LVDS架构（应用于半导体芯片上），该LVDS架构中仅包括一组低压电压源，无需使用中压电压源，低压电压源的电压低，且电压范围小，因此不会给高速接收器下一级的电路造成不好控制的影响。具体地，本实施例中的LVDS架构，包括：低压电压源、发送器、位准偏移电路以及高速接收器；所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移（结合参照图3与图4），并将位准偏移后的差动信号输入至所述高速接收器；本实施例中使用位准偏移电路，使得差动信号以及共模电压信号下移，共模电压变低；由于高速接收器的电压受共模电压影响（与共模电压相近），当共模电压变低时，则高速接收器的电压可以不用太高，则无需使用中压电压源，只需要接入低压电压源，进而也不需要使用中压的MOSFET金氧半场效晶体管组件，使得芯片面积变小，芯片的消耗功率也随之变小；同时，高速接收器以及连接在高速接收器下一级的电路，由于接入的是低压电压源，低压电压源范围小，因此高速接收器及其下一级电路接收到的信号稳定，容易控制。
在本实施例中，所述高速接收器包括放大器电路以及电流模式逻辑电路（CML，Current mode logic)，所述放大器电路接收所述位准偏移后的差动信号并传输至所述电流模式逻辑电路。在本实施例中，高速接收器采用的是低压电压源，因此放大器电路以及电流模式逻辑电路的信号稳定，容易受控制。
在其它实施例中，所述LVDS架构还包括Bias电路（低电压偏置电路），DLL电路（延迟电路），Data arrangements电路（数据编排电路），TCON电路（逻辑板电路），上述Bias电路连接上述高速接收器，上述DLL电路，Data arrangements电路，TCON电路连接在高速接收器的下一级。可以理解的是，在本实施例中的LVDS架构中，上述电路均只需要采用低压电压源，因此信号稳定，容易受控制。
在一实施例中，提出一种位准偏移电路的结构，上述位准偏移电路包括：电压输入端子、反相器、PMOS晶体管以及NMOS晶体管；所述电压输入端子与所述反相器的输入端相连，所述反相器的输出端连接所述PMOS晶体管的栅极以及所述NMOS晶体管的栅极；所述PMOS晶体管的漏极和NMOS晶体管的漏极相互连接，所述PMOS晶体管和NMOS晶体管的源极接地。
参照图5，本发明一实施例还提供了一种LVDS架构的差动信号控制方法，应用于上述的LVDS架构，所述方法包括以下步骤：
步骤S1，获取所述发送器输入至高速接收器的DP/DN差动信号；
步骤S2，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
在传统的LVDS架构中，由于LVDS架构中公规VCM的规格，HS-RX（高速接收器）必须使用中压的MOSFET金氧半场效晶体管组件，以及两种电压源：MV power中压电压源和LVpower低压电压源，由于中压电压源的电压范围较大，连接在高速接收器下一级的电路则会不好控制，造成电路不稳定。
在本实施例中，构建一种LVDS架构（应用于半导体芯片上），该LVDS架构中仅包括一组低压电压源，无需使用中压电压源，低压电压源的电压低，且电压范围小，因此不会给高速接收器下一级的电路造成不好控制的影响。具体地，本实施例中的LVDS架构，包括：低压电压源、发送器、位准偏移电路以及高速接收器。
上述方法应用于位准偏移电路上，具体地，所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器；本实施例中使用位准偏移电路，使得差动信号以及共模电压信号下移，共模电压变低；由于高速接收器的电压受共模电压影响（与共模电压相近），当共模电压变低时，则高速接收器的电压可以不用太高，则无需使用中压电压源，只需要接入低压电压源，进而也不需要使用中压的MOSFET金氧半场效晶体管组件，使得芯片面积变小，芯片的消耗功率也随之变小；同时，高速接收器以及连接在高速接收器下一级的电路，由于接入的是低压电压源，低压电压源范围小，因此高速接收器及其下一级电路接收到的信号稳定，容易控制。
在一实施例中，所述高速接收器包括放大器电路以及电流模式逻辑电路，上述步骤S2中，所述将位准偏移后的差动信号输入至所述高速接收器，包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
所述放大器电路接收所述位准偏移后的差动信号并传输至所述电流模式逻辑电路。在本实施例中，高速接收器采用的是低压电压源，因此放大器电路以及电流模式逻辑电路的信号稳定，容易受控制。
在一实施例中，所述对输入所述高速接收器的DP/DN差动信号向下进行位准偏移的步骤S2，包括：
步骤S201，获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
步骤S202，获取所述高速接收器接入的低压电压源的工作范围；
步骤S203，根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
步骤S204，根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
在本实施例中，提出上述位准偏移电路进行位准偏移计算的一种方案，其需要获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围，以及获取所述高速接收器接入的低压电压源的工作范围；根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围的差值，计算向下进行位准偏移的电压值；根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。在获取共模电压的工作范围以及低压电压源的工作范围时，可通过获取相应的电路型号去获取相应的参数；而上述向下进行位准偏移的电压值可采用预置的公式进行计算。上述位准偏移的过程可以采用逐渐增大偏移值的方式（例如偏移值从0.1v逐渐增大至0.3v），也可以直接采用计算得到向下进行位准偏移的电压值中最大的值进行偏移。
参照图6，本发明一实施例中还提供了一种LVDS架构的差动信号控制装置，应用于上述的LVDS架构，所述装置包括：
获取单元10，用于获取所述发送器输入至高速接收器的DP/DN差动信号；
偏移单元20，用于对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
在传统的LVDS架构中，由于LVDS架构中公规VCM的规格，HS-RX（高速接收器）必须使用中压的MOSFET金氧半场效晶体管组件，以及两种电压源：MV power中压电压源和LVpower低压电压源，由于中压电压源的电压范围较大，连接在高速接收器下一级的电路则会不好控制，造成电路不稳定。
在本实施例中，构建一种LVDS架构（应用于半导体芯片上），该LVDS架构中仅包括一组低压电压源，无需使用中压电压源，低压电压源的电压低，且电压范围小，因此不会给高速接收器下一级的电路造成不好控制的影响。具体地，本实施例中的LVDS架构，包括：低压电压源、发送器、位准偏移电路以及高速接收器。
上述装置应用于位准偏移电路中，具体地，所述位准偏移电路中的获取单元10，用于接收到所述发送器输入的DP/DN差动信号，偏移单元20则向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器；本实施例中使用位准偏移电路中的差动信号控制装置，使得差动信号以及共模电压信号下移，共模电压变低；由于高速接收器的电压受共模电压影响（与共模电压相近），当共模电压变低时，则高速接收器的电压可以不用太高，则无需使用中压电压源，只需要接入低压电压源，进而也不需要使用中压的MOSFET金氧半场效晶体管组件，使得芯片面积变小，芯片的消耗功率也随之变小；同时，高速接收器以及连接在高速接收器下一级的电路，由于接入的是低压电压源，低压电压源范围小，因此高速接收器及其下一级电路接收到的信号稳定，容易控制。
在一实施例中，所述偏移单元20将位准偏移后的差动信号输入至所述高速接收器，具体包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
在一实施例中，所述偏移单元20，包括：
第一获取子单元，用于获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
第二获取子单元，用于获取所述高速接收器接入的低压电压源的工作范围；
计算子单元，用于根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
偏移子单元，用于根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
在本实施例中，上述装置中的各个单元、子单元的具体实现请参照上述方法实施例中所述，在此不再进行赘述。
综上所述，为本发明实施例中提供的LVDS架构及其差动信号控制方法、装置，包括：低压电压源、发送器、位准偏移电路以及高速接收器；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。本发明实施例中的LVDS架构只需要接入低压电压源，无需接入中压电压源，因此不会对其它接入低压电压源的电路造成影响，克服了下一级电路不好控制的缺陷。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的和实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM通过多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双速据率SDRAM（SSRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种LVDS架构，其特征在于，包括：低压电压源、发送器、位准偏移电路以及高速接收器；其中，所述发送器、位准偏移电路以及高速接收器依次电连接，所述高速接收器接入所述低压电压源；
所述位准偏移电路用于接收到所述发送器输入的DP/DN差动信号，向下进行位准偏移，并将位准偏移后的差动信号输入至所述高速接收器。
2.根据权利要求1所述的LVDS架构，其特征在于，所述高速接收器包括放大器电路以及电流模式逻辑电路，所述放大器电路接收所述位准偏移后的差动信号并传输至所述电流模式逻辑电路。
3.一种LVDS架构的差动信号控制方法，其特征在于，应用于权利要求1或2所述的LVDS架构，所述方法包括以下步骤：
获取所述发送器输入至高速接收器的DP/DN差动信号；
对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
4.根据权利要求3所述的LVDS架构的差动信号控制方法，其特征在于，所述将位准偏移后的差动信号输入至所述高速接收器，包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
5.根据权利要求3所述的LVDS架构的差动信号控制方法，其特征在于，所述对输入所述高速接收器的DP/DN差动信号向下进行位准偏移的步骤，包括：
获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
获取所述高速接收器接入的低压电压源的工作范围；
根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
6.一种LVDS架构的差动信号控制装置，其特征在于，应用于权利要求1或2所述的LVDS架构，所述装置包括：
获取单元，用于获取所述发送器输入至高速接收器的DP/DN差动信号；
偏移单元，用于对输入所述高速接收器的DP/DN差动信号向下进行位准偏移，将位准偏移后的差动信号输入至所述高速接收器。
7.根据权利要求6所述的LVDS架构的差动信号控制装置，其特征在于，所述偏移单元将位准偏移后的差动信号输入至所述高速接收器，具体包括：将位准偏移后的差动信号输入至所述高速接收器中的放大器电路。
8.根据权利要求6所述的LVDS架构的差动信号控制装置，其特征在于，所述偏移单元，包括：
第一获取子单元，用于获取输入所述高速接收器的DP/DN差动信号的共模电压的工作范围；
第二获取子单元，用于获取所述高速接收器接入的低压电压源的工作范围；
计算子单元，用于根据所述DP/DN差动信号的共模电压的工作范围以及所述低压电压源的工作范围，计算向下进行位准偏移的电压值；
偏移子单元，用于根据计算得到的向下进行位准偏移的电压值，对输入所述高速接收器的DP/DN差动信号向下进行位准偏移。
CN202211612855.0A 2022-12-15 2022-12-15 Lvds***及其差动信号控制方法、装置 Active CN115622842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211612855.0A CN115622842B (zh) 2022-12-15 2022-12-15 Lvds***及其差动信号控制方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211612855.0A CN115622842B (zh) 2022-12-15 2022-12-15 Lvds***及其差动信号控制方法、装置

Publications (2)

Publication Number Publication Date
CN115622842A true CN115622842A (zh) 2023-01-17
CN115622842B CN115622842B (zh) 2023-03-10

Family

ID=84880991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211612855.0A Active CN115622842B (zh) 2022-12-15 2022-12-15 Lvds***及其差动信号控制方法、装置

Country Status (1)

Country Link
CN (1) CN115622842B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218884B1 (en) * 2000-03-02 2001-04-17 National Semiconductor Corp. Cancellation of Ron resistance for switching transistor in LVDS driver output
TW200414672A (en) * 2002-06-27 2004-08-01 Virtual Silicon Technology Inc Circuitry and method to provide a high speed comparator for an input stage of a low-voltage differential signal receiver circuit
CN1613183A (zh) * 2001-11-12 2005-05-04 因芬尼昂技术股份公司 一种用于小供应电压的低电压差动信号驱动器
CN1722713A (zh) * 2004-07-05 2006-01-18 友达光电股份有限公司 低电压差动对信号传送器及接收器
TW201041308A (en) * 2009-03-13 2010-11-16 Advanced Risc Mach Ltd A low voltage differential signalling driver
US20110169480A1 (en) * 2010-01-12 2011-07-14 Hon Hai Precision Industry Co., Ltd. Low voltage differential signaling test system and method
CN103873044A (zh) * 2012-12-13 2014-06-18 比亚迪股份有限公司 低压差分信号lvds结构电路
TW202234262A (zh) * 2021-01-25 2022-09-01 美商達爾科技股份有限公司 串列介面之信號修正

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218884B1 (en) * 2000-03-02 2001-04-17 National Semiconductor Corp. Cancellation of Ron resistance for switching transistor in LVDS driver output
CN1613183A (zh) * 2001-11-12 2005-05-04 因芬尼昂技术股份公司 一种用于小供应电压的低电压差动信号驱动器
TW200414672A (en) * 2002-06-27 2004-08-01 Virtual Silicon Technology Inc Circuitry and method to provide a high speed comparator for an input stage of a low-voltage differential signal receiver circuit
CN1722713A (zh) * 2004-07-05 2006-01-18 友达光电股份有限公司 低电压差动对信号传送器及接收器
TW201041308A (en) * 2009-03-13 2010-11-16 Advanced Risc Mach Ltd A low voltage differential signalling driver
US20110169480A1 (en) * 2010-01-12 2011-07-14 Hon Hai Precision Industry Co., Ltd. Low voltage differential signaling test system and method
CN103873044A (zh) * 2012-12-13 2014-06-18 比亚迪股份有限公司 低压差分信号lvds结构电路
TW202234262A (zh) * 2021-01-25 2022-09-01 美商達爾科技股份有限公司 串列介面之信號修正

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
储鹏;文治平;于立新;: "新型低压低功耗LVDS高速驱动电路设计" *

Also Published As

Publication number Publication date
CN115622842B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
US7199617B1 (en) Level shifter
KR101221177B1 (ko) 전압 전환 회로
CN101071552A (zh) 输出缓冲器和具有其的用于平板显示器的源极驱动器
US10284204B2 (en) Logic unit circuit and pixel driving circuit
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
CN102495654A (zh) 低压差稳压器及集成电路***
CN101009478B (zh) 差分信号接收器
US7750723B2 (en) Voltage generation circuit provided in a semiconductor integrated device
JP4174531B2 (ja) レベル変換回路及びこれを有する半導体装置
JP2006211158A (ja) Ｍｏｓ型トランジスタを備えた半導体装置
CN115622842B (zh) Lvds***及其差动信号控制方法、装置
CN112730958A (zh) 一种电压过冲检测电路
US20140239931A1 (en) Voltage generators having reduced or eliminated cross current
WO2023240856A1 (zh) 一种数据处理电路、方法和半导体存储器
CN107040249B (zh) 一种用于比较器反转电压阈值修调判断的电路
US20130002332A1 (en) Bus switch circuit
US7479833B2 (en) Dynamic biasing amplifier apparatus, dynamic biasing apparatus and method
CN101840724A (zh) 信号接收器及其相关电压补偿方法
CN103368556B (zh) 数据接收电路及数据接收方法
CN114598313A (zh) 半导体集成电路
KR20090004974A (ko) 가변 지연 회로, 시험 장치, 및 전자 디바이스
JP2001044819A (ja) 高電圧出力インバーター
CN213585703U (zh) 一种cmos振荡器
US11626864B1 (en) Level shift circuit
US20220302137A1 (en) Determination circuit and correction method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant