CN115621352A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN115621352A CN115621352A CN202211348912.9A CN202211348912A CN115621352A CN 115621352 A CN115621352 A CN 115621352A CN 202211348912 A CN202211348912 A CN 202211348912A CN 115621352 A CN115621352 A CN 115621352A
- Authority
- CN
- China
- Prior art keywords
- ion
- region
- layer
- doping
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 152
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 230000008859 change Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 17
- 230000005684 electric field Effects 0.000 description 28
- 239000000969 carrier Substances 0.000 description 19
- 238000002955 isolation Methods 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，所述衬底具有相背的第一表面和第二表面；掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。本发明的技术方案能够提高半导体器件的探测效率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
雪崩光电二极管是一种P-N结型的光检测二极管，其中利用了载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度。目前使用的雪崩光电二极管结构形式有保护环型和拉通(又称通达)型，前者是在后者的基础上淀积一层环形的隔离结构，以防止在高反压时使P-N结边缘产生雪崩击穿。目前普遍使用的拉通型雪崩光电二极管(read-throughAPD，又称RAPD)，其基本结构常常采用容易产生雪崩倍增效应的Read二极管结构(即N+PIP+型结构)，其中，P+一面接收光；I为接近本征的低掺杂区，大部分入射光子在此被吸收并产生光生载流子；倍增的高电场区集中在P-N+结附近的窄区；N+、P+为高掺杂低阻压，用于减小接触电阻以利于与电极相连。
参阅图1a和图1b所示的一种半导体器件，是一个P-N结的结构形式，其P型材料由三部分构成，光子从P+层11射入，进入本征掺杂I(p)层12后，在这里，材料吸收了光能并产生了初级电子-空穴对。这时，光电子在I层12被耗尽层的较弱的电场加速，移向由P层13与N+层14构成的P-N结，受到强电场的加速作用出现雪崩碰撞效应，最后，获得雪崩倍增后的光电子到达N+层14，空穴被P+层11吸收。其耗尽区从P-N结区一直拉通到I层12与P+层11相接的范围内，其倍增区15位于P层13与N+层14构成的P-N结之间。耗尽区在整个范围内电场增加较小，当耗尽区中的场强达到足够大(～3*10^5V/cm)时，光生载流子将被加速到很高的速度，在运动过程中与晶格中的原子碰撞时会使之电离，产生额外的电子-空穴对。这些新生电子和空穴也被加速，发生新的碰撞和电离，产生更多的电子-空穴对，这个物理过程称为雪崩效应，它倍增了一次光电流，使之得到放大。
但是，上述半导体器件存在如下问题：1)当向雪崩光电二极管施加反向偏置电压时，P+层11与N+层14之间的电势差只在垂直方向，水平方向上倍增区15宽度范围外的载流子无法到达倍增区15，进而导致探测效率低；2)为了提高探测效率，通常选择在水平方向上通过增加N+层14的宽度来使得倍增区15的宽度增大，但是会导致雪崩光电二极管***的浅沟槽和/或深沟槽刻蚀产生的缺陷、损伤等直接与倍增区15接触，进而导致引起暗计数率增加，降低器件性能；3)为了提升半导体器件对近红外光(905nm～940nm)的吸收效率，需要半导体器件的厚度很大(通常在7.5μm以上)，而在垂直方向上倍增区15的厚度较小，导致载流子需要通过扩散的方式经过P+层11与倍增区15之间的耗尽区内的很长一段距离的本征掺杂层12之后才能产生雪崩，且扩散过程中存在能量消耗，导致只有很少部分的载流子能产生雪崩，进而降低探测效率，且扩散时间较长也影响了半导体器件的灵敏度。
因此，如何提升探测效率是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够提高半导体器件的探测效率。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底，所述衬底具有相背的第一表面和第二表面；
掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
可选地，所述衬底包括基底和形成于所述基底上的本征掺杂层，所述第一离子掺杂区与所述第二离子掺杂区形成于所述本征掺杂层中。
可选地，所述基底的掺杂类型为P型，所述第一离子掺杂区的掺杂类型为N型，所述第二离子掺杂区的掺杂类型为P型。
可选地，各层所述离子注入区层层堆叠。
可选地，在相邻两层所述离子注入区中，远离所述第一离子掺杂区的所述离子注入区包裹靠近所述第一离子掺杂区的所述离子注入区。
可选地，所述第二离子掺杂区与所述第一离子掺杂区的接触区域在平行于所述第一表面的方向上的宽度小于所述第一离子掺杂区在平行于所述第一表面的方向上的宽度。
可选地，所述半导体器件还包括：
保护环，形成于所述第一离子掺杂区的***。
本发明还提供一种半导体器件的制造方法，包括：
提供一衬底，所述衬底具有相背的第一表面和第二表面；
形成掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
可选地，各层所述离子注入区层层堆叠。
可选地，在相邻两层所述离子注入区中，远离所述第一离子掺杂区的所述离子注入区包裹靠近所述第一离子掺杂区的所述离子注入区。
可选地，所述半导体器件的制造方法还包括：
形成保护环于所述第一离子掺杂区的***。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于包括掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结，进而使得能够提高半导体器件的探测效率。
2、本发明的半导体器件的制造方法，通过形成掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结，进而使得能够提高半导体器件的探测效率。
附图说明
图1a是一种半导体器件的示意图；
图1b是图1a所示的半导体器件的载流子扩散示意图；
图2a是本发明一实施例的半导体器件的示意图；
图2b是图2a所示的半导体器件的载流子扩散示意图；
图3是本发明一实施例的半导体器件的制造方法的流程图。
其中，附图1a～图3的附图标记说明如下：
11-P型基底；12-本征掺杂层；13-P型阱区；14-N型阱区；15-倍增区；21-基底；211-本征掺杂层；22-第一离子掺杂区；221-离子重掺杂区；23-第二离子掺杂区；231-第一离子注入区；232-第二离子注入区；233-第三离子注入区；234-第四离子注入区；24-保护环；25-第一电极；26-第二电极；27-倍增区。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有相背的第一表面和第二表面；掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
下面参阅图2a～图2b详细描述本实施例提供的半导体器件。
所述衬底包括基底21和形成于所述基底21上的本征掺杂层211，所述本征掺杂层211为通过外延工艺形成于所述基底21上的外延层，所述衬底具有相背的第一表面和第二表面，所述本征掺杂层211远离所述基底21一侧为所述第一表面，所述基底21远离所述本征掺杂层211一侧为所述第二表面。
所述本征掺杂层211具有非常低(例如，低于5×1014原子/cm3)的掺杂水平，作为示例，所述本征掺杂层211可以是非故意掺杂的半导体衬底，即，具有仅由杂质在其制造时的偶然污染引起的P-or N-型掺杂的衬底；作为变型，所述本征掺杂层211还可以是具有较高掺杂水平的半导体衬底。
其中，所述基底21与所述本征掺杂层211掺杂类型可以相同也可以不同，例如，所述基底21的掺杂类型为P型，所述本征掺杂层211的掺杂类型可以为N型或P型；所述基底21的掺杂类型为N型，所述本征掺杂层211的掺杂类型可以为N型或P型。优选的，所述基底21为P+型，所述本征掺杂层211为P-型，且所述基底21掺杂浓度大于所述本征掺杂层211掺杂浓度。
所述衬底的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)等。
所述第一离子掺杂区22和所述第二离子掺杂区23形成于所述衬底中，即所述第一离子掺杂区22从所述衬底的第一表面延伸至所述衬底中，所述第二离子掺杂区23从所述第一离子掺杂区22远离所述第一表面的一侧朝向所述第二表面延伸。
其中，所述第一离子掺杂区22与所述第二离子掺杂区23可以形成于所述本征掺杂层211中，由于所述本征掺杂层211的离子掺杂浓度很低，远小于所述第一离子掺杂区22与所述第二离子掺杂区23的离子掺杂浓度，因此，所述本征掺杂层211可以作为中性区域。
所述第一离子掺杂区22和所述第二离子掺杂区23掺杂类型相反，所述第二离子掺杂区23、所述基底21和所述本征掺杂层211掺杂类型相同，优选的，所述第一离子掺杂区22掺杂类型为N型，所述第二离子掺杂区23、所述基底21、所述本征掺杂层211掺杂类型为P型，使得所述第一离子掺杂区22和所述第二离子掺杂区23之间形成P-N结。
所述第二离子掺杂区23包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区22与所述第二离子掺杂区23构成缓变结。在平行于所述第一表面截面上，各层所述离子注入区截面形状可以是圆形、方形、菱形等其他合适的形状。各层所述离子注入区的离子掺杂浓度可以大于、等于或小于所述基底21的离子掺杂浓度。最靠近所述第一离子掺杂区22的所述离子注入区与所述第一离子掺杂区22之间形成倍增区27。
其中，由于从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大，使得相邻两个所述离子注入区之间构成垂直于所述第一表面的垂直内建电场，且所述垂直内建电场的方向与工作状态下向光电二极管中施加反向偏置电压所产生的电场方向相同，进而使得载流子向所述倍增区27的扩散速度得到提高，从而减少了扩散过程中的载流子损失，提高了雪崩发生的概率，从而提高半导体器件的探测效率。
尤其当为了提升半导体器件对近红外光(905nm～940nm)的吸收效率而将所述衬底的厚度设计的很大(通常在7.5μm以上)时，导致所述本征掺杂层211的厚度很大，而所述倍增区27的厚度较小，从而导致载流子需要经过很长一段距离的耗尽区(从P-N结区一直到所述本征掺杂层211与基底21相接的范围内)才能产生雪崩，本实施例中通过形成垂直内建电场使得载流子的扩散速度得到提高，进而使得载流子在耗尽区能量消耗减少，更多的载流子能够扩散到所述倍增区27中，从而提高了雪崩发生的概率。
其中，从所述第一表面朝向所述第二表面的方向上各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，使得在相邻两个所述离子注入区之间形成的内建电场中，不仅包含垂直于所述第一表面的垂直内建电场还包含与所述垂直内建电场非平行的弯曲内建电场。所述弯曲内建电场能够将位于所述本征掺杂层211中所述离子注入区的宽度范围外的边缘区域的载流子在弯曲内建电场的作用下扩散到所述倍增区27中(如图2b中的弯曲的箭头)，提高载流子的利用率，进而提高半导体器件的探测效率。
所述垂直内建电场在所述第一表面上的正投影与最靠近所述第一离子掺杂区22的离子注入区在所述第一表面上的正投影重叠；所述弯曲内建电场位于所述垂直内建电场***且在所述第一表面上的正投影与最远离所述第一离子掺杂区22的离子注入区在所述第一表面上的正投影重叠或相交。
各层所述离子注入区可以包括但不限于层层包裹或者层层堆叠，根据需要进行设置。当各层所述离子注入区层层包裹时，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度从所述第一离子掺杂区22与所述第二离子掺杂区23界面朝向所述第二表面延伸，即在相邻两层所述离子注入区中，远离所述第一离子掺杂区22的所述离子注入区不仅位于靠近所述第一离子掺杂区22的所述离子注入区的底面，远离所述第一离子掺杂区22的所述离子注入区还位于靠近所述第一离子掺杂区22的所述离子注入区的侧面，即远离所述第一离子掺杂区22的所述离子注入区呈凹槽形包裹靠近所述第一离子掺杂区22的所述离子注入区。当各层所述离子注入区层层堆叠时，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度从相邻所述离子注入区界面朝向所述第二表面延伸，呈台阶状分布类似半球形，即在相邻两层所述离子注入区中，远离所述第一离子掺杂区22的所述离子注入区仅位于靠近所述第一离子掺杂区22的所述离子注入区的底面，远离所述第一离子掺杂区22的所述离子注入区不包括位于靠近所述第一离子掺杂区22的所述离子注入区的侧面。各层所述离子注入区可以共用同一轴线；在相邻两层所述离子注入区中，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度可以相同也可以不同。
所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以位于各层所述离子注入区在平行于所述第一表面的方向上的最大宽度与最小宽度之间；或者，所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以大于各层所述离子注入区在平行于所述第一表面的方向上的最大宽度；或者，所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以小于各层所述离子注入区在平行于所述第一表面的方向上的最小宽度。一实施例中，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度，以避免所述光电二极管横向边缘击穿；其中，当各层所述离子注入区层层堆叠时，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度为最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面的方向上的宽度，那么，最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面方向上的宽度；当各层所述离子注入区层层包裹时，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度为最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面的方向上的宽度，那么，最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面方向上的宽度。
并且，最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度越大，则所述倍增区27在平行于所述第一表面方向上的宽度越大；最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度越大，则位于所述本征掺杂层211中所述离子注入区边缘区域的载流子扩散到所述倍增区27中的数量越多，从而实现所述倍增区27边缘区域的载流子也能在弯曲内建电场的作用下扩散到所述倍增区27中而提高载流子的利用率，提高半导体器件的探测效率。
在图2a～图2b所示的实施例中，所述第二离子掺杂区23包含从所述第一表面朝向所述第二表面的方向上层层堆叠的四层离子注入区，即层层堆叠的第一离子注入区231、第二离子注入区232、第三离子注入区233和第四离子注入区234，所述第一离子注入区231至所述第四离子注入区234的离子掺杂浓度逐渐增大，所述第一离子注入区231至所述第四离子注入区234在平行于所述第一表面的方向上的宽度逐渐增大。所述第二离子掺杂区23内的离子注入区层数不做具体限制，可以根据需要进行设置。
所述半导体器件还包括：离子重掺杂区221，形成于所述第一离子掺杂区22的表面，所述离子重掺杂区221与所述第一离子掺杂区22的掺杂类型相同。
所述半导体器件还包括：保护环24，形成于所述第一离子掺杂区22的***。所述保护环24环绕所述第一离子掺杂区22，所述保护环24与所述第一离子掺杂区22之间间隔有所述衬底。
优选的，所述保护环24的深度不小于所述第一离子掺杂区22的深度。
所述保护环24可以为浅沟槽隔离结构或者离子掺杂环。若所述保护环24为离子掺杂环，所述离子掺杂环的掺杂类型可以为N型或P型。
所述半导体器件还包括：环形的深沟槽隔离结构(未图示)，形成于所述保护环24***的衬底中，所述深沟槽隔离结构与所述保护环24之间间隔所述衬底，所述深沟槽隔离结构用于实现相邻的光电二极管之间的隔离，避免串扰。
所述深沟槽隔离结构的深度不小于所述第一离子掺杂区22的深度。
所述深沟槽隔离结构形成于所述衬底中的环形沟槽(未图示)中，所述深沟槽隔离结构包括覆盖于所述环形沟槽的内表面上的绝缘材料层(未图示)以及填满所述环形沟槽的导电层(未图示)。
其中，由于在本发明的实施例中，无需通过增大所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度来使得所述倍增区27的宽度增大，避免所述倍增区27的宽度过大而导致在形成所述浅沟槽隔离结构和所述深沟槽隔离结构时刻蚀沟槽所产生的缺陷、损伤等直接与所述倍增区27接触，进而避免导致引起暗计数率增加而降低器件性能。
所述半导体器件还包括：第一电极25和第二电极26，所述第一电极25形成于所述离子重掺杂区221上，所述第二电极26形成于所述衬底的第一表面或第二表面，在图2a～图2b所示的实施例中，所述第二电极26形成于所述衬底的第二表面；所述离子重掺杂区221用于将所述第一离子掺杂区22接出，使得在通过所述第一电极25向所述第一离子掺杂区22施加电压时，减小接触电阻；通过所述第一电极25和所述第二电极26向所述光电二极管中施加反向偏置电压。
综上所述，本发明提供的半导体器件，包括：衬底，所述衬底具有相背的第一表面和第二表面；掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。本发明的半导体器件能够提高半导体器件的探测效率。
本发明一实施例提供一种半导体器件的制造方法，参阅图3，图3是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，所述衬底具有相背的第一表面和第二表面；
步骤S2、形成掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
下面参阅图2a～图2b更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供一衬底，所述衬底具有相背的第一表面和第二表面。
所述衬底包括基底21和形成于所述基底21上的本征掺杂层211，所述本征掺杂层211为通过外延工艺形成于所述基底21上的外延层，所述本征掺杂层211远离所述基底21一侧为所述第一表面，所述基底21远离所述本征掺杂层211一侧为所述第二表面。
其中，所述基底21与所述本征掺杂层211掺杂类型可以相同也可以不同，例如，所述基底21的掺杂类型为P型，所述本征掺杂层211的掺杂类型可以为N型或P型；所述基底21的掺杂类型为N型，所述本征掺杂层211的掺杂类型可以为N型或P型。优选的，所述基底21为P+型，所述本征掺杂层211为P-型，且所述基底21掺杂浓度大于所述本征掺杂层211掺杂浓度。
所述衬底的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)等。
按照步骤S2，形成掺杂类型相反的第一离子掺杂区22和第二离子掺杂区23，所述第一离子掺杂区22和所述第二离子掺杂区23形成于所述衬底中，即所述第一离子掺杂区22从所述衬底的第一表面延伸至所述衬底中，所述第二离子掺杂区23从所述第一离子掺杂区22远离所述第一表面的一侧朝向所述第二表面延伸。
其中，所述第一离子掺杂区22与所述第二离子掺杂区23可以形成于所述本征掺杂层211中，由于所述本征掺杂层211的离子掺杂浓度很低，远小于所述第一离子掺杂区22与所述第二离子掺杂区23的离子掺杂浓度，因此，所述本征掺杂层211可以作为中性区域。
所述第一离子掺杂区22和所述第二离子掺杂区23掺杂类型相反，所述第二离子掺杂区23、所述基底21和所述本征掺杂层211掺杂类型相同，优选的，所述第一离子掺杂区22掺杂类型为N型，所述第二离子掺杂区23、所述基底21、所述本征掺杂层211掺杂类型为P型，使得所述第一离子掺杂区22和所述第二离子掺杂区23之间形成P-N结。
所述第二离子掺杂区23包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区22与所述第二离子掺杂区23构成缓变结。最靠近所述第一离子掺杂区22的所述离子注入区与所述第一离子掺杂区22之间形成倍增区27。
其中，由于从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大，使得相邻两个所述离子注入区之间构成垂直于所述第一表面的垂直内建电场，且所述垂直内建电场的方向与工作状态下向光电二极管中施加反向偏置电压所产生的电场方向相同，进而使得载流子向所述倍增区27的扩散速度得到提高，从而减少了扩散过程中的载流子损失，提高了雪崩发生的概率，从而提高半导体器件的探测效率。
其中，从所述第一表面朝向所述第二表面的方向上各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，使得在相邻两个所述离子注入区之间形成的内建电场中，不仅包含垂直于所述第一表面的垂直内建电场还包含与所述垂直内建电场非平行的弯曲内建电场。所述弯曲内建电场能够将位于所述本征掺杂层211中的所述离子注入区的宽度范围外的边缘区域的载流子在弯曲内建电场的作用下扩散到所述倍增区27中(如图2b中的弯曲的箭头)，提高载流子的利用率，进而提高半导体器件的探测效率。
各层所述离子注入区可以包括但不限于层层包裹或者层层堆叠，根据需要进行设置。当各层所述离子注入区层层包裹时，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度从所述第一离子掺杂区22与所述第二离子掺杂区23界面朝向所述第二表面延伸，即在相邻两层所述离子注入区中，远离所述第一离子掺杂区22的所述离子注入区不仅位于靠近所述第一离子掺杂区22的所述离子注入区的底面，远离所述第一离子掺杂区22的所述离子注入区还位于靠近所述第一离子掺杂区22的所述离子注入区的侧面，即远离所述第一离子掺杂区22的所述离子注入区呈凹槽形包裹靠近所述第一离子掺杂区22的所述离子注入区。当各层所述离子注入区层层堆叠时，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度从相邻所述离子注入区界面朝向所述第二表面延伸，呈台阶状分布类似半球形，即在相邻两层所述离子注入区中，远离所述第一离子掺杂区22的所述离子注入区仅位于靠近所述第一离子掺杂区22的所述离子注入区的底面，远离所述第一离子掺杂区22的所述离子注入区不包括位于靠近所述第一离子掺杂区22的所述离子注入区的侧面。各层所述离子注入区可以共用同一轴线；在相邻两层所述离子注入区中，各层所述离子注入区在垂直于所述第一表面的方向上的掺杂深度可以相同也可以不同。
所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以位于各层所述离子注入区在平行于所述第一表面的方向上的最大宽度与最小宽度之间；或者，所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以大于各层所述离子注入区在平行于所述第一表面的方向上的最大宽度；或者，所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度可以小于各层所述离子注入区在平行于所述第一表面的方向上的最小宽度。一实施例中，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度，以避免所述光电二极管横向边缘击穿；其中，当各层所述离子注入区层层堆叠时，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度为最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面的方向上的宽度，那么，最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面方向上的宽度；当各层所述离子注入区层层包裹时，所述第二离子掺杂区23与所述第一离子掺杂区22的接触区域在平行于所述第一表面的方向上的宽度为最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面的方向上的宽度，那么，最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度小于所述第一离子掺杂区22在平行于所述第一表面方向上的宽度。
并且，最靠近所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度越大，则所述倍增区27在平行于所述第一表面方向上的宽度越大；最远离所述第一离子掺杂区22的离子注入区在平行于所述第一表面方向上的宽度越大，则位于所述本征掺杂层211中所述离子注入区边缘区域的载流子扩散到所述倍增区27中的数量越多，从而实现所述倍增区27边缘区域的载流子也能在弯曲内建电场的作用下扩散到所述倍增区27中而提高载流子的利用率，提高半导体器件的探测效率。
在图2a～图2b所示的实施例中，所述第二离子掺杂区23包含从所述第一表面朝向所述第二表面的方向上层层堆叠的四层离子注入区，即层层堆叠的第一离子注入区231、第二离子注入区232、第三离子注入区233和第四离子注入区234，所述第一离子注入区231至所述第四离子注入区234的离子掺杂浓度逐渐增大，所述第一离子注入区231至所述第四离子注入区234在平行于所述第一表面的方向上的宽度逐渐增大。所述第二离子掺杂区23内的离子注入区层数不做具体限制，可以根据需要进行设置。
其中，可以采用离子注入工艺，先形成所述第一离子掺杂区22后形成所述第二离子掺杂区23，或者，先形成所述第二离子掺杂区23后形成所述第一离子掺杂区22。
以各层所述离子注入区层层堆叠为例，形成所述第二离子掺杂区23的步骤可以包括：首先，在所述衬底的第一表面形成图案化的掩膜层(未图示)，所述图案化掩膜层具有用于向所述衬底进行离子注入的开口；然后，当沿着所述第一表面朝向所述第二表面的方向依次形成各层所述离子注入区时，可以通过更换光罩多次调整所述开口的宽度变大，且在每次调整所述开口的宽度后，以具有每次调整后宽度的开口的所述图案化掩膜层为掩膜，向所述衬底进行离子注入，离子注入的能量和剂量随着每次调整所述开口的宽度增大而逐渐增大，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区；当沿着所述第二表面朝向所述第一表面的方向依次形成各层所述离子注入区时，可以通过更换光罩多次调整所述开口的宽度变小，且在每次调整所述开口的宽度后，以具有每次调整后宽度的开口的所述图案化掩膜层为掩膜，向所述衬底进行离子注入，离子注入的能量和剂量随着每次调整所述开口的宽度减小而逐渐减小，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区。
并且，每次离子注入后，需要对所述衬底进行退火处理，以去除离子碰撞引起的半导体晶格的断裂或损伤。
所述半导体器件的制造方法还包括：采用离子注入工艺形成离子重掺杂区221于所述第一离子掺杂区22的表面，所述离子重掺杂区221与所述第一离子掺杂区22的掺杂类型相同。
所述半导体器件的制造方法还包括：形成保护环24于所述第一离子掺杂区22的***，所述保护环24环绕所述第一离子掺杂区22，所述保护环24与所述第一离子掺杂区22之间间隔有所述衬底。
优选的，所述保护环24的深度不小于所述第一离子掺杂区22的深度。
所述保护环24可以为浅沟槽隔离结构或者离子掺杂环。若所述保护环24为离子掺杂环，所述离子掺杂环的掺杂类型可以为N型或P型。
所述半导体器件的制造方法还包括：形成环形的深沟槽隔离结构(未图示)于所述保护环24***的衬底中，所述深沟槽隔离结构与所述保护环24之间间隔所述衬底，所述深沟槽隔离结构用于实现相邻的光电二极管之间的隔离，避免串扰。
所述深沟槽隔离结构的深度不小于所述第一离子掺杂区22的深度。
所述深沟槽隔离结构形成于所述衬底中的环形沟槽(未图示)中，所述深沟槽隔离结构包括覆盖于所述环形沟槽的内表面上的绝缘材料层(未图示)以及填满所述环形沟槽的导电层(未图示)。
其中，由于在本发明的实施例中，无需通过增大所述第一离子掺杂区22在平行于所述第一表面的方向上的宽度来使得所述倍增区27的宽度增大，避免所述倍增区27的宽度过大而导致在形成所述浅沟槽隔离结构和所述深沟槽隔离结构时刻蚀沟槽所产生的缺陷、损伤等直接与所述倍增区27接触，进而避免导致引起暗计数率增加而降低器件性能。
所述半导体器件的制造方法还包括：形成第一电极25于所述离子重掺杂区221上，且形成第二电极26于所述衬底的第一表面或第二表面，在图2a～图2b所示的实施例中，所述第二电极26形成于所述衬底的第二表面；所述离子重掺杂区221用于将所述第一离子掺杂区22接出，使得在通过所述第一电极25向所述第一离子掺杂区22施加电压时，减小接触电阻；通过所述第一电极25和所述第二电极26向所述光电二极管中施加反向偏置电压。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，所述衬底具有相背的第一表面和第二表面；形成掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。本发明的半导体器件的制造方法能够提高半导体器件的探测效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底具有相背的第一表面和第二表面；
掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
2.如权利要求1所述的半导体器件，其特征在于，所述衬底包括基底和形成于所述基底上的本征掺杂层，所述第一离子掺杂区与所述第二离子掺杂区形成于所述本征掺杂层中。
3.如权利要求2所述的半导体器件，其特征在于，所述基底的掺杂类型为P型，所述第一离子掺杂区的掺杂类型为N型，所述第二离子掺杂区的掺杂类型为P型。
4.如权利要求1所述的半导体器件，其特征在于，各层所述离子注入区层层堆叠。
5.如权利要求1所述的半导体器件，其特征在于，在相邻两层所述离子注入区中，远离所述第一离子掺杂区的所述离子注入区包裹靠近所述第一离子掺杂区的所述离子注入区。
6.如权利要求1所述的半导体器件，其特征在于，所述第二离子掺杂区与所述第一离子掺杂区的接触区域在平行于所述第一表面的方向上的宽度小于所述第一离子掺杂区在平行于所述第一表面的方向上的宽度。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
保护环，形成于所述第一离子掺杂区的***。
8.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有相背的第一表面和第二表面；
形成掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，各层所述离子注入区层层堆叠。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，在相邻两层所述离子注入区中，远离所述第一离子掺杂区的所述离子注入区包裹靠近所述第一离子掺杂区的所述离子注入区。
11.如权利要求8所述的半导体器件的制造方法，所述半导体器件的制造方法还包括：
形成保护环于所述第一离子掺杂区的***。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211348912.9A CN115621352A (zh) | 2022-10-31 | 2022-10-31 | 半导体器件及其制造方法 |
| PCT/CN2022/137471 WO2024092961A1 (zh) | 2022-10-31 | 2022-12-08 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211348912.9A CN115621352A (zh) | 2022-10-31 | 2022-10-31 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115621352A true CN115621352A (zh) | 2023-01-17 |
Family
ID=84876116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211348912.9A Pending CN115621352A (zh) | 2022-10-31 | 2022-10-31 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115621352A (zh) |
| WO (1) | WO2024092961A1 (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0001139A1 (en) * | 1977-09-01 | 1979-03-21 | Koninklijke Philips Electronics N.V. | Radiation-sensitive avalanche diode and method of manufacturing same |
| US4972242A (en) * | 1989-01-12 | 1990-11-20 | Rca Inc. | Silicon avalanche photodiode with low multiplication noise |
| JPH09186357A (ja) * | 1995-12-29 | 1997-07-15 | Hyundai Electron Ind Co Ltd | アバランシェ・フォトダイオードおよびその製造方法 |
| CN103107231A (zh) * | 2013-02-05 | 2013-05-15 | 武汉电信器件有限公司 | 一种基于非N型InP衬底的雪崩光电二极管及其制备方法 |
| CN103299437A (zh) * | 2010-09-08 | 2013-09-11 | 爱丁堡大学评议会 | 用于cmos电路的单光子雪崩二极管 |
| US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
| CN109449083A (zh) * | 2018-10-24 | 2019-03-08 | 武汉新芯集成电路制造有限公司 | 缓变结、高压器件和半导体器件及其制造方法 |
| CN109638092A (zh) * | 2018-11-15 | 2019-04-16 | 天津大学 | 基于标准cmos工艺的高探测效率低暗计数的spad |
| CN113299787A (zh) * | 2021-05-21 | 2021-08-24 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN114141886A (zh) * | 2021-11-22 | 2022-03-04 | 江苏尚飞光电科技股份有限公司 | 一种雪崩光电二极管阵列探测器 |
| CN114242826A (zh) * | 2021-12-02 | 2022-03-25 | 武汉新芯集成电路制造有限公司 | 单光子雪崩二极管及其形成方法 |
| US20220238744A1 (en) * | 2019-06-03 | 2022-07-28 | Ams Ag | Semiconductor body, avalanche photodiode and method for fabricating a semiconductor body |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716792B2 (en) * | 2008-09-30 | 2014-05-06 | Infineon Technologies Austria Ag | Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device |
| CN103178120A (zh) * | 2011-12-26 | 2013-06-26 | 江苏宏微科技有限公司 | 外延型快速恢复二极管及其制备方法 |
| CN112825339A (zh) * | 2019-11-20 | 2021-05-21 | 深圳市灵明光子科技有限公司 | 光电探测单元、光电探测结构和光电探测器及其制备方法 |
-
2022
- 2022-10-31 CN CN202211348912.9A patent/CN115621352A/zh active Pending
- 2022-12-08 WO PCT/CN2022/137471 patent/WO2024092961A1/zh unknown
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0001139A1 (en) * | 1977-09-01 | 1979-03-21 | Koninklijke Philips Electronics N.V. | Radiation-sensitive avalanche diode and method of manufacturing same |
| US4972242A (en) * | 1989-01-12 | 1990-11-20 | Rca Inc. | Silicon avalanche photodiode with low multiplication noise |
| JPH09186357A (ja) * | 1995-12-29 | 1997-07-15 | Hyundai Electron Ind Co Ltd | アバランシェ・フォトダイオードおよびその製造方法 |
| CN103299437A (zh) * | 2010-09-08 | 2013-09-11 | 爱丁堡大学评议会 | 用于cmos电路的单光子雪崩二极管 |
| CN103107231A (zh) * | 2013-02-05 | 2013-05-15 | 武汉电信器件有限公司 | 一种基于非N型InP衬底的雪崩光电二极管及其制备方法 |
| US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
| CN109449083A (zh) * | 2018-10-24 | 2019-03-08 | 武汉新芯集成电路制造有限公司 | 缓变结、高压器件和半导体器件及其制造方法 |
| CN109638092A (zh) * | 2018-11-15 | 2019-04-16 | 天津大学 | 基于标准cmos工艺的高探测效率低暗计数的spad |
| US20220238744A1 (en) * | 2019-06-03 | 2022-07-28 | Ams Ag | Semiconductor body, avalanche photodiode and method for fabricating a semiconductor body |
| CN113299787A (zh) * | 2021-05-21 | 2021-08-24 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN114141886A (zh) * | 2021-11-22 | 2022-03-04 | 江苏尚飞光电科技股份有限公司 | 一种雪崩光电二极管阵列探测器 |
| CN114242826A (zh) * | 2021-12-02 | 2022-03-25 | 武汉新芯集成电路制造有限公司 | 单光子雪崩二极管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024092961A1 (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6090060B2 (ja) | シングルフォトンアバランシェダイオード | |
| US7348608B2 (en) | Planar avalanche photodiode | |
| US4149174A (en) | Majority charge carrier bipolar diode with fully depleted barrier region at zero bias | |
| CN113314638B (zh) | 近红外单光子雪崩二极管探测器及制作方法 | |
| US6359293B1 (en) | Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes | |
| JP2017005276A (ja) | シングルフォトンアバランシェダイオード | |
| US7808015B2 (en) | Apparatus comprising an avalanche photodiode | |
| CN107895743B (zh) | 单光子雪崩光电二极管探测器的装置和方法 | |
| JP2020107901A (ja) | 平面のアバランシェ・フォトダイオード | |
| US6495380B2 (en) | Epitaxially grown avalanche photodiode | |
| CN114242826A (zh) | 单光子雪崩二极管及其形成方法 | |
| JPH04256376A (ja) | アバランシェホトダイオード及びその製造方法 | |
| CN111066157A (zh) | 半导体受光元件及其制造方法 | |
| US6465862B1 (en) | Method and apparatus for implementing efficient CMOS photo sensors | |
| US10658538B2 (en) | Optical detection device | |
| CN115621352A (zh) | 半导体器件及其制造方法 | |
| JP2012174783A (ja) | フォトダイオードおよびフォトダイオードアレイ | |
| CN112289883B (zh) | 一种三维半导体雪崩光电探测芯片及其制备方法 | |
| CA2564218A1 (en) | Planar avalanche photodiode | |
| US20240162365A1 (en) | Avalanche photodetectors with a combined lateral and vertical arrangement | |
| CN117832315A (zh) | 一种cmos apd器件及其制备方法 | |
| CN117936619A (zh) | 一种光载无线电光电二极管结构 | |
| US7061031B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| TW202327117A (zh) | 包括設置於半導體基底中的鍺區的半導體裝置及其形成方法 | |
| JP2815201B2 (ja) | Ｐｉｎホトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |