CN115544954A - 器件漏电流模型及其提取方法 - Google Patents
器件漏电流模型及其提取方法 Download PDFInfo
- Publication number
- CN115544954A CN115544954A CN202211197959.XA CN202211197959A CN115544954A CN 115544954 A CN115544954 A CN 115544954A CN 202211197959 A CN202211197959 A CN 202211197959A CN 115544954 A CN115544954 A CN 115544954A
- Authority
- CN
- China
- Prior art keywords
- leakage current
- function
- length
- active region
- current model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种器件漏电流模型,用于仿真半导体器件的漏电流。器件漏电流模型的漏电流由主体函数乘以第一函数形成。第一函数为由半导体器件的有源区环境参数形成的函数,用于模拟有源区环境对漏电流的影响。本发明还公开了一种器件漏电流模型的提取方法。本发明能模拟有源区环境对器件漏电流的影响,从而能提高模型拟合精度,有利于设计更加合理的版图。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种器件漏电流模型。本发明还涉及一种器件漏电流模型的提取方法。
背景技术
随着晶体管的尺寸越来越小,漏电功耗(leakage power)在芯片整体功耗中所占的比重越来越大,从而影响器件静态功耗。而准确全面地表征集成电路的漏电特性已经成为业界专业人士努力追求的目标。众知漏电流由几个部分组成:1,衬底电流(IB);2,源端电流(IS);3,栅端电流(IG)等等。
本申请则主要关注于栅诱导漏极泄漏电流(GIDL)效应引起的漏电。如图1所示,是现有器件漏电流模型的架构图101,现有器件漏电流模型的公式为:
Idoff=f(w,l,vgs,T) (1);
其中,Idoff表示器件漏电流,主要是指GIDL漏电流;f()表示GIDL漏电流的函数,w表示半导体器件的沟道区的宽度,l表示半导体器件的沟道区的长度,vgs表示半导体器件的栅源电压,T表示半导体器件的工作温度。可以看出,w,l,vgs,T都和半导体器件本身的结构参数相关。
但是实际上,由于受到制备过程中浅沟槽隔离(STI)技术产生的机械应力影响,器件的载流子迁移率、杂质扩散系数和载流子有效质量等物理参数都发生了一系列的变化,导致器件电学参数比如阈值电压、漏端饱和电流等都随着有源区长度尺寸(LOD)即器件栅极到浅沟槽隔离(STI)的距离发生变化。
在先进集成电路里,器件的功耗特别是漏电流及其建模受到越来越多的重视,尤其是高性能的模拟电路中更为重要。现在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术,这些都导致器件周围的环境对器件自身的电学特性影响越来越大。然而不同有源区的环境,对器件沟道的压应力产生的效果有不同,而这也是目前的器件漏电模型里面没有考虑的。
发明内容
本发明所要解决的技术问题是提供一种器件漏电流模型,能模拟有源区环境对器件漏电流的影响,从而能提高模型拟合精度,有利于设计更加合理的版图。为此,本发明还提供一种器件漏电流模型的提取方法。
为解决上述技术问题,本发明提供的器件漏电流模型,用于仿真半导体器件的漏电流。
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响。
进一步的改进是,所述有源区环境参数包括第一有源区长度和第二有源区长度;所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距;所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
进一步的改进是,所述第一函数的参数还包括沟道区的长度和宽度。
其中,f1()表示所述第一函数;pwr()表示幂函数;
SA表示所述第一有源区长度,SB表示所述第二有源区长度;
W表示沟道区的宽度,L表示沟道区的长度;
γ1,α1,A1,B1,b1,C1,c1,D1,d1,γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是,所述器件漏电流模型的主体函数为GIDL漏电流函数;所述GIDL漏电流函数的参数包括:
所述沟道区的宽度和长度,栅源电压和温度。
进一步的改进是,在所述主体函数保持不变的条件下,所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
进一步的改进是,所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
为解决上述技术问题,本发明提供的器件漏电流模型的提取方法中,器件漏电流模型用于仿真半导体器件的漏电流,包括如下步骤:
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成;
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响。
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合。
步骤三、在保持所述主体函数不变的条件下,改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
进一步的改进是,所述有源区环境参数包括第一有源区长度和第二有源区长度;所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距;所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
进一步的改进是,所述第一函数的参数还包括沟道区的长度和宽度。
其中,f1()表示所述第一函数;pwr()表示幂函数;
SA表示所述第一有源区长度,SB表示所述第二有源区长度;
W表示沟道区的宽度,L表示沟道区的长度;
γ1,α1,A1,B1,b1,C1,c1,D1,d1,γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
进一步的改进是,所述器件漏电流模型的主体函数为GIDL漏电流函数;所述GIDL漏电流函数的参数包括:
所述沟道区的宽度和长度,栅源电压和温度。
进一步的改进是,步骤三中,所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
进一步的改进是,所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
进一步的改进是,步骤三完成后,还包括对所述器件漏电流模型进行验证的步骤。
本发明在器件漏电流模型的漏电流的主体函数的基础上增加了由第一函数组成的乘积项,第一函数为由半导体器件的有源区环境参数形成的函数,这样,在有源区环境参数发生改变时,本发明能准确模拟这种改变对漏电流的影响,所以,本发明能模拟有源区环境对器件漏电流的影响,从而能提高模型拟合精度。
本发明的有源区环境参数主要为有源区长度即第一有源区长度和第二有源区长度,故本发明能对各种有源区长度进行更精准建漏电流模型且能更好的反应器件的实际电路中特性。
本发明还能基于器件漏电流模型,设计更加合理的版图。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有器件漏电流模型的架构图;
图2是本发明实施例半导体器件的版图;
图3是本发明实施例器件漏电流模型的架构图;
图4是本发明实施例器件漏电流模型的第一函数的架构图;
图5是本发明实施例器件漏电流模型的提取方法的流程图;
图6A是采用现有器件漏电流模型的漏电流拟合曲线;
图6B是采用本发明实施例器件漏电流模型的漏电流拟合曲线。
具体实施方式
如图2所示,是本发明实施例半导体器件的版图;如图3所示,是本发明实施例器件漏电流模型的架构图301;如图4所示,是本发明实施例器件漏电流模型的第一函数的架构图302;本发明实施例器件漏电流模型,用于仿真半导体器件的漏电流。
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响。如图2所示,本发明实施例中,半导体器件形成于有源区201中,所述有源区201的周侧为场氧如浅沟槽隔离(STI)。所述半导体器件包括栅极结构202。所述栅极结构202通常由栅介质层和栅极导电材料层的叠加而成,所述栅介质层包括栅氧化层或者高介电常数层。所述栅极导电材料层包括多晶硅栅或者金属栅。被所述栅极结构202所覆盖的所述有源区201的表面区域中形成沟道区203;所述栅极结构202的两侧的所述有源区201中形成源区和漏区。所述源区、所述漏区和所述栅极结构202的顶部都形成有接触孔204并通过接触孔205连接到由正面金属层组成的源极、漏极和栅极。
所述有源区环境参数包括第一有源区长度SA和第二有源区长度SB;所述第一有源区长度SA为所述半导体器件的栅极结构202的第一侧面和所述栅极结构202的第一侧面外的场氧之间的间距;所述第二有源区长度SB为所述半导体器件的栅极结构202的第二侧面和所述栅极结构202的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
所述第一函数的参数还包括沟道区的长度L和宽度W。
本发明实施例中,所述器件漏电流模型的主体函数为GIDL漏电流函数;所述GIDL漏电流函数的参数包括:
所述沟道区的宽度和长度,栅源电压和温度。
如图3所示,本发明实施例中,所述器件漏电流模型的漏电流的公式为:
Idoff=f(w,l,vgs,T)*f1(SA,SB) (3)
Idoff表示漏电流。
其中,Idoff表示器件漏电流,主要是指GIDL漏电流
和公式(1)相同,f()表示所述主体函数也即GIDL漏电流的函数,w表示半导体器件的沟道区的宽度,l表示半导体器件的沟道区的长度,vgs表示半导体器件的栅源电压,T表示半导体器件的工作温度。可以看出,w,l,vgs,T都和半导体器件本身的结构参数相关。
如图4所示,所述第一函数的公式为:
其中,f1()表示所述第一函数;pwr()表示幂函数;
SA表示所述第一有源区长度,SB表示所述第二有源区长度;
W表示沟道区的宽度,L表示沟道区的长度;
γ1,α1,A1,B1,b1,C1,c1,D1,d1,γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
本发明实施例中,在所述主体函数保持不变的条件下,所述第一函数的各所述拟合参数通过改变所述第一有源区长度SA和所述第二有源区长度SB,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
所述第一有源区长度SA和所述第二有源区长度SB通过在版图设计中进行修改。
本发明实施例在原有的器件漏电流模型即主体函数的基础上,考虑了有源区长度的变化对器件漏电流影响,从而在原有漏电模型中引入与有源区长度变化相关的函数,从而增加了器件在有源区长度变化对漏电流影响,这就给设计者在电路设计时考虑有源区长度的变化对器件的影响提供很大的帮助,使该新型漏电流模型适用性更好。
本发明实施例在器件漏电流模型的漏电流的主体函数的基础上增加了由第一函数组成的乘积项,第一函数为由半导体器件的有源区环境参数形成的函数,这样,在有源区环境参数发生改变时,本发明实施例能准确模拟这种改变对漏电流的影响,所以,本发明实施例能模拟有源区环境对器件漏电流的影响,从而能提高模型拟合精度。
本发明实施例的有源区环境参数主要为有源区长度即第一有源区长度SA和第二有源区长度SB,故本发明实施例能对各种有源区长度进行更精准建漏电流模型且能更好的反应器件的实际电路中特性。
本发明实施例还能基于器件漏电流模型,设计更加合理的版图。
如图5所示,是本发明实施例器件漏电流模型的提取方法的流程图;本发明实施例器件漏电流模型的提取方法中,器件漏电流模型用于仿真半导体器件的漏电流,包括如下步骤:
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成。
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响。
之后,本发明实施例方法还包括图5中所示的步骤S101和步骤S102。
步骤S101中,设计不同有源区长度尺寸的器件结构。如图2所示,通过版图设计,能改变有源区长度尺寸,并进而改变图2中所示的所述第一有源区长度SA和所述第二有源区长度SB。
之后,根据版图设计将半导体器件制作到半导体衬底上。
步骤S102为测量器件数据。步骤S102能对所述半导体器件的结构参数和电学参数进行测量。
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合。
图5中,步骤二通过循环进行步骤S103和步骤S104实现。
步骤S103中,建立、修改基本的漏电流模型参数。
本发明实施例方法中,基本的漏电流模型为所述主体函数,所述主体函数为所述GIDL漏电流函数,参数包括:所述沟道区的宽度和长度,栅源电压和温度。所述沟道区的宽度和长度,栅源电压和温度都是可测量参数。所述主体函数为:f(w,l,vgs,T);
其中,w表示半导体器件的沟道区的宽度,l表示半导体器件的沟道区的长度,vgs表示半导体器件的栅源电压,T表示半导体器件的工作温度。可以看出,w,l,vgs,T都和半导体器件本身的结构参数相关,都能通过测量得到。f(w,l,vgs,T)中还会设置拟合参数。
步骤S104中,对尺寸和温度相关的数据进行曲线拟合,即,根据w,l,vgs,T进行拟合并得到f(w,l,vgs,T)的拟合参数。如果拟合不好,则对(w,l,vgs,T)的拟合参数进行修改,直至拟合好,拟合好则就得到所述主体函数即f(w,l,vgs,T)。拟合好后则进行后续步骤S105。
步骤三、在保持所述主体函数不变的条件下,改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
本发明实施例方法中,对有源区长度相关的模型曲线拟合主要包括:
所述第一函数的各所述拟合参数通过改变所述第一有源区长度SA和所述第二有源区长度SB,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
所述第一有源区长度SA和所述第二有源区长度SB通过在版图设计中进行修改,即在前面的步骤S101中实现。
图5中,步骤三通过循环进行步骤S105和步骤S106实现。
步骤S105为,建立、修改不同有源区环境相关的模型。本发明实施例方法中,所述有源区环境参数包括第一有源区长度SA和第二有源区长度SB;所述第一有源区长度SA为所述半导体器件的栅极结构202的第一侧面和所述栅极结构202的第一侧面外的场氧之间的间距;所述第二有源区长度SB为所述半导体器件的栅极结构202的第二侧面和所述栅极结构202的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
所述第一函数的参数还包括沟道区的长度和宽度。
其中,f1()表示所述第一函数;pwr()表示幂函数;
SA表示所述第一有源区长度SA,SB表示所述第二有源区长度SB;
W表示沟道区的宽度,L表示沟道区的长度;
γ1,α1,A1,B1,b1,C1,c1,D1,d1,γ2,α2,A2,B2,b2,C2,c2,D2,d2都为拟合参数。
步骤S106为,对有源区长度相关的模型曲线拟合。
如果步骤S106的拟合不好,则返回到步骤S105中对各拟合参数值进行修改,之后再进行步骤S106;如果步骤S106的结果为拟合好,则进行所述器件漏电流模型建立。
本发明实施例方法中,步骤三完成后,还包括对所述器件漏电流模型进行验证的步骤,即进行图5的步骤S107,步骤S107为器件漏电流模型验证。
如图6A所示,是采用现有器件漏电流模型的漏电流拟合曲线;图6A中,曲线401、402和403是三种有源区长度即SA和SB对应的半导体器件的漏电流的测试曲线,测试条件为:源漏电压vds等于0.8V,衬底电压Vbs等于0V,Idoff为栅极电流Id_Vg。
曲线404则是采用现有器件漏电流模型的漏电流拟合曲线,可以看出,在三种有源区长度对应的半导体器件的漏电流的拟合值都相同,故现有器件漏电流模型无法模拟有源区长度对漏电流的影响。
如图6B所示,是采用本发明实施例器件漏电流模型的漏电流拟合曲线;曲线401至403和图6A中的相同;曲线501、502和503则分别为采用本发明实施例器件漏电流模型拟合得到的三种有源区长度的半导体器件的漏电流曲线,可以看出,曲线501和曲线401、曲线502和曲线402以及曲线503和曲线403重合度较好,所以,本发明实施例器件漏电流模型能很好的模拟有源区长度对漏电流的影响,从而能提高模拟精度。
本发明实施例方法中,为了表征不同有源区长度对其器件性能的影响,首先会增加设计与之相关的版图。在增加的设计版图里,要注意包括下面几点:画与器件本体结构不同有源区长度,然后根据该设计版图跑出来的晶圆(wafer)进行测量,对测量数据进行分析,对于现有常规的器件漏电流模型模拟好后,然后开始调整与不同有源区长度尺寸相关的函数系数即f1()的拟合参数。通过比较图6A和图6B可知,图6B比图6A拟合更好;这样就能得到与不同有源区长度漏电流模型,设计者就能通过仿真该模型了解器件在不同有源区长度下的特性情况,就能在开始设计的时候将该因素考虑进去,这样就使得该新型模型更能反映实际器件特性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种器件漏电流模型,其特征在于:器件漏电流模型用于仿真半导体器件的漏电流;
所述器件漏电流模型的漏电流由主体函数乘以第一函数形成;
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响。
2.如权利要求1所述的器件漏电流模型,其特征在于:所述有源区环境参数包括第一有源区长度和第二有源区长度;所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距;所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
3.如权利要求2所述的器件漏电流模型,其特征在于:所述第一函数的参数还包括沟道区的长度和宽度。
5.如权利要求4所述的器件漏电流模型,其特征在于:所述器件漏电流模型的主体函数为GIDL漏电流函数;所述GIDL漏电流函数的参数包括:
所述沟道区的宽度和长度,栅源电压和温度。
6.如权利要求5所述的器件漏电流模型,其特征在于:在所述主体函数保持不变的条件下,所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
7.如权利要求6所述的器件漏电流模型,其特征在于:所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
8.一种器件漏电流模型的提取方法,其特征在于,器件漏电流模型用于仿真半导体器件的漏电流,包括如下步骤:
步骤一、将所述器件漏电流模型的漏电流设置为由主体函数乘以第一函数形成;
所述第一函数为由所述半导体器件的有源区环境参数形成的函数,用于模拟所述有源区环境对所述漏电流的影响;
步骤二、采用不受有源区环境影响的所述半导体器件对所述主体函数进行参数拟合;
步骤三、在保持所述主体函数不变的条件下,改变所述半导体器件的有源区环境参数对所述第一函数进行拟合得到所述第一函数的拟合参数。
9.如权利要求8所述的器件漏电流模型的提取方法,其特征在于:所述有源区环境参数包括第一有源区长度和第二有源区长度;所述第一有源区长度为所述半导体器件的栅极结构的第一侧面和所述栅极结构的第一侧面外的场氧之间的间距;所述第二有源区长度为所述半导体器件的栅极结构的第二侧面和所述栅极结构的第二侧面外的场氧之间的间距,所述场氧环绕在所述半导体器件的有源区的周侧。
10.如权利要求9所述的器件漏电流模型的提取方法,其特征在于:所述第一函数的参数还包括沟道区的长度和宽度。
12.如权利要求11所述的器件漏电流模型的提取方法,其特征在于:所述器件漏电流模型的主体函数为GIDL漏电流函数;所述GIDL漏电流函数的参数包括:
所述沟道区的宽度和长度,栅源电压和温度。
13.如权利要求12所述的器件漏电流模型的提取方法,其特征在于:步骤三中,所述第一函数的各所述拟合参数通过改变所述第一有源区长度和所述第二有源区长度,对所述器件漏电流模型形成的漏电流曲线和实际测量的漏电流曲线进行拟合得到。
14.如权利要求13所述的器件漏电流模型的提取方法,其特征在于:所述第一有源区长度和所述第二有源区长度通过在版图设计中进行修改。
15.如权利要求8所述的器件漏电流模型的提取方法,其特征在于:步骤三完成后,还包括对所述器件漏电流模型进行验证的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211197959.XA CN115544954A (zh) | 2022-09-29 | 2022-09-29 | 器件漏电流模型及其提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211197959.XA CN115544954A (zh) | 2022-09-29 | 2022-09-29 | 器件漏电流模型及其提取方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115544954A true CN115544954A (zh) | 2022-12-30 |
Family
ID=84731059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211197959.XA Pending CN115544954A (zh) | 2022-09-29 | 2022-09-29 | 器件漏电流模型及其提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115544954A (zh) |
-
2022
- 2022-09-29 CN CN202211197959.XA patent/CN115544954A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8667440B2 (en) | TCAD emulation calibration method of SOI field effect transistor | |
CN102081686B (zh) | Mos晶体管工艺角spice模型的建模方法 | |
KR20040027359A (ko) | 트랜지스터의 확산 길이 의존성을 고려한 회로 시뮬레이션장치 및 트랜지스터 모델 작성 방법 | |
US20070106967A1 (en) | Layout analysis method and apparatus for semiconductor integrated circuit | |
TWI468964B (zh) | 製作電性正確的積體電路的方法 | |
US10345371B2 (en) | Method for parameter extraction of a semiconductor device | |
US20130054209A1 (en) | Modeling Method of SPICE Model Series of SOI FET | |
US8093916B2 (en) | Method of characterizing a semiconductor device and semiconductor device | |
Zhou et al. | Unified MOSFET compact IV model formulation through physics-based effective transformation | |
KR100850092B1 (ko) | Cmos 소자의 spice 모델링 방법 | |
CN107622959B (zh) | 一种tcad仿真中mos电容cv特性曲线的校准方法 | |
US20130054219A1 (en) | Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof | |
CN113257790A (zh) | 漏电测试结构及漏电测试方法 | |
CN101022105B (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
CN115544954A (zh) | 器件漏电流模型及其提取方法 | |
US20050203719A1 (en) | Method for simulating reliability of semiconductor device | |
CN115526143A (zh) | 栅极隧穿电流模型及其提取方法 | |
US20240232468A1 (en) | Device leakage current model and method for extracting the same | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真*** | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
CN115544955A (zh) | 衬底电流模型及其提取方法 | |
CN102915394B (zh) | 一种应用于mosfet电学仿真的psp应力的建模方法 | |
CN109841613B (zh) | 利用具有模拟电路的***产生动态空乏晶体管的模型 | |
CN116842888A (zh) | 一种基于阱临近效应的漏电流模型及其提取方法 | |
CN116451636A (zh) | 器件漏电流模型及其提取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |