CN108875200B - 通用型wpe优化模型及其提取方法 - Google Patents
通用型wpe优化模型及其提取方法 Download PDFInfo
- Publication number
- CN108875200B CN108875200B CN201810612102.7A CN201810612102A CN108875200B CN 108875200 B CN108875200 B CN 108875200B CN 201810612102 A CN201810612102 A CN 201810612102A CN 108875200 B CN108875200 B CN 108875200B
- Authority
- CN
- China
- Prior art keywords
- wpe
- model
- edge
- distance
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种通用型WPE优化模型及其提取方法,包括如下步骤:第一步,设计不同WPE尺寸的器件结构;第二步,测量器件的数据;第三步,建立器件基本模型;第四步,对器件基本模型进行曲线拟合,如果拟合结果与器件数据相符,则进入第五步,否则修改器件基本模型的参数并重复该步骤;第五步,建立不同WPE尺寸的XY两个方向相关的距离函数模型;第六步,对距离函数模型进行曲线拟合,如果拟合结果与器件相符,则进入第七步,否则调整距离函数模型的参数并重复该步骤;第七步,根据器件基本模型和距离函数模型得到WPE优化模型并验证。本发明克服了原有的WPE模型不能同时兼顾X,Y方向的趋势调节,能更准地提取WPE对器件带来的影响,提高WPE模型的适用性。
Description
技术领域
本发明属于半导体集成电路领域,特别是先进工艺里器件stress模型在不同阱环境效应相关特性的表征,具体属于一种通用型WPE优化模型及其提取方法。
背景技术
随着半导体的工艺制程越来越先进,元器件尺寸越来越小,器件周围的环境对于器件本身的电学特性影响越来越明显。现在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术,这些都导致器件周围的环境对器件自身的电学特性影响越来越大。
阱邻近效应(Well Edge-Proximity Effect,简称WPE),其产生的原因在于:植入的离子在光阻材料上发生了散射,在光阻边缘散射离子进入到阱硅表面(即沟道),影响到边缘区域的掺杂浓度,改变了光阻边缘器件的阈值电压,并对器件的迁移率产生影响,据观察阈值偏差可以达到20-100mv,横向范围约3-10um。而且,阱邻近效应在横向X方向和纵向Y方向的影响因工艺原因导致的stress效果也是不同的。
目前,通用型WPE模型的架构如下所示:
VTH0=vth0org+KVTH0we*(SCA+WEB*SCB+WEC*SCC) (1)
μeff=μeff,org*(1+ku0we*(SCA+WEB*SCB+WEC*SCC)) (2)
在上述三个公式中,VTH0为阈值电压,vth0org为基本模型的阈值电压,KVTH0we为阈值电压偏移参数,SCA、SCB、SCC为计算折合后的距离因子,WEB和WEC为模型拟合参数,μeff为有效迁移率因子,μeff,org为基本模型的有效迁移率,ku0we为迁移率变化参数,SCX为SCA、SCB、SCC的基本折算公式,W是器件栅极区域的宽度,L是器件栅极区域的长度,sci为阱的边缘与器件沟道中与阱边缘相邻的边缘在X方向和Y方向的不同距离,n和m为与版图有关的系数,SCref为根据工艺设置的基准距离值。
现有的WPE模型没有办法同时兼顾到横向X方向和纵向Y方向这两方向,这也是目前的WPE模型里面所欠缺的。
发明内容
本发明要解决的技术问题是提供一种通用型WPE优化模型及其提取方法,可以克服现有通用型WPE模型不能同时兼顾XY两个方向的趋势调节。
为解决上述技术问题,本发明提供的通用型WPE优化模型的提取方法,包括如下步骤:
第一步,设计不同WPE尺寸的器件结构;
第二步,测量器件的数据;
第三步,建立器件的基本模型;
第四步,对器件基本模型进行常规模型曲线拟合,如果拟合结果与器件数据相符,则进入第五步,否则修改器件基本模型相关的参数并重复该步骤;
第五步,建立不同WPE尺寸的XY两个方向相关的距离函数模型;
第六步,对距离函数模型进行曲线拟合,如果拟合结果与器件数据相符,则进入第七步,否则调整距离函数模型的参数,并重复该步骤;
第七步,利用器件基本模型和距离函数模型得到新的WPE优化模型,并验证器件的WPE优化模型。
其中,在第二步中,器件的数据包括栅极区域的长度和宽度。
其中,在第四步中,对器件基本模型的尺寸、电压、温度进行曲线拟合。
其中,在第五步中,与WPE相关的距离函数模型公式如下:
其中,X1和X2分别为在横向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,Y1和Y2分别为在纵向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,dvth_wpe为WPE对阈值电压的影响偏移量,fu0_wpe为WPE对迁移率的影响因子,fvsat_wpe为WPE对饱和速率的影响因子,W为器件栅极区域的宽度,L为器件栅极区域的长度,kvth0wea、kvth0web,ku0wea、ku0web,kvsatwea、kvsatweb、b1、c1、d1、b2、c2、d2,α1、β1、α2、β2,A1、A2都为拟合参数,pwr()为求幂函数,l、w、p分别为与尺寸相关的比例因子。
进一步的,距离函数模型中拟合参数以及与尺寸相关的比例因子的确定步骤如下:
步骤1,固定阱边缘与器件沟道对应边缘在横向方向上的距离,多次变换阱边缘与器件沟道对应边缘在纵向方向上的距离;
步骤2,固定阱边缘与器件沟道对应边缘在纵向方向上的距离,多次变换阱边缘与器件沟道对应边缘在横向方向上的距离;
步骤3,计算得到所有的拟合参数以及与尺寸相关的比例因子。
或者进一步的,距离函数模型中拟合参数以及与尺寸相关的比例因子的确定步骤如下:
步骤1,固定阱边缘与器件沟道对应边缘在纵向方向上的距离,多次变换阱边缘与器件沟道对应边缘在横向方向上的距离;
步骤2,固定阱边缘与器件沟道对应边缘在横向方向上的距离,多次变换阱边缘与器件沟道对应边缘在纵向方向上的距离;
步骤3,计算得到所有的拟合参数以及与尺寸相关的比例因子。
其中,在第七步中,新的WPE优化模型公式如下:
F(vth0)=f(vth0)+dvth_wpe
F(u0)=f(u0)*fu0_wpe
F(vsat)=f(vsat)*fvsat_wpe
其中,vth0为阈值电压,u0为物理迁移率,vsat为饱和速率,f(vth0)、f(u0)、f(vsat)是器件基本模型中关于阈值电压、物理迁移率、饱和速率的函数关系。
本发明克服了原有的WPE模型不能同时兼顾X,Y方向的趋势调节,能更准地提取WPE对器件带来的影响,设计者可以通过仿真该模型了解器件在阱离器件沟道的距离不同时的性能情况,以便在电路开始设计的时候将该因素考虑进去,这样就可以使该优化模型更能反映实际器件特性,提高WPE模型的适用性。
附图说明
图1为本发明的通用型WPE优化模型的提取流程图;
图2为采用本发明WPE优化模型的器件版图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
为了克服现有WPE模型无法兼顾XY两个方向的趋势调节的问题,本发明引入与阱边缘离器件沟道对应边缘之间不同距离(X1,Y1,X2,Y2)相关的函数,进行通用型WPE优化模型的提取。如图2所示,版图包括阱201和栅极区域204,沟道区域202和有源区域203均形成于阱201内,栅极区域204的长度为L,宽度为W。
具体的通用型WPE优化模型的提取方法,如图1所示,包括如下步骤:
第一步,设计不同WPE尺寸的器件结构,其中不同WPE尺寸指的是阱边缘与器件沟道相邻边缘之间的距离X1、Y1、X2、Y2发生变化;
第二步,测量器件的数据,包括栅极区域204的长度L和宽度W,如图2所示;
第三步,建立器件的基本模型;
第四步,对器件基本模型的尺寸、电压、温度等相关数据进行常规模型曲线拟合,如果拟合结果与器件数据相符,则进入第五步,否则修改器件基本模型中与器件尺寸、电压、温度相关的参数并重复该步骤;
第五步,建立不同WPE尺寸的XY两个方向相关的距离函数模型;
第六步,对距离函数模型进行曲线拟合,如果拟合结果与器件数据相符,则进入第七步,否则调整距离函数模型的参数(即下述阱边缘与器件沟道中与阱边缘相邻的边缘在X方向和Y方向的距离(X1,Y1,X2,Y2)相关的函数模型中的拟合参数和与尺寸相关的比例因子),并重复该步骤;
第七步,利用器件基本模型和距离函数模型得到新的WPE优化模型,并验证器件的WPE优化模型。
在本发明中,阱边缘与器件沟道中与阱边缘相邻的边缘在X方向和Y方向的距离(X1,Y1,X2,Y2)相关的函数模型,即在上述提取方法中的第五步中,计算公式如下:
上述三个公式中,X1和X2分别为在横向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,Y1和Y2分别为在纵向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,dvth_wpe为WPE对阈值电压的影响偏移量,fu0_wpe为WPE对迁移率的影响因子,fvsat_wpe为WPE对饱和速率的影响因子,W为器件栅极区域的宽度,L为器件栅极区域的长度,kvth0wea、kvth0web,ku0wea、ku0web,kvsatwea、kvsatweb、b1、c1、d1、b2、c2、d2,α1、β1、α2、β2,A1、A2都为本发明WPE的拟合参数,pwr()为求幂函数,l、w、p分别为与尺寸相关的比例因子。
基于器件的基本模型以及上述阱边缘与器件沟道中与阱边缘相邻的边缘在X方向和Y方向(X1,Y1,X2,Y2)相关的距离函数模型,可以得到上述提取方法第七步中新的通用型WPE优化模型如下:
F(vth0)=f(vth0)+dvth_wpe (10)
F(u0)=f(u0)*fu0_wpe (11)
F(vsat)=f(vsat)*fvsat_wpe (12)
在上述公式中,vth0为阈值电压,u0为物理迁移率,vsat为饱和速率,f(vth0)、f(u0)、f(vsat)是在器件基本模型中关于阈值电压、物理迁移率、饱和速率的现有函数关系,其计算方式属于本领域公知常识,故在此不展开描述。
为了表征阱(Well)离器件沟道距离的变化(也就是不同WPE尺寸)对器件的影响,首先增加设计与之相关的版图。在增加的设计版图里,分别画出阱的各边缘与器件沟道对应边缘之间的不同距离X1,Y1,X2,Y2,如图2所示,对该设计版图的wafer进行数据测量(主要是栅极区域的长度L和宽度W),对测量数据进行分析,同时针对器件模型的尺寸、电压、温度等数据进行常规的器件模型模拟,器件模型模拟完成后建立和阱边缘与器件沟道对应边缘之间距离相关的距离函数模型,通过曲线拟合调整与不同WPE尺寸的(X1,Y1,X2,Y2)相关函数中的所有拟合参数和比例因子,这样我们就可以得到考虑了不同WPE尺寸对器件影响的WPE优化模型。其中,距离函数模型(即公式7至公式9)初步建立后需要确定公式中的所有系数,通常固定阱边缘与器件沟道对应边缘在一个方向上的距离,多次变换阱边缘与器件沟道对应边缘在另一个方向上的距离得到足够的关系式,然后改变固定距离的对象,重复上述步骤,最终得到距离函数模型中的所有系数,包括拟合参数以及比例因子。也就是说,例如先固定阱边缘与器件沟道对应边缘在X方向上的距离X1和X2,变换阱边缘与器件沟道对应边缘在Y方向上的距离Y1和Y2,计算得到部分系数,再固定阱边缘与器件沟道对应边缘在Y方向上的距离Y1和Y2,变换阱边缘与器件沟道对应边缘在X方向上的距离X1和X2,得到其余系数。
因此,本发明克服了原有的WPE模型不能同时兼顾X,Y方向的趋势调节,能更准地提取WPE对器件带来的影响,设计者可以通过仿真该模型了解器件在阱离器件沟道的距离不同时的性能情况,以便在电路开始设计的时候将该因素考虑进去,这样就可以使该优化模型更能反映实际器件特性,提高WPE模型的适用性。
以上通过具体实施例对本发明进行了详细的说明,该实施例仅仅是本发明的较佳实施例,本发明并不局限于上述实施方式。在不脱离本发明原理的情况下,本领域的技术人员做出的等效置换和改进,均应视为在本发明所保护的技术范畴内。
Claims (6)
1.一种通用型WPE优化模型的提取方法,其特征在于,包括如下步骤:
第一步,设计不同WPE尺寸的器件结构;
第二步,测量器件的数据;
第三步,建立器件的基本模型;
第四步,对器件基本模型进行常规模型曲线拟合,如果拟合结果与器件数据相符,则进入第五步,否则修改器件基本模型相关的参数并重复该步骤;
第五步,建立不同WPE尺寸的XY两个方向相关的距离函数模型;
第六步,对距离函数模型进行曲线拟合,如果拟合结果与器件数据相符,则进入第七步,否则调整距离函数模型的参数,并重复该步骤;
第七步,利用器件基本模型和距离函数模型得到新的WPE优化模型,并验证器件的WPE优化模型;
在第五步中,与WPE相关的距离函数模型公式如下:
其中,X1和X2分别为在横向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,Y1和Y2分别为在纵向方向上阱边缘和器件沟道中与该边缘相邻的边缘之间的距离,dvth_wpe为WPE对阈值电压的影响偏移量,fu0_wpe为WPE对迁移率的影响因子,fvsat_wpe为WPE对饱和速率的影响因子,W为器件栅极区域的宽度,L为器件栅极区域的长度,kvth0wea、kvth0web,ku0wea、ku0web,kvsatwea、kvsatweb、b1、c1、d1、b2、c2、d2,α1、β1、α2、β2,A1、A2都为拟合参数,pwr()为求幂函数,l、w、p分别为与尺寸相关的比例因子。
2.根据权利要求1所述的通用型WPE优化模型的提取方法,其特征在于,在第二步中,器件的数据包括栅极区域的长度和宽度。
3.根据权利要求1所述的通用型WPE优化模型的提取方法,其特征在于,在第四步中,对器件基本模型的尺寸、电压、温度进行曲线拟合。
4.根据权利要求1所述的通用型WPE优化模型的提取方法,其特征在于,距离函数模型中拟合参数以及与尺寸相关的比例因子的确定步骤如下:
步骤1,固定阱边缘与器件沟道对应边缘在横向方向上的距离,多次变换阱边缘与器件沟道对应边缘在纵向方向上的距离;
步骤2,固定阱边缘与器件沟道对应边缘在纵向方向上的距离,多次变换阱边缘与器件沟道对应边缘在横向方向上的距离;
步骤3,计算得到所有的拟合参数以及与尺寸相关的比例因子。
5.根据权利要求1所述的通用型WPE优化模型的提取方法,其特征在于,距离函数模型中拟合参数以及与尺寸相关的比例因子的确定步骤如下:
步骤1,固定阱边缘与器件沟道对应边缘在纵向方向上的距离,多次变换阱边缘与器件沟道对应边缘在横向方向上的距离;
步骤2,固定阱边缘与器件沟道对应边缘在横向方向上的距离,多次变换阱边缘与器件沟道对应边缘在纵向方向上的距离;
步骤3,计算得到所有的拟合参数以及与尺寸相关的比例因子。
6.根据权利要求1所述的通用型WPE优化模型的提取方法,其特征在于,在第七步中,新的WPE优化模型公式如下:
F(vth0)=f(vth0)+dvth_wpe
F(u0)=f(u0)*fu0_wpe
F(vsat)=f(vsat)*fvsat_wpe
其中,vth0为阈值电压,u0为物理迁移率,vsat为饱和速率,f(vth0)、f(u0)、f(vsat)是器件基本模型中关于阈值电压、物理迁移率、饱和速率的函数关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810612102.7A CN108875200B (zh) | 2018-06-14 | 2018-06-14 | 通用型wpe优化模型及其提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810612102.7A CN108875200B (zh) | 2018-06-14 | 2018-06-14 | 通用型wpe优化模型及其提取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108875200A CN108875200A (zh) | 2018-11-23 |
CN108875200B true CN108875200B (zh) | 2022-08-09 |
Family
ID=64338903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810612102.7A Active CN108875200B (zh) | 2018-06-14 | 2018-06-14 | 通用型wpe优化模型及其提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108875200B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111507052A (zh) * | 2020-04-26 | 2020-08-07 | 上海华力集成电路制造有限公司 | 一种不同陪衬版图环境的电阻模型及其提取方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586322B1 (en) * | 2007-05-02 | 2009-09-08 | Altera Corporation | Test structure and method for measuring mismatch and well proximity effects |
CN101681878A (zh) * | 2007-10-26 | 2010-03-24 | 新思科技有限公司 | 用于布图布线***中设计优化的填充单元 |
CN103295887A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 改善阱邻近效应的方法 |
US8650020B1 (en) * | 2009-01-30 | 2014-02-11 | Xilinx, Inc. | Modeling second order effects for simulating transistor behavior |
CN106777545A (zh) * | 2016-11-25 | 2017-05-31 | 上海华力微电子有限公司 | 一种电阻闪烁噪声模型的建立方法及*** |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335562A (ja) * | 2006-06-14 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
US20080169516A1 (en) * | 2007-01-17 | 2008-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices for alleviating well proximity effects |
-
2018
- 2018-06-14 CN CN201810612102.7A patent/CN108875200B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586322B1 (en) * | 2007-05-02 | 2009-09-08 | Altera Corporation | Test structure and method for measuring mismatch and well proximity effects |
CN101681878A (zh) * | 2007-10-26 | 2010-03-24 | 新思科技有限公司 | 用于布图布线***中设计优化的填充单元 |
US8650020B1 (en) * | 2009-01-30 | 2014-02-11 | Xilinx, Inc. | Modeling second order effects for simulating transistor behavior |
CN103295887A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 改善阱邻近效应的方法 |
CN106777545A (zh) * | 2016-11-25 | 2017-05-31 | 上海华力微电子有限公司 | 一种电阻闪烁噪声模型的建立方法及*** |
Non-Patent Citations (5)
Title |
---|
40nm_MOSFET版图邻近效应模型的研究和建立;朱诗倩;《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》;20151015(第10期);摘要,第三章-第四章 * |
DRE: A Framework for Early Co-Evaluation of Design Rules, Technology Choices, and Layout Methodologies;Rani S. Ghaida等;《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》;20120816;第31卷(第9期);1379-1392页 * |
Layout-Dependent Effects-Aware Analytical Analog Placement;Hung-Chih Ou等;《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》;20151017;第35卷(第8期);1243-1254页 * |
Performance-driven SRAM macro design with parameterized cell considering layout-dependent effects;Yu Zhang等;《2013 IFIP/IEEE 21st International Conference on Very Large Scale Integration》;20131125;13933453页 * |
基于40nm工艺的版图邻近效应研究;武纹吉;《中国优秀硕士学位论文全文数据库 信息科技辑》;20180415(第4期);I135-311页 * |
Also Published As
Publication number | Publication date |
---|---|
CN108875200A (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102081686B (zh) | Mos晶体管工艺角spice模型的建模方法 | |
CN102142057B (zh) | 应用于mosfet电学仿真的bsim4应力的建模方法 | |
JP4335862B2 (ja) | 半導体集積回路の特性抽出方法及び特性抽出装置 | |
US20080021689A1 (en) | Method for designing semiconductor integrated circuit and method of circuit simulation | |
US8621409B2 (en) | System and method for reducing layout-dependent effects | |
US8001494B2 (en) | Table-based DFM for accurate post-layout analysis | |
US8498855B2 (en) | Circuit simulation based on gate spacing from adjacent MOS transistors | |
CN105760604B (zh) | 基于版图邻近效应的统计模型的建模方法 | |
CN105226054B (zh) | 一种通用失配模型及其提取方法 | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
CN101739470B (zh) | Mos晶体管多尺寸器件的工艺偏差模型的建立方法 | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
JP2006343217A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
CN108763830B (zh) | 半导体器件的闪烁噪声模型及其提取方法 | |
US20080072199A1 (en) | Method for designing semiconductor integrated circuit | |
US8650020B1 (en) | Modeling second order effects for simulating transistor behavior | |
CN107292026A (zh) | 一种工艺参数波动引起mosfet性能变化的估计方法 | |
CN106815411B (zh) | 多叉指mos器件版图邻近效应的建模方法 | |
US20060190863A1 (en) | Method for improving accuracy of MOSFET models used in circuit simulation integrated circuits | |
CN114417581A (zh) | 基于spice模型的仿真方法、仿真*** | |
CN102915394B (zh) | 一种应用于mosfet电学仿真的psp应力的建模方法 | |
CN108038322A (zh) | 一种spice集中模型的建模方法及*** | |
CN104657558A (zh) | 提取lod效应模型的方法 | |
US20240232468A1 (en) | Device leakage current model and method for extracting the same | |
Pramanik et al. | Process induced layout variability for sub 90nm technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |