CN115527875A - 晶圆接合***及其方法 - Google Patents

晶圆接合***及其方法 Download PDF

Info

Publication number
CN115527875A
CN115527875A CN202210219660.3A CN202210219660A CN115527875A CN 115527875 A CN115527875 A CN 115527875A CN 202210219660 A CN202210219660 A CN 202210219660A CN 115527875 A CN115527875 A CN 115527875A
Authority
CN
China
Prior art keywords
wafer
bonding
pressure
chamber
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210219660.3A
Other languages
English (en)
Inventor
陈翰德
邓运桢
蔡承峯
许志成
张惠政
杨育佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115527875A publication Critical patent/CN115527875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/8009—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80091—Under pressure
    • H01L2224/80093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种晶圆接合***及其方法，在一实施方式中，晶圆接合***包含腔室、气体输入孔与气体输出孔配置以控制腔室的压力在1×10‑2毫巴至1520托的范围内、第一晶圆座具有第一表面，以支撑第一晶圆、与第二晶圆座具有第二表面以支撑第二晶圆，第二表面相对第一表面，第二晶圆座与第一晶圆座可相对彼此移动，其中支撑第二晶圆的第二表面划分为多个区域，其中每一个区域的真空压力独立于其他区域进行控制。

Description

晶圆接合***及其方法
技术领域
本揭露的实施方式是有关于一种晶圆接合***及其方法。
背景技术
在晶圆-晶圆接合技术中，研发了各方法以将两个封装构件(例如晶圆)接合在一起。可用的接合方法包含熔融接合、共晶接合、直接金属接合、混合接合、及其他相似者。在熔融接合中，晶圆的氧化物表面接合至另一晶圆的氧化物表面或硅表面。在共晶接合中，将两个共晶材料放置在一起，且施加了高温与高压。这些共晶材料因此熔化。当熔化的共晶材料固化时，这些晶圆接合在一起。在直接金属-金属接合中，两金属垫会于高温中互相挤压，且金属垫的交互扩散造成金属垫的接合。在混合接合中，两晶圆的金属垫经由直接金属-金属接合彼此接合，并且两晶圆中的其中的一者的氧化物表面接合至另一晶圆的氧化物表面或硅表面。
发明内容
依照一实施方式，晶圆接合***包含腔室；气体输入孔与气体输出孔配置以控制腔室的压力在1×10-2毫巴至1520托的范围内；第一晶圆座，其具有第一表面，以支撑第一晶圆；与第二晶圆座，其具有第二表面以支撑第二晶圆，第二表面相对第一表面，第一晶圆座与第二晶圆座可相对彼此移动，其中支撑第二晶圆的第二表面划分为多个区域，其中每一个区域的真空压力可独立于其他区域进行控制。
依照一实施方式，接合晶圆的方法包含:在腔室内耦合第一晶圆至第一晶圆座的第一表面，且耦合第二晶圆至第二晶圆座的第二表面，其中第一晶圆座的第一表面包含多个区域，多个区域的每一个区域的真空压力可独立于多个区域的其余区域进行控制；通过使空气或气体流入腔室内或从腔室移除空气或气体，以将腔室的压力调整至第一压力；进行接合，以通过将第二晶圆压向第一晶圆，使第二晶圆与第一晶圆接合在一起，其中接合在第一接合波速下进行，其中第一接合波速取决于第一压力。
依照一实施方式，接合晶圆的方法包含：对第一封装构件或第二封装构件的至少一者的表面上进行电浆活化；使第一封装构件支撑在腔室内的第一晶圆座的第一表面上，其中第一晶圆座的第一表面的不同区域具有可独立控制的真空压力；使第二封装构件支撑在腔室内的第二晶圆座的第二表面上，第二晶圆座面向第一晶圆座；且对第一封装构件与第二封装构件进行接合，其中接合包含：调整腔室的压力至第一压力；以及使用推针对第二封装构件施加压力，以使得第二封装构件在第一点与第一封装构件接触，且第二封装构件与第一封装构件是在第一接合波速下从第一点开始耦合，并向外往第二封装构件与第一封装构件的边缘移动，其中第一接合波速是取决于第一压力。
附图说明
从以下详细描述及附随的图，能最佳地了解本揭露的内容。要强调的是，根据业界的标准实务，各特征并未依比例绘制并只用以图示为目的。事实上，为了阐明讨论的内容，各特征的尺寸均可任意地增加或缩减。
图1是绘示依照一些实施方式的制程流程与接合***的示意图；
图2是绘示依照一些实施方式的接合***的俯视图；
图3至图6是绘示依照一些实施方式的两封装构件在混合接合的中间阶段的剖面图；
图7是绘示依照一些实施方式的晶圆接合机的剖面图；
图8A与图8B是绘示依照一些实施方式的晶圆接合机的下晶圆座的俯视图。
【符号说明】
100:封装构件、晶圆
102:基材
104:主动元件
106:金属线与介层窗、导电迹线
108:介电层
110:表面介电层
112:金属垫、接合垫
114:金属氧化物区、金属氧化物
200:封装构件、晶圆
202:基材
204:主动元件
206:金属线与介层窗
208:介电层
210:表面介电层
212:金属垫、接合垫
214:金属氧化物区、金属氧化物
300:晶圆接合***
302:装载站
303:搬运机器人
304:对位器
306:表面处理站
308:清洗站
310:冷却站
312:接合站
402:气体输入孔
404:气体输出孔
405:腔室
406:真空泵浦
410:上晶圆座
412:推针
418:下晶圆座
422:管子
424:进水口
442:第一开口
505:中间区域
510:外部区域
515:内部区域
520:中间区域
525:外部区域
530:第一内部区域
535:第二内部区域
P1:第一点
具体实施方式
以下的揭露提供了许多不同实施方式或实施例，以实施所提供的标的的不同特征。以下所描述的构件与安排的特定实施例是用以简化本揭露。当然这些仅为实施例并且非以作为限制为目标。举例而言，于下列描述中，第一特征形成于第二特征上或上方，可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征可能在第一特征与第二特征之间形成的实施方式，以至于第一特征与第二特征可能不会直接接触。除此之外，本揭露在各实施例中可能会重复参考数字和/或字母。此重复是为了简明的目的，其本身并非为了界定描述中的各实施方式和/或配置间的关系。
此外，在此可能使用空间上的相对用语，诸如：“在…之下(beneath)”、“在…下面(below)”、“较低(lower)”、“在…上面(above)”、“较高(upper)”与相似用语，以简明描述如图所示的一部件或特征与另一(另一群)部件或特征的关系的叙述。空间上的相对用语旨在包含设备在使用或操作中除了图上所描绘的定向之外的不同定向。仪器可另外定向(旋转90度或其他定向)，且在此使用的空间关系叙述可同样地依此解释。
依照各种示例性的实施方式提供晶圆接合***。晶圆接合***可在压力范围从真空至760托以上的接合环境中，允许第一半导体晶圆接合至第二半导体晶圆。当在环境压力高于760托的接合环境中进行接合时，降低了接合波速，其使第一半导体晶圆与第二半导体晶圆中的局部压力最小化，且使接合诱发变形最小化。这改善了晶圆-晶圆接合对位。当在低于760托的环境压力下进行接合时，提高了接合波速，其缩减了第一半导体晶圆与第二半导体晶圆接合所需的接合时间。这因此允许晶圆接合***以较快的速率将晶圆接合在一起，并因此提高每小时的晶圆(wafer per hour，WPH)制程速率。除此之外，晶圆接合***可允许下晶圆座划分成多个区域。可调节每一个区域的真空压力，以控制下晶圆座上的每一个区域中的半导体晶圆的部分的机械性质(例如杨氏模量和剪力模量)。由于半导体晶圆的机械性质取决于晶格方向，对不同的晶格方向而言，接合波速也不同，且调节每一个区域的真空压力可控制在区域中的接合波速。
图1是概要地绘示制程流程与用于进行制程流程的晶圆接合***(接合机)300。使用晶圆接合***300以接合两封装构件(例如使用混合接合)。参照图2至图8B，依照实施方式的制程流程于下方简略地描述，且论述了制程流程与晶圆接合***300的细节。在一些实施方式中，可使用晶圆接合***300，经由绝缘体上半导体(SOI)接合、熔融接合(例如亲水性接合或疏水性接合)、混合接合，与其他相似者，以接合两封装构件。
图2是绘示晶圆接合***300的俯视图。参考图1和图2，待接合的封装构件(例如，分别在图3与图4中的封装构件100与封装构件200)经由一或多个装载站302装载进晶圆接合***300内。晶圆接合***300可位于充满例如干净空气或氮气的受控环境中。替代地，晶圆接合***300位于大气中。搬运机器人303将封装构件搬运至对位器304用于校准封装构件至期望的角位置。接着，搬运机器人303将封装构件搬运至表面处理站306，对封装构件的表面进行表面处理/活化。在表面处理中，活化封装构件内的介电材料的暴露的表面。在一些实施方式中，表面处理包含电浆活化步骤。接着，搬运机器人303将封装构件搬运至清洗站308，然后对封装构件进行清洗步骤，以从封装构件的表面移除金属氧化物、化学物质、微粒、与其他非期望物质。依照一些实施方式，清洗站308配置以进行清洗步骤。
接着，搬运机器人303将封装构件搬运至冷却站310，在此使用冷却水将封装构件冷却至约摄氏15度到约摄氏40度的温度范围内。搬运机器人303接着将封装构件搬运至接合站312，接着进行接合以将封装构件接合在一起。接合后，可将接合的封装构件搬运至装载站302，在那里从晶圆接合***卸载封装构件。
参照图3至图8B，于此论述详细的接合制程。参照图3与图4，绘示了封装构件100与封装构件200。封装构件100可包含元件晶圆、封装基板、中介晶圆、与其他相似者。在一些实施方式中，封装构件100包含半导体晶圆，其可包含掺杂硅或非掺杂硅。在一些实施方式中，封装构件100包含氧化物晶圆。封装构件100亦可包含绝缘体上半导体(SOI)基材的主动层。在一些实施方式中，封装构件100亦可包含其他半导体材料例如氮化镓或其他相似者。在封装构件100包含元件晶圆的实施方式中，封装构件100可包含半导体基材102，其可例如为硅基材，但也可以使用其他半导体基材。主动元件104可在基材102的表面上形成，并可包含，举例而言，电晶体。金属线与介层窗106在介电层108内形成，其在一些实施方式中可为低介电系数介电层。低介电系数介电层108可具有低于，举例而言，约3.5、低于约3.0、或低于约2.5的介电系数(k值)。介电层108亦可包含介电系数(k值)大于3.9的非低介电系数材料。金属线与介层窗106可包含铜、铝、镍、钨、或前述的合金。金属线与介层窗106与主动元件104互相连接，并可连接主动元件104至覆盖金属垫112。
在替代的实施方式中，封装构件100是中介晶圆，其中没有主动元件。依照一些实施方式，封装构件100可包含或可不包含被动元件(未示出)，例如电阻器、电容器、电感器、变压器、与其他相似者。
在又一替代的实施方式中，封装构件100为封装基板。在一些实施方式中，封装构件100包含层压封装基板，其中于层压介电层108中镶嵌导电迹线106(其被概要地绘示)。在替代的实施方式中，封装构件100是增层封装基板，其包含核心(未显示)与建构在核心相对二侧的导电迹线(以106表示)。
在每一个实施方式中，其中封装构件100为元件晶圆、中介晶圆、封装基板、与其他相似者。表面介电层110形成在封装构件100的表面。在一些实施方式中，表面介电层110为含硅介电层，其可包含硅氧化物、氮氧化硅、氮化硅、与其他相似者。金属垫112形成在表面介电层110中，并可透过金属线与介层窗106电性耦合至主动元件104。金属垫112亦可由铜、铝、镍、钨、或前述的合金所形成。表面介电层110的上表面与金属垫112的上表面实质上彼此齐平。图3亦绘示金属氧化物区114形成在金属垫112上。金属氧化物区114可为金属垫112因暴露于大气中所形成的自然氧化物区。
在实施方式中，其中封装构件100为元件晶圆、表面介电层110与金属垫112，其可用于后续接合在基材102的前侧(与主动元件104同面)或背侧上，尽管图3绘示了表面介电层110与金属垫112接合在基材102的前侧上。
图4是绘示封装构件200，其用于与封装构件100接合。封装构件200亦可从元件晶圆、中介晶圆、封装基板、与其他相似者中所选择。在一些实施方式中，封装构件200包含半导体晶圆，其可包含掺杂硅或非掺杂硅。在一些实施方式中，封装构件200包含氧化物晶圆。封装构件200亦可包含绝缘体上半导体(SOI)基材的主动层。在一些实施方式中，封装构件200可包含其他半导体材料例如氮化镓与其他相似者。在绘示的图4中，封装构件200包含基材202、主动元件204、介电层208、在介电层208中的金属线与介层窗206、表面介电层210、与金属垫212。封装构件200可具有与封装构件100的描述相似的架构，在此不再赘述。图3至图8B是绘示混合接合制程，其中封装构件200与封装构件100接合。封装构件200中的特征的材料可通过参考封装构件100中的相似特征来找到，在封装构件100中的相似特征以“1”开头，此特征对应至在封装构件200中的特征，并具有以“2”为开头的元件符号。
在使用对位器304校准封装构件100至期望的角位置后，利用搬运机器人303将封装构件100装载进表面处理站306，此为图2中的晶圆接合***300的部分。在封装构件100的表面上进行表面处理。在一些实施方式中，表面处理包含电浆处理。
电浆处理可在真空环境中进行(真空腔室，图未示)，举例而言，其为表面处理站306(图2)的部分。用于产生电浆的处理气体可为含氢气体，其包含第一气体，包含氢(H2)与氩(Ar)；第二气体，包含氢与氮(N2)；或第三气体，包含氢与氦(He)。经由处理，介电层110的表面的羟基的数量增加，其有益于形成强力的熔融接合。此外，氢帮助金属垫112的表面上的金属氧化物114还原成金属。电浆处理亦可使用纯的或实质上纯的氢气、氩气、或氮气作为处理气体来进行，其经由还原和/或撞击处理金属垫112的表面与表面介电层110。同样使用表面处理站306(图2)处理封装构件200，此处理基本上与封装构件100的处理相同。
接着，参照图5，利用搬运机器人303将封装构件100(和/或封装构件200)搬运至清洗站308，并在封装构件100上进行化学清洗和去离子(DI)水清洗/冲洗。清洗站308包含腔室405，其可密封以限制化学蒸气；化学蒸气从于腔室405内进行清洗制程中使用的化学物质蒸发。晶圆200亦透过类似处理晶圆100的方式在表面处理站306中处理，并于清洗站308中清洗。接着，利用搬运机器人303将封装构件100和/或封装构件200搬运至冷却站310(如图2所示)。将封装构件100和/或封装构件200放置于冷却站中的晶圆平台上，且让冷却水流过晶圆平台以冷却封装构件100与封装构件200至约摄氏15度到约摄氏40度的温度范围内。然后，搬运机器人303将封装构件搬运至接合站312，接着进行接合，以将封装构件接合在一起。
图6是绘示在接合站312中完成接合的封装构件100与封装构件200(随后显示于图7中)。参照图7，是绘示依照实施方式的接合站312的示意图，其中部分以横截面显示。在此绘示的接合站312仅为了清楚地描述各种实施方式的创新态样。本揭露并不受限于任何特定的晶圆接合装置。接合站312包含腔室405、一或多个气体输出孔404、以及一或多个气体输入孔402。可经由气体输入孔402将气体/空气导入腔室405内，并透过使用连接至气体输出孔404的一或多个真空泵浦经由气体输出孔404从腔室405移除气体/空气，来控制腔室405内的环境压力。可控制腔室405的压力以使得腔室405的压力可在真空至760托以上(例如约1×10-2毫巴至约1520托)的范围内。接合站312包含上晶圆座410与下晶圆座418，其可彼此相对设置。在一实施方式中，可使用上晶圆座410与下晶圆座418以将两封装构件(例如封装构件100与封装构件200)或两半导体晶圆接合在一起。于接合制程期间，冷却水经由进水口424导入至上晶圆座410与下晶圆座418，以冷却封装构件100与封装构件200至约摄氏15度到约摄氏40度范围内的温度。
在一实施方式中，上晶圆座410具有下表面，其具有一系列的第一开口442沿着下表面的长度与真空泵浦连接。在操作期间，真空泵浦将从沿着上晶圆座410的下表面的长度的一系列的第一开口442抽空任何气体，从而降低这些第一开口442内的压力(亦称为座压)。座压可介于约1×10-4毫巴至约760托的范围内。当封装构件100/封装构件200抵设于上晶圆座410的下表面，且上晶圆座410的下表面的第一开口442内的座压已由真空泵浦降低时，封装构件100/封装构件200面向上晶圆座410的下表面的第一开口442的一侧，与封装构件100/200背对在上晶圆座410的下表面的第一开口442的一侧之间的压力差(例如腔室405中的压力与座压的压力差)，使得封装构件100/封装构件200保持贴紧于上晶圆座410的下表面。
下晶圆座418具有上表面，其划分为数个区域(随后显示于图8A至图8B)，这些区域经由一系列的管子422与真空泵浦406连接。每一个区域连接至个别的管子422，以使得每一区域的真空压力可独立于下晶圆座418的其他区域进行控制。下晶圆座418用以固定封装构件100/封装构件200，此封装构件100/封装构件200将接合至贴紧于上晶圆座410的下表面的封装构件100/封装构件200。在一些实施方式中，上晶圆座410亦包含下表面，其划分为数个区域，且这些区域以类似于下晶圆座418的方式经由一系列的管子与真空泵浦连接。
为了开始接合制程以接合封装构件100与封装构件200，上晶圆座410与下晶圆座418相对彼此移动(例如通过马达)以使得它们在某种程度上互相对齐，以使得封装构件100的接合垫112对齐于封装构件200的接合垫212。在一些实施方式中，上晶圆座410保持在固定高度，且下晶圆座418在某种程度上相对于上晶圆座410移动，以使得封装构件100的接合垫112对齐于封装构件200的接合垫212。在一些实施方式中，下晶圆座418保持在固定高度，且上晶圆座410在某种程度上相对于下晶圆座418移动，以使得封装构件100的接合垫112对齐于封装构件200的接合垫212。一旦对齐后，通过使用推针412施加压力在固定贴紧于上晶圆座410的下表面的封装构件100/封装构件200上，封装构件100与封装构件200在第一点P1接触。这使得固定贴紧于上晶圆座410的下表面的封装构件100/封装构件200翘曲，并确保第一点P1为封装构件100与封装构件200之间的第一接触点，然后在第一点P1开始接合。接合接着在波(亦称作接合波)中从第一点P1进行并朝向封装构件100与封装构件200的边缘向外移动。在接合封装构件100与封装构件200的制程期间，腔室405的压力可控制在高于760托。接合波速取决于数个参数并可通过公式描述
Figure BDA0003536405650000091
其中V是接合波的接合波速，W是接合能量，h0是初始接合间隙，μ是腔室405内的空气的粘度，且D是腔室405内的空气的挠曲刚度。通过控制腔室405的环境压力高于760托，降低接合波速V，其提供一些优势。较低的接合波速V有助于封装构件100与封装构件200中的局部压力最小化，并使接合诱发变形最小化。这改善了在封装构件100与封装构件200之间的接合对位。
在表面处理站306中对封装构件100(或封装构件200)的表面所进行的表面处理亦可影响接合能量W，并因此影响接合波速V。在一些实施方式中，表面处理包含电浆处理，且在封装构件100的介电层110的表面上活化的羟基的数量越高将造成较大的接合能量W，且因此造成较高的接合波速V。比起只对封装构件100或封装构件200其中一者具有羟基的表面实施单面活化，实施双面活化以同时活化封装构件100与封装构件200的表面上的羟基，将造成较大的接合能量W。因此，在接合封装构件100与封装构件200的接合制程期间，双面活化将造成较大的接合波速V。
在一些实施方式中，在接合封装构件100与封装构件200的接合制程期间，可控制腔室405的环境压力低于760托(例如真空，或其他相似者)。接合波速V因此提高，其提供一些优势。接合波速V的提高，缩减了封装构件100接合至封装构件200所需的接合时间，这可让晶圆接合***300以较快的速率将封装构件或晶圆接合在一起，因此提高了每小时的晶圆(WPH)制程速率。
图8A是绘示下晶圆座418的设计的俯视图，其中下晶圆座418具有上表面，其划分为九或更多个区域，其经由一系列的管子422(先前显示于图7中)与真空泵浦406连接。每一个区域连接至个别的管子422，以使得那区域的真空压力可独立于下晶圆座418的其他区域进行控制。使用下晶圆座418以固定封装构件100/封装构件200，其将接合至固定紧贴于上晶圆座410的下表面的封装构件100/封装构件200。在一实施方式中，固定在下晶圆座418上的封装构件100/封装构件200包含半导体晶圆，可调节下晶圆座418的每一个区域的真空压力以控制下晶圆座418上的每一个区域内的半导体晶圆的机械性质(例如杨氏模量和剪力模量)。接合波速V取决于半导体晶圆的机械性质，且机械性质又取决于半导体晶圆的晶格方向。因此，不同晶格方向的接合波速不同，且调节每一个区域的真空压力可控制在那区域中的接合波速V。
在图8A中，下晶圆座418具有座的设计，其包含内部区域515、中间区域505、与外部区域510，其中每一个内部区域515、中间区域505、与外部区域510的真空压力可独立于下晶圆座418的其他区域进行控制。举例而言，在接合期间为了得到更均匀的接合波速V，固定在下晶圆座418上的半导体晶圆在内部区域515内可具有不同于在中间区域505的真空压力，且在中间区域505的真空压力可不同于在外部区域510的真空压力。图8B是绘示下晶圆座418的另一个实施方式的座设计的俯视图，其中座的设计包含第一内部区域530、第二内部区域535、中间区域520、与外部区域525，其中每一个第一内部区域530、第二内部区域535、中间区域520、与外部区域525的真空压力可独立于晶圆座418的其他区域进行控制。举例而言，在接合期间为了得到更均匀的接合波速V，固定在下晶圆座418上的半导体晶圆在第一内部区域530可具有不同于在第二内部区域535的真空压力，且在第二内部区域535的真空压力可不同于在中间区域520内的真空压力，且在中间区域520的真空压力可不同于在外部区域525内的真空压力。
在接合封装构件100与封装构件200的接合制程之后，可利用搬运机器人303将接合的封装构件搬运至装载站302(在图2中显示)，其中从晶圆接合***300卸载封装构件。
依照一实施方式，晶圆接合***包含腔室；气体输入孔与气体输出孔配置以控制腔室的压力在1×10-2毫巴至1520托的范围内；第一晶圆座，其具有第一表面，以支撑第一晶圆；与第二晶圆座，其具有第二表面以支撑第二晶圆，第二表面相对第一表面，第一晶圆座与第二晶圆座可相对彼此移动，其中支撑第二晶圆的第二表面划分为多个区域，其中每一个区域的真空压力可独立于其他区域进行控制。在一实施方式中，腔室中的气体或空气是利用真空泵浦经由气体输出孔移除，且气体或空气是经由气体输入孔流入腔室内以控制腔室的压力。在一实施方式中，第二晶圆座的第二表面的每一个区域是经由个别的管子连接至真空泵浦。在一实施方式中，第二晶圆座的第二表面包含九或更多个区域。在一实施方式中，第一晶圆座与第二晶圆座配置以使得冷却水流过第一晶圆座与第二晶圆座。在一实施方式中，支撑第一晶圆的第一晶圆座的第一表面划分为多个区域，其中每一个区域的真空压力是独立于其他区域进行控制。在一实施方式中，第一晶圆座包含实质上靠近第一晶圆座的中央区域的推针，且在第一晶圆与第二晶圆的接合制程期间，推针用以对第一晶圆施加压力。
依照一实施方式，接合晶圆的方法包含:在腔室内耦合第一晶圆至第一晶圆座的第一表面，且耦合第二晶圆至第二晶圆座的第二表面，其中第一晶圆座的第一表面包含多个区域，多个区域的每一个区域的真空压力可独立于多个区域的其余区域进行控制；通过使空气或气体流入腔室内或从腔室移除空气或气体，以将腔室的压力调整至第一压力；进行接合，以通过将第二晶圆压向第一晶圆，使第二晶圆与第一晶圆接合在一起，其中接合在第一接合波速下进行，其中第一接合波速取决于第一压力。在一实施方式中，第一压力在1×10-2毫巴至1520托的范围内。在一实施方式中，多个区域包含至少九个区域。在一实施方式中，在耦合第一晶圆至第一晶圆座的第一表面、以及耦合第二晶圆至第二晶圆座的第二表面之前，在至少其中一个第一晶圆或第二晶圆的表面上进行电浆活化。在一实施方式中，在第二晶圆接合至第一晶圆的接合的期间，使用推针对第二晶圆施加压力，以在第一点接触第一晶圆。在一实施方式中，在第二晶圆接合至第一晶圆的接合的期间，使冷却水流过第一晶圆座与第二晶圆座。在一实施方式中，多个区域的每一个区域是经由个别的管子连接至第一真空泵浦。在一实施方式中，第二晶圆座与第一晶圆座可相对于彼此移动。
依照一实施方式，接合晶圆的方法包含：对第一封装构件或第二封装构件的至少一者的表面上进行电浆活化；使第一封装构件支撑在腔室内的第一晶圆座的第一表面上，其中第一晶圆座的第一表面的不同区域具有可独立控制的真空压力；使第二封装构件支撑在腔室内的第二晶圆座的第二表面上，第二晶圆座面向第一晶圆座；且对第一封装构件与第二封装构件进行接合，其中接合包含：调整腔室的压力至第一压力；以及使用推针对第二封装构件施加压力，以使得第二封装构件在第一点与第一封装构件接触，且第二封装构件与第一封装构件是在第一接合波速下从第一点开始耦合，并向外往第二封装构件与第一封装构件的边缘移动，其中第一接合波速是取决于第一压力。在一实施方式中，方法还包含调节第一晶圆座的第一表面的每一个区域的真空压力，以控制第一封装构件的支撑在区域上的部分的机械性质。在一实施方式中，第一晶圆座包含九或更多个区域。在一实施方式中，调整腔室的压力包含经由气体输出孔从腔室移除气体或空气，或经由气体输入孔使气体或空气流入腔室内。在一实施方式中，在调整腔室的压力之后，腔室的第一压力是在1×10-2毫巴至1520托的范围内。
先前的揭露已概要说明了数个实施方式的特征，以致于熟悉此技艺者可更加了解本揭露的态样。熟悉此技艺者应当理解，其可轻易地利用本揭露做为基础，来设计或修正其他制程与结构，以实现与在此介绍的实施方式相同的目的及/或达到相同的优势。熟悉此技艺者也应当理解到，这样的等效架构并未脱离本揭露的精神和范畴，并且熟悉此技艺者可在不脱离本揭露的精神和范畴下于此进行各类的更动、取代与修改。

Claims (10)

1.一种晶圆接合***，其特征在于，该晶圆接合***包含：
一腔室；
一气体输入孔与一气体输出孔，配置以控制该腔室的一压力在1×10-2毫巴至1520托的一范围内；
一第一晶圆座，具有一第一表面，以支撑一第一晶圆；以及
一第二晶圆座，具有一第二表面以支撑一第二晶圆，该第二表面相对该第一表面，该第一晶圆座与该第二晶圆座可相对彼此移动，其中支撑该第二晶圆的该第二表面划分为多个区域，其中每一所述区域的一真空压力独立于其他区域进行控制。
2.根据权利要求1所述的晶圆接合***，其特征在于，其中该腔室中的气体或空气是利用一真空泵浦经由该气体输出孔移除，且气体或空气是经由该气体输入孔流入该腔室内，以控制该腔室的该压力。
3.根据权利要求1所述的晶圆接合***，其特征在于，其中该第二晶圆座的该第二表面的每一个区域是经由一个别的管子连接至一真空泵浦。
4.根据权利要求1所述的晶圆接合***，其特征在于，其中支撑该第一晶圆的该第一晶圆座的该第一表面划分为多个区域，其中每一所述区域的一真空压力是独立于其他区域进行控制。
5.根据权利要求1所述的晶圆接合***，其特征在于，其中该第一晶圆座包含实质上靠近该第一晶圆座的中央区域的一推针，且在该第一晶圆与该第二晶圆的一接合制程期间，该推针用以对该第一晶圆施加压力。
6.一种晶圆接合的方法，其特征在于，该方法包含:
在一腔室内耦合一第一晶圆至一第一晶圆座的一第一表面，且耦合一第二晶圆至一第二晶圆座的一第二表面，其中该第一晶圆座的该第一表面包含多个区域，所述多个区域的每一个区域的一真空压力可独立于所述多个区域的其余区域进行控制；
通过使空气或气体流入该腔室内或从该腔室移除空气或气体，以将该腔室的压力调整至一第一压力；以及
进行一接合以通过将该第二晶圆压向该第一晶圆，使该第二晶圆与该第一晶圆接合在一起，其中该接合在一第一接合波速下进行，其中该第一接合波速取决于该第一压力。
7.根据权利要求6所述的方法，其特征在于，其中在该第二晶圆接合至该第一晶圆的该接合的期间，使用一推针对该第二晶圆施加压力，以在一第一点接触该第一晶圆。
8.根据权利要求6所述的方法，其特征在于，其中所述多个区域的每一个区域是经由一个别的管子连接至一第一真空泵浦。
9.一种晶圆接合的方法，其特征在于，该方法包含：
对一第一封装构件或一第二封装构件的至少一者的一表面上进行一电浆活化；
使该第一封装构件支撑在一腔室内的一第一晶圆座的一第一表面上，其中该第一晶圆座的该第一表面的不同区域具有可独立控制的真空压力；
使该第二封装构件支撑在该腔室内的一第二晶圆座的一第二表面上，该第二晶圆座面向该第一晶圆座；以及
对该第一封装构件与该第二封装构件进行一接合，其中该接合包含：
调整该腔室的压力至一第一压力；以及
使用一推针对该第二封装构件施加压力，以使得该第二封装构件在一第一点与该第一封装构件接触，且该第二封装构件与该第一封装构件是在一第一接合波速下从该第一点开始耦合，并向外往该第二封装构件与该第一封装构件的边缘移动，其中该第一接合波速是取决于该第一压力。
10.根据权利要求9所述的方法，其特征在于，该方法还包含调节该第一晶圆座的该第一表面的每一所述区域的一真空压力，以控制该第一封装构件支撑在该区域上的一部分的机械性质。
CN202210219660.3A 2021-08-26 2022-03-08 晶圆接合***及其方法 Pending CN115527875A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,768 2021-08-26
US17/412,768 US20230067346A1 (en) 2021-08-26 2021-08-26 Wafer bonding system and method of using the same

Publications (1)

Publication Number Publication Date
CN115527875A true CN115527875A (zh) 2022-12-27

Family

ID=84694502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210219660.3A Pending CN115527875A (zh) 2021-08-26 2022-03-08 晶圆接合***及其方法

Country Status (3)

Country Link
US (1) US20230067346A1 (zh)
CN (1) CN115527875A (zh)
TW (1) TW202310247A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240096664A1 (en) * 2022-09-15 2024-03-21 Applied Materials, Inc. On-board cleaning of tooling parts in hybrid bonding tool

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130312907A1 (en) * 2012-05-23 2013-11-28 Lg Display Co., Ltd. Substrate-bonding apparatus for display device and method for manufacturing bonded substrate
JP6104700B2 (ja) * 2013-05-16 2017-03-29 東京エレクトロン株式会社 接合方法、接合装置および接合システム
KR20230087612A (ko) * 2016-09-29 2023-06-16 에베 그룹 에. 탈너 게엠베하 2개의 기판을 접합하기 위한 장치 및 방법
JP7339905B2 (ja) * 2020-03-13 2023-09-06 キオクシア株式会社 貼合装置および貼合方法

Also Published As

Publication number Publication date
US20230067346A1 (en) 2023-03-02
TW202310247A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
KR102103811B1 (ko) 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
US11854795B2 (en) Integrate rinse module in hybrid bonding platform
JP4050732B2 (ja) 半導体装置およびその製造方法
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
JP2013243333A (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2009110995A (ja) ３次元実装方法及び装置
US20170207191A1 (en) Bonding system and associated apparatus and method
CN115527875A (zh) 晶圆接合***及其方法
US11515286B2 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
Suga et al. Surface activated bonding for new flip chip and bumpless interconnect systems
US20220344197A1 (en) Bonding system and method for using the same
US11616042B2 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
US20220367249A1 (en) Bonding system and method for using the same
US9735033B2 (en) Multiple swivel arm design in hybrid bonder
US20240071984A1 (en) Next generation bonding layer for 3d heterogeneous integration
US20220367215A1 (en) Method and system for bonding
Kim et al. Wafer Bonding Techniques
CN115706009A (zh) 用集成常压等离子体处理进行微电子组件处理的方法及设备
JP2017216469A (ja) 金属領域を有する基板の接合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication