TW202310247A - 晶圓接合系統 - Google Patents

晶圓接合系統 Download PDF

Info

Publication number
TW202310247A
TW202310247A TW111100128A TW111100128A TW202310247A TW 202310247 A TW202310247 A TW 202310247A TW 111100128 A TW111100128 A TW 111100128A TW 111100128 A TW111100128 A TW 111100128A TW 202310247 A TW202310247 A TW 202310247A
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
pressure
chamber
regions
Prior art date
Application number
TW111100128A
Other languages
English (en)
Inventor
陳翰德
鄧運楨
蔡承峯
許志成
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310247A publication Critical patent/TW202310247A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/8009—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80091—Under pressure
    • H01L2224/80093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在一實施方式中，晶圓接合系統包含腔室、氣體輸入孔與氣體輸出孔配置以控制腔室的壓力在

Description

晶圓接合系統及其使用方法
在晶圓-晶圓接合技術中，研發了各方法以將兩個封裝構件(例如晶圓) 接合在一起。可用的接合方法包含熔融接合、共晶接合、直接金屬接合、混合接合、及其他相似者。在熔融接合中，晶圓的氧化物表面接合至另一晶圓的氧化物表面或矽表面。在共晶接合中，將兩個共晶材料放置在一起，且施加了高溫與高壓。這些共晶材料因此熔化。當熔化的共晶材料固化時，這些晶圓接合在一起。在直接金屬-金屬接合中，兩金屬墊會於高溫中互相擠壓，且金屬墊的交互擴散造成金屬墊的接合。在混合接合中，兩晶圓的金屬墊經由直接金屬-金屬接合彼此接合，並且兩晶圓中之其中之一者的氧化物表面接合至另一晶圓的氧化物表面或矽表面。
以下的揭露提供了許多不同實施方式或實施例，以實施所提供之標的之不同特徵。以下所描述之構件與安排的特定實施例係用以簡化本揭露。當然這些僅為實施例並且非以作為限制為目標。舉例而言，於下列描述中，第一特徵形成於第二特徵上或上方，可包含第一特徵與第二特徵以直接接觸形成的實施方式，亦可包含額外特徵可能在第一特徵與第二特徵之間形成的實施方式，以至於第一特徵與第二特徵可能不會直接接觸。除此之外，本揭露在各實施例中可能會重覆參考數字和/或字母。此重覆係為了簡明之目的，其本身並非為了界定描述中的各實施方式和/或配置間的關係。
此外，在此可能使用空間上的相對用語，諸如：「在…之下(beneath)」、「在…下面(below)」、「較低(lower)」、「在…上面(above)」、「較高(upper)」與相似用語，以簡明描述如圖所示之一部件或特徵與另一(另一群)部件或特徵的關係之敘述。空間上的相對用語旨在包含設備在使用或操作中除了圖上所描繪的定向之外的不同定向。儀器可另外定向(旋轉90度或其他定向)，且在此使用的空間關係敘述可同樣地依此解釋。
依照各種示例性之實施方式提供晶圓接合系統。晶圓接合系統可在壓力範圍從真空至760托以上之接合環境中，允許第一半導體晶圓接合至第二半導體晶圓。當在環境壓力高於760托之接合環境中進行接合時，降低了接合波速，其使第一半導體晶圓與第二半導體晶圓中之局部壓力最小化，且使接合誘發變形最小化。這改善了晶圓-晶圓接合對位。當在低於760托之環境壓力下進行接合時，提高了接合波速，其縮減了第一半導體晶圓與第二半導體晶圓接合所需之接合時間。這因此允許晶圓接合系統以較快的速率將晶圓接合在一起，並因此提高每小時之晶圓(wafer per hour，WPH)製程速率。除此之外，晶圓接合系統可允許下晶圓座劃分成多個區域。可調節每一個區域之真空壓力，以控制下晶圓座上之每一個區域中之半導體晶圓之部分的機械性質(例如楊氏模量和剪力模量)。由於半導體晶圓之機械性質取決於晶格方向，對不同的晶格方向而言，接合波速也不同，且調節每一個區域的真空壓力可控制在區域中之接合波速。
第1圖係概要地繪示製程流程與用於進行製程流程之晶圓接合系統(接合機)300。使用晶圓接合系統300以接合兩封裝構件(例如使用混合接合)。參照第2圖至第8B圖，依照實施方式之製程流程於下方簡略地描述，且論述了製程流程與晶圓接合系統300之細節。在一些實施方式中，可使用晶圓接合系統300，經由絕緣體上半導體(SOI)接合、熔融接合(例如親水性接合或疏水性接合)、混合接合，與其他相似者，以接合兩封裝構件。
第2圖係繪示晶圓接合系統300的俯視圖。參考第1圖和第2圖，待接合之封裝構件(例如，分別在第3圖與第4圖中之封裝構件100與封裝構件200)經由一或多個裝載站302裝載進晶圓接合系統300內。晶圓接合系統300可位於充滿例如乾淨空氣或氮氣的受控環境中。替代地，晶圓接合系統300位於大氣中。搬運機器人303將封裝構件搬運至對位器304用於校準封裝構件至期望之角位置。接著，搬運機器人303將封裝構件搬運至表面處理站306，對封裝構件之表面進行表面處理/活化。在表面處理中，活化封裝構件內之介電材料之暴露的表面。在一些實施方式中，表面處理包含電漿活化步驟。接著，搬運機器人303將封裝構件搬運至清洗站308，然後對封裝構件進行清洗步驟，以從封裝構件之表面移除金屬氧化物、化學物質、微粒、與其他非期望物質。依照一些實施方式，清洗站308配置以進行清洗步驟。
接著，搬運機器人303將封裝構件搬運至冷卻站310，在此使用冷卻水將封裝構件冷卻至約攝氏15度到約攝氏40度的溫度範圍內。搬運機器人303接著將封裝構件搬運至接合站312，接著進行接合以將封裝構件接合在一起。接合後，可將接合之封裝構件搬運至裝載站302，在那裡從晶圓接合系統卸載封裝構件。
參照第3圖至第8B圖，於此論述詳細之接合製程。參照第3圖與第4圖，繪示了封裝構件100與封裝構件200。封裝構件100可包含元件晶圓、封裝基板、中介晶圓、與其他相似者。在一些實施方式中，封裝構件100包含半導體晶圓，其可包含摻雜矽或非摻雜矽。在一些實施方式中，封裝構件100包含氧化物晶圓。封裝構件100亦可包含絕緣體上半導體(SOI)基材之主動層。在一些實施方式中，封裝構件100亦可包含其他半導體材料例如氮化鎵或其他相似者。在封裝構件100包含元件晶圓的實施方式中，封裝構件100可包含半導體基材102，其可例如為矽基材，但也可以使用其他半導體基材。主動元件104可在基材102之表面上形成，並可包含，舉例而言，電晶體。金屬線與介層窗106在介電層108內形成，其在一些實施方式中可為低介電係數介電層。低介電係數介電層108可具有低於，舉例而言，約3.5、低於約3.0、或低於約2.5之介電係數(k值)。介電層108亦可包含介電係數(k值)大於3.9之非低介電係數材料。金屬線與介層窗106可包含銅、鋁、鎳、鎢、或前述之合金。金屬線與介層窗106與主動元件104互相連接，並可連接主動元件104至覆蓋金屬墊112。
在替代的實施方式中，封裝構件100係中介晶圓，其中沒有主動元件。依照一些實施方式，封裝構件100可包含或可不包含被動元件(未示出)，例如電阻器、電容器、電感器、變壓器、與其他相似者。
在又一替代的實施方式中，封裝構件100為封裝基板。在一些實施方式中，封裝構件100包含層壓封裝基板，其中於層壓介電層108中鑲嵌導電跡線106(其被概要地繪示)。在替代的實施方式中，封裝構件100係增層封裝基板，其包含核心(未顯示)與建構在核心相對二側之導電跡線(以106表示)。
在每一個實施方式中，其中封裝構件100為元件晶圓、中介晶圓、封裝基板、與其他相似者。表面介電層110形成在封裝構件100之表面。在一些實施方式中，表面介電層110為含矽介電層，其可包含矽氧化物、氮氧化矽、氮化矽、與其他相似者。金屬墊112形成在表面介電層110中，並可透過金屬線與介層窗106電性耦合至主動元件104。金屬墊112亦可由銅、鋁、鎳、鎢、或前述之合金所形成。表面介電層110之上表面與金屬墊112之上表面實質上彼此齊平。第3圖亦繪示金屬氧化物區114形成在金屬墊112上。金屬氧化物區114可為金屬墊112因暴露於大氣中所形成的自然氧化物區。
在實施方式中，其中封裝構件100為元件晶圓、表面介電層110與金屬墊112，其可用於後續接合在基材102的前側(與主動元件104同面)或背側上，儘管第3圖繪示了表面介電層110與金屬墊112接合在基材102之前側上。
第4圖係繪示封裝構件200，其用於與封裝構件100接合。封裝構件200亦可從元件晶圓、中介晶圓、封裝基板、與其他相似者中所選擇。在一些實施方式中，封裝構件200包含半導體晶圓，其可包含摻雜矽或非摻雜矽。在一些實施方式中，封裝構件200包含氧化物晶圓。封裝構件200亦可包含絕緣體上半導體(SOI)基材之主動層。在一些實施方式中，封裝構件200可包含其他半導體材料例如氮化鎵與其他相似者。在繪示之第4圖中，封裝構件200包含基材202、主動元件204、介電層208、在介電層208中之金屬線與介層窗206、表面介電層210、與金屬墊212。封裝構件200可具有與封裝構件100之描述相似之架構，在此不再贅述。第3圖至第8B圖係繪示混合接合製程，其中封裝構件200與封裝構件100接合。封裝構件200中之特徵的材料可藉由參考封裝構件100中之相似特徵來找到，在封裝構件100中之相似特徵以"1"開頭，此特徵對應至在封裝構件200中之特徵，並具有以"2"為開頭的元件符號。
在使用對位器304校準封裝構件100至期望之角位置後，利用搬運機器人303將封裝構件100裝載進表面處理站306，此為第2圖中之晶圓接合系統300的部分。在封裝構件100之表面上進行表面處理。在一些實施方式中，表面處理包含電漿處理。
電漿處理可在真空環境中進行(真空腔室，圖未示)，舉例而言，其為表面處理站306(第2圖)之部分。用於產生電漿之處理氣體可為含氫氣體，其包含第一氣體，包含氫(
Figure 02_image003
)與氬(Ar)；第二氣體，包含氫與氮(
Figure 02_image005
)；或第三氣體，包含氫與氦(He)。經由處理，介電層110之表面之羥基之數量增加，其有益於形成強力的熔融接合。此外，氫幫助金屬墊112之表面上的金屬氧化物114還原成金屬。電漿處理亦可使用純的或實質上純的氫氣、氬氣、或氮氣作為處理氣體來進行，其經由還原和/或撞擊處理金屬墊112之表面與表面介電層110。同樣使用表面處理站306(第2圖)處理封裝構件200，此處理基本上與封裝構件100之處理相同。
接著，參照第5圖，利用搬運機器人303將封裝構件100(和/或封裝構件200) 搬運至清洗站308，並在封裝構件100上進行化學清洗和去離子(DI)水清洗/沖洗。清洗站308包含腔室405，其可密封以限制化學蒸氣；化學蒸氣從於腔室405內進行清洗製程中使用的化學物質蒸發。晶圓200亦透過類似處理晶圓100的方式在表面處理站306中處理，並於清洗站308中清洗。接著，利用搬運機器人303將封裝構件100和/或封裝構件200搬運至冷卻站310(如第2圖所示)。將封裝構件100和/或封裝構件200放置於冷卻站中的晶圓平台上，且讓冷卻水流過晶圓平台以冷卻封裝構件100與封裝構件200至約攝氏15度到約攝氏40度的溫度範圍內。然後，搬運機器人303將封裝構件搬運至接合站312，接著進行接合，以將封裝構件接合在一起。
第6圖係繪示在接合站312中完成接合之封裝構件100與封裝構件200(隨後顯示於第7圖中)。參照第7圖，係繪示依照實施方式之接合站312之示意圖，其中部分以橫截面顯示。在此繪示之接合站312僅為了清楚地描述各種實施方式之創新態樣。本揭露並不受限於任何特定之晶圓接合裝置。接合站312包含腔室405、一或多個氣體輸出孔404、以及一或多個氣體輸入孔402。可經由氣體輸入孔402將氣體/空氣導入腔室405內，並透過使用連接至氣體輸出孔404之一或多個真空幫浦經由氣體輸出孔404從腔室405移除氣體/空氣，來控制腔室405內之環境壓力。可控制腔室405之壓力以使得腔室405之壓力可在真空至760托以上(例如約
Figure 02_image001
毫巴至約1520托)之範圍內。接合站312包含上晶圓座410與下晶圓座418，其可彼此相對設置。在一實施方式中，可使用上晶圓座410與下晶圓座418以將兩封裝構件(例如封裝構件100與封裝構件200)或兩半導體晶圓接合在一起。於接合製程期間，冷卻水經由進水口424導入至上晶圓座410與下晶圓座418，以冷卻封裝構件100與封裝構件200至約攝氏15度到約攝氏40度範圍內的溫度。
在一實施方式中，上晶圓座410具有下表面，其具有一系列之第一開口442沿著下表面的長度與真空幫浦連接。在操作期間，真空幫浦將從沿著上晶圓座410之下表面的長度之一系列的第一開口442抽空任何氣體，從而降低這些第一開口442內之壓力(亦稱為座壓)。座壓可介於約
Figure 02_image007
毫巴至約760托的範圍內。當封裝構件100/封裝構件200抵設於上晶圓座410之下表面，且上晶圓座410之下表面的第一開口442內的座壓已由真空幫浦降低時，封裝構件100/封裝構件200面向上晶圓座410之下表面之第一開口442之一側，與封裝構件100/200背對在上晶圓座410之下表面之第一開口442之一側之間的壓力差(例如腔室405中的壓力與座壓的壓力差)，使得封裝構件100/封裝構件200保持貼緊於上晶圓座410之下表面。
下晶圓座418具有上表面，其劃分為數個區域(隨後顯示於第8A圖至第8B圖)，這些區域經由一系列之管子422與真空幫浦406連接。每一個區域連接至個別的管子422，以使得每一區域的真空壓力可獨立於下晶圓座418之其他區域進行控制。下晶圓座418用以固定封裝構件100/封裝構件200，此封裝構件100/封裝構件200將接合至貼緊於上晶圓座410之下表面之封裝構件100/封裝構件200。在一些實施方式中，上晶圓座410亦包含下表面，其劃分為數個區域，且這些區域以類似於下晶圓座418之方式經由一系列的管子與真空幫浦連接。
為了開始接合製程以接合封裝構件100與封裝構件200，上晶圓座410與下晶圓座418相對彼此移動(例如藉由馬達)以使得它們在某種程度上互相對齊，以使得封裝構件100之接合墊112對齊於封裝構件200之接合墊212。在一些實施方式中，上晶圓座410保持在固定高度，且下晶圓座418在某種程度上相對於上晶圓座410移動，以使得封裝構件100之接合墊112對齊於封裝構件200之接合墊212。在一些實施方式中，下晶圓座418保持在固定高度，且上晶圓座410在某種程度上相對於下晶圓座418移動，以使得封裝構件100之接合墊112對齊於封裝構件200之接合墊212。一旦對齊後，藉由使用推針412施加壓力在固定貼緊於上晶圓座410之下表面的封裝構件100/封裝構件200上，封裝構件100與封裝構件200在第一點P1接觸。這使得固定貼緊於上晶圓座410之下表面的封裝構件100/封裝構件200翹曲，並確保第一點P1為封裝構件100與封裝構件200之間的第一接觸點，然後在第一點P1開始接合。接合接著在波(亦稱作接合波)中從第一點P1進行並朝向封裝構件100與封裝構件200之邊緣向外移動。在接合封裝構件100與封裝構件200的製程期間，腔室405之壓力可控制在高於760托。接合波速取決於數個參數並可藉由公式描述
Figure 02_image009
。
其中 V是接合波的接合波速， W是接合能量，
Figure 02_image011
是初始接合間隙，
Figure 02_image013
是腔室405內之空氣的黏度，且D是腔室405內之空氣的撓曲剛度。藉由控制腔室405之環境壓力高於760托，降低接合波速 V，其提供一些優勢。較低的接合波速 V有助於封裝構件100與封裝構件200中之局部壓力最小化，並使接合誘發變形最小化。這改善了在封裝構件100與封裝構件200之間的接合對位。
在表面處理站306中對封裝構件100(或封裝構件200)之表面所進行之表面處理亦可影響接合能量 W，並因此影響接合波速 V。在一些實施方式中，表面處理包含電漿處理，且在封裝構件100之介電層110之表面上活化之羥基的數量越高將造成較大的接合能量 W，且因此造成較高的接合波速 V。比起只對封裝構件100或封裝構件200其中一者具有羥基的表面實施單面活化，實施雙面活化以同時活化封裝構件100與封裝構件200之表面上之羥基，將造成較大的接合能量 W。因此，在接合封裝構件100與封裝構件200之接合製程期間，雙面活化將造成較大的接合波速 V。
在一些實施方式中，在接合封裝構件100與封裝構件200之接合製程期間，可控制腔室405之環境壓力低於760托(例如真空，或其他相似者)。接合波速V因此提高，其提供一些優勢。接合波速V的提高，縮減了封裝構件100接合至封裝構件200所需之接合時間，這可讓晶圓接合系統300以較快的速率將封裝構件或晶圓接合在一起，因此提高了每小時之晶圓(WPH)製程速率。
第8A圖係繪示下晶圓座418之設計之俯視圖，其中下晶圓座418具有上表面，其劃分為九或更多個區域，其經由一系列之管子422(先前顯示於第7圖中)與真空幫浦406連接。每一個區域連接至個別的管子422，以使得那區域之真空壓力可獨立於下晶圓座418之其他區域進行控制。使用下晶圓座418以固定封裝構件100/封裝構件200，其將接合至固定緊貼於上晶圓座410之下表面之封裝構件100/封裝構件200。在一實施方式中，固定在下晶圓座418上之封裝構件100/封裝構件200包含半導體晶圓，可調節下晶圓座418之每一個區域的真空壓力以控制下晶圓座418上之每一個區域內之半導體晶圓的機械性質(例如楊氏模量和剪力模量)。接合波速 V取決於半導體晶圓之機械性質，且機械性質又取決於半導體晶圓之晶格方向。因此，不同晶格方向的接合波速不同，且調節每一個區域的真空壓力可控制在那區域中之接合波速 V。
在第8A圖中，下晶圓座418具有座之設計，其包含內部區域515、中間區域505、與外部區域510，其中每一個內部區域515、中間區域505、與外部區域510之真空壓力可獨立於下晶圓座418之其他區域進行控制。舉例而言，在接合期間為了得到更均勻的接合波速V，固定在下晶圓座418上之半導體晶圓在內部區域515內可具有不同於在中間區域505之真空壓力，且在中間區域505之真空壓力可不同於在外部區域510之真空壓力。第8B圖係繪示下晶圓座418之另一個實施方式之座設計之俯視圖，其中座之設計包含第一內部區域530、第二內部區域535、中間區域520、與外部區域525，其中每一個第一內部區域530、第二內部區域535、中間區域520、與外部區域525之真空壓力可獨立於晶圓座418之其他區域進行控制。舉例而言，在接合期間為了得到更均勻的接合波速V，固定在下晶圓座418上之半導體晶圓在第一內部區域530可具有不同於在第二內部區域535之真空壓力，且在第二內部區域535之真空壓力可不同於在中間區域520內之真空壓力，且在中間區域520之真空壓力可不同於在外部區域525內之真空壓力。
在接合封裝構件100與封裝構件200之接合製程之後，可利用搬運機器人303將接合的封裝構件搬運至裝載站302(在第2圖中顯示)，其中從晶圓接合系統300卸載封裝構件。
依照一實施方式，晶圓接合系統包含腔室；氣體輸入孔與氣體輸出孔配置以控制腔室之壓力在
Figure 02_image001
毫巴至1520托的範圍內；第一晶圓座，其具有第一表面，以支撐第一晶圓；與第二晶圓座，其具有第二表面以支撐第二晶圓，第二表面相對第一表面，第一晶圓座與第二晶圓座可相對彼此移動，其中支撐第二晶圓之第二表面劃分為複數個區域，其中每一個區域之真空壓力可獨立於其他區域進行控制。在一實施方式中，腔室中的氣體或空氣係利用真空幫浦經由氣體輸出孔移除，且氣體或空氣係經由氣體輸入孔流入腔室內以控制腔室的壓力。在一實施方式中，第二晶圓座之第二表面之每一個區域係經由個別的管子連接至真空幫浦。在一實施方式中，第二晶圓座之第二表面包含九或更多個區域。在一實施方式中，第一晶圓座與第二晶圓座配置以使得冷卻水流過第一晶圓座與第二晶圓座。在一實施方式中，支撐第一晶圓之第一晶圓座之第一表面劃分為複數個區域，其中每一個區域的真空壓力係獨立於其他區域進行控制。在一實施方式中，第一晶圓座包含實質上靠近第一晶圓座之中央區域的推針，且在第一晶圓與第二晶圓之接合製程期間，推針用以對第一晶圓施加壓力。
依照一實施方式，接合晶圓的方法包含:在腔室內耦合第一晶圓至第一晶圓座之第一表面，且耦合第二晶圓至第二晶圓座之第二表面，其中第一晶圓座之第一表面包含複數個區域，複數個區域之每一個區域的真空壓力可獨立於複數個區域的其餘區域進行控制；藉由使空氣或氣體流入腔室內或從腔室移除空氣或氣體，以將腔室的壓力調整至第一壓力；進行接合，以藉由將第二晶圓壓向第一晶圓，使第二晶圓與第一晶圓接合在一起，其中接合在第一接合波速下進行，其中第一接合波速取決於第一壓力。在一實施方式中，第一壓力在
Figure 02_image001
毫巴至1520托的範圍內。在一實施方式中，複數個區域包含至少九個區域。在一實施方式中，在耦合第一晶圓至第一晶圓座之第一表面、以及耦合第二晶圓至第二晶圓座之第二表面之前，在至少其中一個第一晶圓或第二晶圓的表面上進行電漿活化。在一實施方式中，在第二晶圓接合至第一晶圓之接合的期間，使用推針對第二晶圓施加壓力，以在第一點接觸第一晶圓。在一實施方式中，在第二晶圓接合至第一晶圓之接合的期間，使冷卻水流過第一晶圓座與第二晶圓座。在一實施方式中，複數個區域之每一個區域係經由個別的管子連接至第一真空幫浦。在一實施方式中，第二晶圓座與第一晶圓座可相對於彼此移動。
依照一實施方式，接合晶圓的方法包含：對第一封裝構件或第二封裝構件之至少一者之表面上進行電漿活化；使第一封裝構件支撐在腔室內的第一晶圓座之第一表面上，其中第一晶圓座之第一表面的不同區域具有可獨立控制的真空壓力；使第二封裝構件支撐在腔室內的第二晶圓座之第二表面上，第二晶圓座面向第一晶圓座；且對第一封裝構件與第二封裝構件進行接合，其中接合包含：調整腔室的壓力至第一壓力；以及使用推針對第二封裝構件施加壓力，以使得第二封裝構件在第一點與第一封裝構件接觸，且第二封裝構件與第一封裝構件是在第一接合波速下從第一點開始耦合，並向外往第二封裝構件與第一封裝構件之邊緣移動，其中第一接合波速係取決於第一壓力。在一實施方式中，方法更包含調節第一晶圓座之第一表面之每一個區域的真空壓力，以控制第一封裝構件之支撐在區域上之部分的機械性質。在一實施方式中，第一晶圓座包含九或更多個區域。在一實施方式中，調整腔室之壓力包含經由氣體輸出孔從腔室移除氣體或空氣，或經由氣體輸入孔使氣體或空氣流入腔室內。在一實施方式中，在調整腔室的壓力之後，腔室的第一壓力係在
Figure 02_image001
毫巴至1520托的範圍內。
先前的揭露已概要說明了數個實施方式的特徵，以致於熟習此技藝者可更加了解本揭露的態樣。熟習此技藝者應當理解，其可輕易地利用本揭露做為基礎，來設計或修正其他製程與結構，以實現與在此介紹之實施方式相同的目的及/或達到相同的優勢。熟習此技藝者也應當理解到，這樣的等效架構並未脫離本揭露之精神和範疇，並且熟習此技藝者可在不脫離本揭露之精神和範疇下於此進行各類的更動、取代與修改。
100:封裝構件、晶圓 102:基材 104:主動元件 106:金屬線與介層窗、導電跡線 108:介電層 110:表面介電層 112:金屬墊、接合墊 114:金屬氧化物區、金屬氧化物 200:封裝構件、晶圓 202:基材 204:主動元件 206:金屬線與介層窗 208:介電層 210:表面介電層 212:金屬墊、接合墊 214:金屬氧化物區、金屬氧化物 300:晶圓接合系統 302:裝載站 303:搬運機器人 304:對位器 306:表面處理站 308:清洗站 310:冷卻站 312:接合站 402:氣體輸入孔 404:氣體輸出孔 405:腔室 406:真空幫浦 410:上晶圓座 412:推針 418:下晶圓座 422:管子 424:進水口 442:第一開口 505:中間區域 510:外部區域 515:內部區域 520:中間區域 525:外部區域 530:第一內部區域 535:第二內部區域 P1:第一點
從以下詳細描述及附隨的圖，能最佳地瞭解本揭露的內容。要強調的是，根據業界的標準實務，各特徵並未依比例繪製並只用以圖示為目的。事實上，為了闡明討論的內容，各特徵的尺寸均可任意地增加或縮減。 第1圖係繪示依照一些實施方式之製程流程與接合系統的示意圖。 第2圖係繪示依照一些實施方式之接合系統的俯視圖。 第3圖至第6圖係繪示依照一些實施方式之兩封裝構件在混合接合之中間階段的剖面圖。 第7圖係繪示依照一些實施方式之晶圓接合機的剖面圖。 第8A圖與第8B圖係繪示依照一些實施方式之晶圓接合機之下晶圓座的俯視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:晶圓接合系統
302:裝載站
303:搬運機器人
304:對位器
306:表面處理站
308:清洗站
310:冷卻站
312:接合站

Claims (20)

  1. 一種晶圓接合系統，包含： 一腔室； 一氣體輸入孔與一氣體輸出孔，配置以控制該腔室的一壓力在
    Figure 03_image001
    毫巴至1520托的一範圍內； 一第一晶圓座，具有一第一表面，以支撐一第一晶圓；以及 一第二晶圓座，具有一第二表面以支撐一第二晶圓，該第二表面相對該第一表面，該第一晶圓座與該第二晶圓座可相對彼此移動，其中支撐該第二晶圓之該第二表面劃分為複數個區域，其中每一該些區域的一真空壓力獨立於其他區域進行控制。
  2. 如請求項1所述之晶圓接合系統，其中該腔室中的氣體或空氣係利用一真空幫浦經由該氣體輸出孔移除，且氣體或空氣係經由該氣體輸入孔流入該腔室內，以控制該腔室的該壓力。
  3. 如請求項1所述之晶圓接合系統，其中該第二晶圓座之該第二表面的每一個區域係經由一個別的管子連接至一真空幫浦。
  4. 如請求項1所述之晶圓接合系統，其中該第二晶圓座之該第二表面包含九或更多個區域。
  5. 如請求項1所述之晶圓接合系統，其中該第一晶圓座與該第二晶圓座係配置以使得冷卻水流過該第一晶圓座與該第二晶圓座。
  6. 如請求項1所述之晶圓接合系統，其中支撐該第一晶圓之該第一晶圓座之該第一表面劃分為複數個區域，其中每一該些區域的一真空壓力係獨立於其他區域進行控制。
  7. 如請求項1所述之晶圓接合系統，其中該第一晶圓座包含實質上靠近該第一晶圓座之中央區域的一推針，且在該第一晶圓與該第二晶圓之一接合製程期間，該推針用以對該第一晶圓施加壓力。
  8. 一種接合晶圓的方法，該方法包含: 在一腔室內耦合一第一晶圓至一第一晶圓座之一第一表面，且耦合一第二晶圓至一第二晶圓座之一第二表面，其中該第一晶圓座之該第一表面包含複數個區域，該些區域之每一個區域的一真空壓力可獨立於該些區域的其餘區域進行控制； 藉由使空氣或氣體流入該腔室內或從該腔室移除空氣或氣體，以將該腔室的壓力調整至一第一壓力；以及 進行一接合以藉由將該第二晶圓壓向該第一晶圓，使該第二晶圓與該第一晶圓接合在一起，其中該接合在一第一接合波速下進行，其中該第一接合波速取決於該第一壓力。
  9. 如請求項8所述的方法，其中該第一壓力在
    Figure 03_image001
    毫巴至1520托的一範圍內。
  10. 如請求項8所述的方法，其中該些區域包含至少九個區域。
  11. 如請求項8所述的方法，其中在耦合該第一晶圓至該第一晶圓座之該第一表面、以及耦合該第二晶圓至該第二晶圓座之該第二表面之前，在至少其中一個該第一晶圓或該第二晶圓的一表面上進行一電漿活化。
  12. 如請求項8所述的方法，其中在該第二晶圓接合至該第一晶圓之該接合的期間，使用一推針對該第二晶圓施加壓力，以在一第一點接觸該第一晶圓。
  13. 如請求項8所述的方法，其中在該第二晶圓接合至該第一晶圓之該接合的期間，使冷卻水流過該第一晶圓座與該第二晶圓座。
  14. 如請求項8所述的方法，其中該些區域之每一個區域係經由一個別的管子連接至一第一真空幫浦。
  15. 如請求項8所述的方法，其中該第二晶圓座與該第一晶圓座可相對於彼此移動。
  16. 一種方法，包含： 對一第一封裝構件或一第二封裝構件之至少一者之一表面上進行一電漿活化； 使該第一封裝構件支撐在一腔室內的一第一晶圓座之一第一表面上，其中該第一晶圓座之該第一表面的不同區域具有可獨立控制的真空壓力； 使該第二封裝構件支撐在該腔室內的一第二晶圓座之一第二表面上，該第二晶圓座面向該第一晶圓座；以及 對該第一封裝構件與該第二封裝構件進行一接合，其中該接合包含: 調整該腔室的壓力至一第一壓力；以及 使用一推針對該第二封裝構件施加壓力，以使得該第二封裝構件在一第一點與該第一封裝構件接觸，且該第二封裝構件與該第一封裝構件是在一第一接合波速下從該第一點開始耦合，並向外往該第二封裝構件與該第一封裝構件之邊緣移動，其中該第一接合波速係取決於該第一壓力。
  17. 如請求項16所述之方法，更包含調節該第一晶圓座之該第一表面之每一該些區域的一真空壓力，以控制該第一封裝構件支撐在該區域上之一部分的機械性質。
  18. 如請求項17所述之方法，其中該第一晶圓座包含九或更多個區域。
  19. 如請求項16所述之方法，其中調整該腔室之壓力包含經由一氣體輸出孔從該腔室移除氣體或空氣，或經由一氣體輸入孔使氣體或空氣流入該腔室內。
  20. 如請求項19所述之方法，其中在調整該腔室的壓力之後，該腔室的該第一壓力係在
    Figure 03_image001
    毫巴至1520托的一範圍內。
TW111100128A 2021-08-26 2022-01-03 晶圓接合系統 TW202310247A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/412,768 US20230067346A1 (en) 2021-08-26 2021-08-26 Wafer bonding system and method of using the same
US17/412,768 2021-08-26

Publications (1)

Publication Number Publication Date
TW202310247A true TW202310247A (zh) 2023-03-01

Family

ID=84694502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100128A TW202310247A (zh) 2021-08-26 2022-01-03 晶圓接合系統

Country Status (3)

Country Link
US (1) US20230067346A1 (zh)
CN (1) CN115527875A (zh)
TW (1) TW202310247A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240096664A1 (en) * 2022-09-15 2024-03-21 Applied Materials, Inc. On-board cleaning of tooling parts in hybrid bonding tool

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130312907A1 (en) * 2012-05-23 2013-11-28 Lg Display Co., Ltd. Substrate-bonding apparatus for display device and method for manufacturing bonded substrate
JP6104700B2 (ja) * 2013-05-16 2017-03-29 東京エレクトロン株式会社 接合方法、接合装置および接合システム
KR102541696B1 (ko) * 2016-09-29 2023-06-08 에베 그룹 에. 탈너 게엠베하 2개의 기판을 접합하기 위한 장치 및 방법
JP7339905B2 (ja) * 2020-03-13 2023-09-06 キオクシア株式会社 貼合装置および貼合方法

Also Published As

Publication number Publication date
US20230067346A1 (en) 2023-03-02
CN115527875A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
JP6337400B2 (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP4050732B2 (ja) 半導体装置およびその製造方法
US11854795B2 (en) Integrate rinse module in hybrid bonding platform
US9418961B2 (en) Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
US9331032B2 (en) Hybrid bonding and apparatus for performing the same
JP2009110995A (ja) ３次元実装方法及び装置
US20170207191A1 (en) Bonding system and associated apparatus and method
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
TW202310247A (zh) 晶圓接合系統
US20210391297A1 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11515286B2 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
Suga et al. Surface activated bonding for new flip chip and bumpless interconnect systems
US10636661B2 (en) Apparatus and method for wafer bonding
JP6055387B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
US20220344197A1 (en) Bonding system and method for using the same
JP2004071611A (ja) 電子部品装着装置および電子部品装着方法
US20220367249A1 (en) Bonding system and method for using the same
US9735033B2 (en) Multiple swivel arm design in hybrid bonder
US20240071984A1 (en) Next generation bonding layer for 3d heterogeneous integration
JP2876786B2 (ja) 高純度雰囲気接合方法及び装置
JP2019186288A (ja) 接合方法および接合システム
TW202422644A (zh) 基板接合裝置、基板接合系統以及基板接合方法
CN118073165A (zh) 基板键合装置、基板键合***以及基板键合方法
Kim et al. Wafer Bonding Techniques