CN115527490A - Da转换电路、电光装置和电子设备 - Google Patents

Da转换电路、电光装置和电子设备 Download PDF

Info

Publication number
CN115527490A
CN115527490A CN202210709265.3A CN202210709265A CN115527490A CN 115527490 A CN115527490 A CN 115527490A CN 202210709265 A CN202210709265 A CN 202210709265A CN 115527490 A CN115527490 A CN 115527490A
Authority
CN
China
Prior art keywords
electrode
capacitive element
bit
conversion circuit
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210709265.3A
Other languages
English (en)
Inventor
太田人嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN115527490A publication Critical patent/CN115527490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

DA转换电路、电光装置和电子设备，实现形成电容值与比特的权重对应的电容元件的区域的空间节省。包含：第1电容元件(Cs1)，其与比特(D0)对应设置；第2电容元件(Cs2)，其与比特(D1)对应设置；与比特(D2)对应设置且并联电连接的第3电容元件(Cs3)和第4电容元件(Cs4)。第1电容元件的电极(211a)和(221a)的俯视时重叠面积(S1)小于第2电容元件的电极(212a)和(222a)的俯视时重叠面积(S2)的一半，第3电容元件的电极(213a)和(223a)的俯视时重叠面积与面积(S2)大致相同，第4电容元件的电极(214a)和(224a)的俯视时重叠面积与面积(S2)大致相同。

Description

DA转换电路、电光装置和电子设备
技术领域
本发明涉及DA转换电路、电光装置和电子设备。
背景技术
已知有使用例如OLED作为显示元件的电光装置。OLED是Organic Light EmittingDiode(有机发光二极管)的缩写。在该电光装置中，包含用于使电流流过该显示元件的晶体管等的像素电路与显示图像的各像素对应地设置。该晶体管向显示元件供给与亮度等级对应的电流。由此，显示元件以与该电流对应的亮度发光。
在上述电光装置中，经由数据线对晶体管的栅极节点施加与亮度对应的电压。更具体而言，指定亮度的数据通过DA转换电路被转换为模拟的电压，该转换后的电压经由数据线被施加到晶体管的栅极节点。
作为应用于这样的DA转换电路的技术，例如已知有如下的技术。详细而言，已知如下技术：在选择与所输入的比特串对应的电容值的结构中，将该比特串中的与最低位的第1比特的位对应的电容元件作为基本电容元件，将基本电容元件以与从第2比特到第4比特的位对应的加权(2的幂)进行了排列(例如参照专利文献1)。
专利文献1：日本特开2015-76824号公报
然而，在专利文献1所记载的技术中，基本电容元件与第1比特至第4比特的各位对应地依次需要1、2、4、8个。因此，存在为了设置电容元件而需要较大的空间的课题。
发明内容
本公开的一个方式的DA转换电路具有电容元件部，所述电容元件部包含电容值与比特的权重对应的电容元件，所述电容元件部具有：第1电容元件，其与第1比特对应地设置；第2电容元件，其与权重大于所述第1比特的第2比特对应地设置；以及并联电连接的第3电容元件和第4电容元件，它们与权重大于所述第2比特的第3比特对应地设置，所述第1电容元件包含第1电极和第2电极，所述第2电容元件包含第3电极和第4电极，所述第3电容元件包含第5电极和第6电极，所述第4电容元件包含第7电极和第8电极，所述第1电极和所述第2电极在俯视时重叠的第1面积小于所述第3电极和所述第4电极在俯视时重叠的第2面积的一半，所述第5电极和所述第6电极在俯视时重叠的面积与所述第2面积大致相同，所述第7电极和所述第8电极在俯视时重叠的面积与所述第2面积大致相同。
附图说明
图1是应用第1实施方式的DA转换电路的电光装置的立体图。
图2是表示电光装置的电气结构的框图。
图3是表示电光装置中的像素电路的电路图。
图4是表示数据信号输出电路中的DA转换电路的电路图。
图5是表示DA转换电路的等效电路的图。
图6是表示电光装置的动作的时序图。
图7是用于说明电光装置的动作的图。
图8是用于说明电光装置的动作的图。
图9是用于说明电光装置的动作的图。
图10是用于说明电光装置的动作的图。
图11是表示电光装置中的各要素的配置的俯视图。
图12是表示DA转换电路中的电容元件结构和排列的图。
图13是表示DA转换电路中的电容元件结构和排列的图。
图14是沿图12的P-p线剖切而得的局部剖视图。
图15是表示第2实施方式的DA转换电路中的电容元件结构和排列的图。
图16是表示第3实施方式的DA转换电路中的电容元件结构和排列的图。
图17是沿图16的Q-q线剖切而得的局部剖视图。
图18是表示第4实施方式的DA转换电路的输出特性的图。
图19是表示电容元件Cser的结构的图。
图20是表示应用例的DA转换电路的结构的图。
图21是表示使用了电光装置的头戴式显示器的立体图。
图22是表示头戴式显示器的光学结构的图。
标号说明
10：电光装置；12：扫描线；14：数据线；14b：中继线；100：显示区域；110：像素电路；121～125：晶体管；130：OLED；140：电容元件；300：头戴式显示器；500：DA转换电路；Upb：第一DA转换电路部；Lwb：第二DA转换电路部；C0～C9：电容元件；Cser：电容元件(耦合电容)。
具体实施方式
以下，参照附图对本发明实施方式的DA转换电路进行说明。
另外，在各图中，使各部分的大小以及比例尺与实际适当不同。另外，以下所述的实施方式是优选具体例，因此附加了技术上优选的各种限定，但只要在以下的说明中没有特别限定本发明的意思的记载，则本发明的范围并不限定于这些方式。
[第1实施方式]
图1是应用第1实施方式的DA转换电路的电光装置10的立体图。电光装置10例如是在头戴式显示器等中显示图像的微型显示面板。电光装置10包含像素电路、驱动该像素电路的驱动电路等，像素电路包含显示元件。像素电路和驱动电路集成在半导体基板上。半导体基板典型的是硅基板，但也可以是其他半导体基板。
电光装置10收纳于在显示区域100开口的框状的壳体192。电光装置10与FPC基板194的一端连接。另外，FPC是Flexible Printed Circuits(柔性印刷电路)的简称。在FPC基板194的另一端设置有与省略图示的主机装置连接的多个端子196。当多个端子196与主机装置连接时，从该主机装置经由FPC基板194向电光装置10供给影像数据、同步信号等。
另外，在图中，X方向表示电光装置10中的扫描线的延伸方向，Y方向表示数据线的延伸方向。由X方向和Y方向确定的二维平面是半导体基板的基板面。Z方向是与X方向以及Y方向垂直且从显示元件发出的光的射出方向。
图2是表示电光装置10的电气结构的框图。如图所示，电光装置10大致分为电源电路15、控制电路30、数据信号输出电路50、初始化电路60、显示区域100以及扫描线驱动电路120。
在显示区域100中，m行的扫描线12在图中沿着X方向设置，n列的数据线14以沿着Y方向、且保证与各扫描线12相互电绝缘的方式设置。另外，m、n为2以上的整数。
在显示区域100中，与m行的扫描线12和n列的数据线14的交叉处对应地设置像素电路110。因此，像素电路110以纵m行×横n列排列成矩阵状。在矩阵排列中，为了区分行(low)，有时在图中从上起依次称为第1、2、3、……、(m-1)、m行。同样地，为了区分矩阵的列(column)，有时在图中从左起依次称为第1、2、3、……、(n-1)、n列。
另外，为了对扫描线12进行一般化说明，使用1以上m以下的整数i。同样地，为了对数据线14进行一般化说明，使用1以上n以下的整数j。
控制电路30基于从主机装置供给的影像数据Vid、同步信号Sync来控制各部分。影像数据Vid例如按照每个三原色，用8比特指定应显示的图像中的像素的灰度等级。
同步信号Sync包含指示影像数据Vid的垂直扫描开始的垂直同步信号、指示水平扫描开始的水平同步信号、以及表示影像数据的1个像素的定时的点时钟信号。
在本实施方式中，应显示的图像的像素与显示区域100中的像素电路110一对一地对应。
在从主机装置供给的影像数据Vid中以灰度等级表示的明亮度的特性与像素电路110所包含的OLED的亮度的特性未必一致。
因此，控制电路30为了使OLED以与由影像数据Vid指定的灰度等级对应的亮度发光，将影像数据Vid的8比特在本实施方式中例如上转换为10比特，并作为影像数据Vdata输出。因此，10比特的影像数据Vdata成为与由影像数据Vid指定的灰度等级对应的数据。
另外，在上转换中，使用预先存储了作为输入的影像数据Vid的8比特与作为输出的影像数据Vdata的10比特的对应关系的查找表。另外，控制电路30为了控制各部分而生成各种控制信号，详细内容将后述。
扫描线驱动电路120是用于输出各种信号，从而按照控制电路30的控制，按每1行驱动以m行n列排列的像素电路110的电路。例如，扫描线驱动电路120向第1、2、3、……、(m-1)、m行的扫描线12依次供给扫描信号/Gwr(1)、/Gwr(2)、……、/Gwr(m-1)、/Gwr(m)。通常，将供给到第i行的扫描线12的扫描信号记述为/Gwr(i)。扫描线驱动电路120除了扫描信号/Gwr(1)～/Gwr(m)以外还输出各种控制信号，详细内容将后述。
数据信号输出电路50是如下电路：向位于由扫描线驱动电路120选择的行的像素电路110，输出电压与亮度对应的数据信号。详细而言，数据信号输出电路50包含选择电路组52、第1锁存电路组54、第2锁存电路组56以及n个DA转换电路500。选择电路组52包含与n列分别对应的选择电路520，第1锁存电路组54包含与n列分别对应的第1锁存电路L1，第2锁存电路组56包含与n列分别对应的第2锁存电路L2。
即，与各列对应地设置选择电路520、第1锁存电路L1、第2锁存电路L2以及DA转换电路500的组。在此，第j列的选择电路520指示第j列的第1锁存电路L1选择从控制电路30输出的影像数据Vdata中的第j列的影像数据，第j列的第1锁存电路L1按照该指示锁存影像数据Vdata。第j列的第2锁存电路L2按照控制电路30的控制，在后述的写入期间将由第j列的第1锁存电路L1锁存的影像数据Vdata输出到第j列的DA转换电路500。
第j列的DA转换电路500将从第j列的第2锁存电路L2输出的10比特的影像数据Vdata转换为模拟电压的数据信号，并作为数据信号输出到第j列的数据线14。另外，之后将叙述DA转换电路500的细节。
初始化电路60是与数据线14一对一地对应设置的晶体管66的集合体。与第j列对应的晶体管66的一端与电位Vini的供电线连接，晶体管66的另一端与该第j列的数据线14连接。另外，向各列中的晶体管62的栅极节点公共地供给控制电路30的控制信号/Gini。
在图中，第1、2、……、(n-1)、n列中的数据线14的电位依次被记述为Vd(1)、Vd(2)、……、Vd(n-1)、Vd(n)。通常，第j列中的数据线14的电位被记述为Vd(j)。
电源电路15生成在电光装置10中使用的各种电位、电压等。作为各种电位、电压的例子，可举出扫描线驱动电路120以及数据信号输出电路50中的电源电位、电位Vel、Vini、Vorst、Vrst、VL、VPL、VPH等。此外，电压零的基准是省略了图示的接地电位Gnd，但除此以外，在本说明中没有严格地区分使用电位、电压。
图3是表示像素电路110的电路图。以m行n列排列的像素电路110在电气方面彼此相同。因此，关于像素电路110，以位于i行j列的像素电路110为代表进行说明。
如图所示，像素电路110包含OLED 130、p型的晶体管121～125以及电容元件140。晶体管121～125例如为MOS型。此外，MOS是Metal-Oxide-Semiconductor field-effecttransistor(金属氧化物半导体场效应晶体管)的简称。
另外，除了扫描信号/Gwr(i)之外，还从扫描线驱动电路120向第i行的像素电路110供给控制信号/Gel(i)、/Gcmp(i)、/Gorst(i)。
控制信号/Gel(i)是将与第1、2、……、(m-1)、m行对应地依次供给的控制信号/Gel(1)、/Gel(2)、……、/Gel(m-1)、/Gel(m)一般化地记述的信号。同样地，控制信号/Gcmp(i)是将与第1、2、……、(m-1)、m行对应地依次供给的控制信号/Gcmp(1)、/Gcmp(2)、……、/Gcmp(m-1)、/Gcmp(m)一般化地记述的信号。对于控制信号/Gorst(i)也是同样的，是将与第1、2、……、(m-1)、m行对应地依次供给的控制信号/Gorst(1)、/Gorst(2)、……、/Gorst(m-1)、/Gorst(m)一般化地记述的信号。
OLED 130是由像素电极131和公共电极133夹持发光功能层132而成的显示元件。像素电极131作为阳极发挥功能，公共电极133作为阴极发挥功能。另外，公共电极133具有透光性。在OLED 130中，当电流从阳极朝向阴极流动时，从阳极注入的空穴和从阴极注入的电子在发光功能层132复合而生成激子，产生白色光。
在进行彩色显示的情况下，所产生的白色光例如在由省略图示的反射层和半反射半透射层构成的光谐振器中谐振，以与R(红)、G(绿)、B(蓝)中的任意一个颜色对应地设定的谐振波长射出。在来自光谐振器的光的射出侧设置有与该颜色对应的滤色器。因此，来自OLED 130的射出光经过基于光谐振器以及滤色器的着色而被观察者看到。另外，省略了光谐振器的图示。另外，在电光装置10仅显示明暗的单色图像的情况下，省略上述滤色器。
在i行j列的像素电路110的晶体管121中，栅极节点g与晶体管122的漏极节点连接，源极节点s与作为被供给电位Vel的电源布线的供电线116连接，漏极节点d与晶体管123的源极节点以及晶体管124的源极节点连接。电容元件140的一端与晶体管121的栅极节点g连接，另一端与供电线116连接。因此，电容元件140保持晶体管121中的栅极节点g和源极节点s之间的电压。
此外，电容元件140的另一端只要电位保持为大致恒定即可，因此也可以与供电线116以外的的其他供电线连接。
在本实施方式中，作为电容元件140，例如使用通过由晶体管的半导体层(下部电极)和栅电极层(上部电极)夹持晶体管的栅绝缘层而形成的、所谓的MOS电容。另外，作为电容元件140，也可以使用晶体管121的栅极节点g的寄生电容，还可以使用通过在半导体基板中利用互不相同的导电层夹持绝缘层而形成的所谓的金属电容。
在i行j列的像素电路110的晶体管122中，栅极节点与第i行的扫描线12连接，源极节点与该第j列的数据线14连接。在i行j列的像素电路110的晶体管123中，栅极节点被供给控制信号/Gcmp(i)，漏极节点与该第j列的数据线14连接。在i行j列的像素电路110的晶体管124中，栅极节点被供给控制信号/Gel(i)，漏极节点与作为OLED 130的阳极的像素电极131以及晶体管125的漏极节点连接。
在i行j列的像素电路110的晶体管125中，栅极节点被供给控制信号/Gorst(i)，源极节点与被供给电位Vorst的电源布线即供电线连接。
此外，电位Vorst例如是接地电位Gnd、或者接近接地电位Gnd的低位的电位。具体而言，电位Vorst是在被供给到OLED 130中的像素电极131的情况下，在该OLED130中不流过电流的程度的电位。
另外，对作为OLED 130的阴极发挥功能的公共电极133供给电位Vct。
图4是表示与第j列对应的DA转换电路500的电路图。
从第j列的第2锁存电路L2向第j列的DA转换电路500供给比特D0～D9。另外，从控制电路30向第j列的DA转换电路500供给控制信号Enb0～Enb9、控制信号/Rst，从电源电路15向第j列的DA转换电路500供给电位Vrst、VL、VPL以及VPH。
此外，在图4中分为了电位VPL和VPH，但在第1实施方式中为了方便而设为VPL＝VPH来进行说明。另外，电位VL、VPL以及VPH在第1实施方式中处于VL＜VPL＝VPH的关系。
比特D0～D9是从第j列的第2锁存电路L2输出的影像数据Vdata的10比特，是成为由DA转换电路500转换的对象的数据。该10比特中的最低位的比特是D0，从该比特D0起作为D1、D2、……而权重依次增加，最高位的比特是D9。
控制信号Enb0～Enb9是依次指定比特D0～D9的取入定时的信号。控制信号/Rst是用于使电容元件复位的信号。
如图所示，DA转换电路500包含电容元件C0～C9、Cser、开关Rsw以及选择电路510～519。电容元件C0～C9和选择电路510～519以与各比特对应的方式如下成对。详细而言，对应于比特D0，选择电路510与电容元件C0成对，对应于比特D1，选择电路511与电容元件C1成对，以下同样地，对应于比特D9，选择电路519与电容元件C9成对。
另外，在本实施方式中，在影像数据Vdata的10比特中，比特D5～D9是高位比特的一例，比特D0～D4是低位比特的一例。此外，电容元件C0～C9是电容元件部的一例。
与低位比特对应的选择电路510～514选择电位VL或VPL，将该选择的电位供给到对应的电容元件的一端。另外，与高位比特对应的选择电路515～519选择电位VL或VPH，将该选择的电位供给到对应的电容元件的一端。
例如，与比特D0对应的选择电路510在由控制信号Enb0指定的定时取入比特D0，按照该取入的比特D0的逻辑电平选择电位VL或VPL，并将该选择的电位供给到电容元件C0的一端。并且例如，与比特D6对应的选择电路516在由控制信号Enb6指定的定时取入比特D6，按照该取入的比特D6的逻辑电平选择电位VL或VPH，并将该选择的电位供给到电容元件C6的一端。
电容元件C0～C9的电容值在本实施方式中为如下的比值。详细而言，若将电容元件C0的电容值设为“1”，则电容元件C1、C2、C3、C4、C5、C6、C7、C8、C9的电容值依次为“2”、“4”、“8”、“16”、“1”、“2”、“4”、“8”、“16”。
另外，如果作为整体的10比特来考虑，则比特D0～D9的权重依次为“1”、“2”、“4”、“8”、“16”、“32”、“64”、“128”、“256”、“512”。因此，电容元件C0～C9的电容值与权重不匹配。但是，在将比特D0～D9分为低位的比特D0～D4和高位的比特D5～D9的情况下，如果将比特D5～D9中的比特D5设为最低位比特，将权重视为“1”，则比特D5～D9的权重依次为“1”、“2”、“4”、“8”、“16”。在本说明中，也需要考虑将比特D0～D9分为低位的比特D0～D4和高位的比特D5～D9的情况，所以表现为电容元件C0～C9依次具有与比特D0～D9的权重对应的电容值。
另外，电容元件Cser是耦合电容的一例，该电容元件Cser的电容值在第1实施方式中为“1”。此外，关于电容元件C0～C9以及Cser的电容值，只要保持后述的线性，则允许某种程度的误差。
在本实施方式中，由于使用MOS电容作为像素电路110中的电容元件140，因此优选对电容元件C0～C9以及Cser也使用MOS电容，但也可以使用金属电容。
电容元件C0～C9中的与低位5比特对应的电容元件C0～C4的另一端与电容元件Cser的一端电连接。为了方便，将电容元件C0～C4的另一端与电容元件Cser的一端的连接线记述为中继线14b。另外，电容元件C0～C9中的与高位5比特对应的电容元件C5～C9的另一端与DA转换电路500的输出端Out即数据线14以及电容元件Cser的另一端电连接。
另外，在本说明中，“电连接”是指2个以上的要素间的直接或间接的连接或结合，也包含例如在半导体基板中，2个以上的要素间不直接连接而经由不同的布线层及接触孔来连接的情况。
在电位Vrst的供电线与中继线14b之间，开关Rsw根据控制信号/Rst而成为接通状态或断开状态。详细而言，开关Rsw在控制信号/Rst为L电平时成为接通状态，在控制信号/Rst为H电平时成为断开状态。
在本说明中，开关或晶体管的“接通/导通状态”是指开关的两端、或晶体管中的源极节点/漏极节点之间电闭合而成为低阻抗状态。另外，开关或晶体管的“断开/截止状态”是指开关的两端、或源极节点/漏极节点之间电断开而成为高阻抗状态。
开关Rsw优选由输出控制信号/Rst的否定信号的NOT电路Lg0和传输门Tg0构成。该传输门Tg0是将向栅极节点供给基于NOT电路Lg0的否定信号的n型晶体管、和向栅极节点供给控制信号/Rst的p型晶体管组合而成的模拟开关。
与电容元件C0成对的选择电路510包含AND电路Ds、电平移位器Ls和选择器Sel。其中，AND电路Ds输出从第j列的第2锁存电路L2输出的影像数据Vdata的比特D0、和从控制信号30供给的控制信号Enb0的逻辑与信号。AND电路Ds实际上由输出比特D0和控制信号Enb0的与非信号的NAND电路Lg1和输出该与非信号的非信号的NOT电路Lg2构成。
电平移位器Ls对由AND电路Ds输出的逻辑与信号的逻辑振幅进行转换，从输出端Out输出维持了逻辑与信号的逻辑电平的正相信号，从输出端/Out输出将逻辑与信号的逻辑电平反转后的反相信号。
如果从电平移位器Ls输出的正相信号为H电平且反相信号为L电平，则选择电路510中的选择器Sel选择电位VPL。即，如果比特D0为“1”且控制信号Enb0为H电平，则该选择器Sel选择电位VPL。
另外，如果从电平移位器Ls输出的正相信号为L电平且反相信号为H电平，则该选择器Sel选择电位VL。即，如果比特D0为“0”或者控制信号Enb0为L电平，则该选择器Sel选择电位VL。
该选择器Sel实际上由设置在电位VPL的供电线与电容元件C0的一端之间的传输门Tg1、和设置在电位VL的供电线与电容元件C0的一端之间的传输门Tg2构成。
在该结构中，若从电平移位器Ls输出的正相信号为H电平，反相信号为L电平，则传输门Tg1成为导通状态，传输门Tg2成为截止状态，若从电平移位器Ls输出的正相信号为L电平，反相信号为H电平，则传输门Tg1成为截止状态，传输门Tg2成为导通状态。
在此，对与电容元件C0成对的选择电路510进行了说明，但关于与低位比特对应的其他选择电路511～514，除了输入信号的比特D1～D4以及控制信号Enb1～Enb4不同以外，也是与选择电路510相同的结构。
另外，关于与高位比特对应的选择电路515～519，除了若从电平移位器Ls输出的正相信号为H电平且反相信号为L电平则选择电位VPH这一点、和输入信号的比特D5～D9以及控制信号Enb5～Enb9不同这一点以外，是与选择电路510～514相同的结构。
图5是表示第j列的DA转换电路500中的等效电路的图。
选择电路510被记述为单刀双掷开关，如果比特D0与控制信号Enb0的逻辑与信号(D0·Enb0)为L电平，则选择电位VL，如果该逻辑与信号为H电平，则选择电位VPL。关于选择电路511～514，也记述为与选择电路510同样的单刀双掷开关。
选择电路515被记述为单刀双掷开关，如果比特D5与控制信号Enb5的逻辑与信号(D5·Enb5)为L电平，则选择电位VL，如果该逻辑与信号为H电平，则选择电位VPH。关于选择电路516～519，也记述为与选择电路515同样的单刀双掷开关。
在图4和图5中，对第j列的DA转换电路500进行了说明，但与其他列对应的DA转换电路500也是同样的结构。另外，图4和图5仅示出电气结构，未示出构成DA转换电路500的要素的实际位置和排列。
DA转换电路500的动作分为复位期间和输出期间。此外，DA转换电路500的复位期间是后述的电光装置10的动作期间中的初始化期间(a)以及补偿期间(b)，DA转换电路500的输出期间是电光装置10的动作期间的写入期间(c)。
DA转换电路500中，在复位期间，开关Rsw成为接通状态，另外，选择电路510～519选择电位VL。另外，在复位期间的末期，通过在图5中省略了图示的要素，输出端Out的数据线14成为与电位Vrst大致相同的电位，具体而言，在后述的电光装置10中成为阈值相当电压。因此，在电容元件C0～C9中蓄积与电容值对应的电荷。
在DA转换电路500的输出期间，选择电路510～514在对应的逻辑与信号为L电平时选择电位VL，在对应的逻辑与信号为H电平时选择电位VPL。另外，在输出期间，选择电路515～519在对应的逻辑与信号为L电平时选择电位VL，在对应的逻辑与信号为H电平时选择电位VPH。如后所述，在输出期间的末期，控制信号Enb0～Enb9为H电平，因此选择电路510～519依次根据比特D0～D9的逻辑电平来选择电位VL或VPL(或VPH)。
即，在输出期间，电容元件C0～C9的一端的电压成为根据比特D0～D9而变化(提高)或维持中的任意一个。因此，在电容元件C0～C9中的、一端的电压发生了变化的电容元件C0～C9的另一端，通过所蓄积的电荷的放电，从复位期间的末期的电压起，与电容值相应地上升电压。
在与高位比特对应的电容元件C5～C9的另一端，根据电容值使数据线14的电压上升。与此相对，与低位比特对应的电容元件C0～C4的另一端经由电容元件Cser与数据线14连接，因此电容元件C0～C4的另一端的中继线14b的电压变化以由电容元件C0～C4以及Cser决定的比被压缩，使数据线14的电压变化。若将该比记述为压缩比k，则该压缩比k由下式(1)表示。
k＝Cser/(Cser+C0+C1+C2+C3+C4)……(1)
此外，在第1实施方式中，压缩比k为1/32(＝1/(1+1+2+4+8+16))。
在此，在图5中，将包含电容元件C5～C9和选择电路515～519的电路称为第一DA转换电路部Upb。该第一DA转换电路部Upb将对应于比特D5～D9的电压输出到数据线14。
同样地，将包含电容元件C0～C4和选择电路510～514的电路称为第二DA转换电路部Lwb。该第二DA转换电路部Lwb将与比特D0～D4对应的电压输出到中继线14b。但是，中继线14b的电压变化被压缩为压缩比k的1/32，并输出到数据线14。
因此，即使比特D0～D4与比特D5～D9依次相同，由第二DA转换电路部Lwb引起的数据线14的电压变化也是由第一DA转换电路部Upb引起的数据线14的电压变化的1/32。
因此，DA转换电路500使数据线14从复位期间的末期的电压变化与比特D0～D9的权重对应的电压。
图6是用于说明电光装置10的动作的时序图。
在电光装置10中，m行的扫描线12在帧(V)的期间以第1、2、3、……、m行的顺序每次扫描1行。详细而言，如图所示，扫描信号/Gwr(1)、/Gwr(2)、……、/Gwr(m-1)、/Gwr(m)通过扫描线驱动电路120在每个水平扫描期间(H)依次排他地成为L电平。
此外，本实施方式中，在扫描信号/Gwr(1)～/Gwr(m)中，相邻的扫描信号中成为L电平的期间在时间上被分开。具体而言，在扫描信号/Gwr(i-1)从L电平变化为H电平之后，下一个扫描信号/Gwr(i)隔着期间成为L电平。该期间相当于水平回扫期间。
在本说明中，1帧(V)的期间是指显示由影像数据Vid指定的图像的1帧所需的期间。对于1帧(V)的期间的长度，如果与垂直同步期间相同，且例如如果同步信号Sync所包含的垂直同步信号的频率为60Hz，则为相当于该垂直同步信号的1个周期的16.7毫秒。另外，水平扫描期间(H)是扫描信号/Gwr(1)～/Gwr(m)依次成为L电平的时间的间隔，但在图中为了方便，将水平扫描期间(H)的开始定时设为水平回扫期间的大致中心。
在电光装置10中，1个水平扫描期间(H)主要被分为初始化期间(a)、补偿期间(b)以及写入期间(c)这3个期间。另外，作为像素电路110的动作，除了上述3个期间之外，还加上发光期间(d)。
在各水平扫描期间(H)中的初始化期间(a)，控制信号/Gini为L电平，控制信号/Rst为L电平，控制信号Enb为L电平。此外，控制信号Enb是对控制信号Enb0～Enb9进行统称的信号。如后所述，控制信号Enb0～Enb9在写入期间(c)中相位依次移位，但由于在其他期间是相同波形，因此这样统称为控制信号Enb。
在补偿期间(b)，控制信号/Gini为H电平，控制信号/Rst以及Enb维持L电平。
在写入期间(c)，控制信号/Gini维持H电平，控制信号/Rst以及Enb成为H电平。
关于水平扫描期间(H)中的动作，以第i行为例进行说明。另外，关于像素电路110，以i行j列的像素电路110为例进行说明。
在第i行的水平扫描期间(H)，在扫描信号/Gwr(i)成为L电平之前，开始第i行的初始化期间(a)。初始化期间(a)是用于对在第(i-1)行的水平扫描期间(H)中残存于各部分的电压或电荷进行复位的期间。
图7是用于说明在第i行的初始化期间(a)，i行j列的像素电路110和与第j列的数据线14对应的DA转换电路500的动作的图。
在初始化期间(a)，由于通过控制信号/Gini成为L电平而使晶体管66成为导通状态，因此数据线14被初始化为电位Vini。此外，在初始化期间(a)，由于通过控制信号/Rst成为L电平而使开关Rsw成为接通状态，因此中继线14b成为电位Vrst。在初始化期间(a)，控制信号Enb为L电平，因此与从第2锁存电路L2输出的比特D0～D9的逻辑电平无关，选择电路510～519中的各AND电路Ds的逻辑与信号成为L电平。因此，选择电路510～519分别选择电位VL。
因此，在初始化期间(a)，电容元件C0～C9的一端成为电位VL，电容元件Cser的一端以及电容元件C0～C4的另一端成为电位Vrst，电容元件Cser的另一端以及电容元件C5～C9的另一端经由数据线14而成为施加电位Vini。这样，在初始化期间(a)，在数据线14的初始化的同时，蓄积于电容元件C0～C9以及Cser的电荷被初始化。
另外，在第i行的初始化期间(a)，控制信号/Gel(i)成为H电平，控制信号/Gorst(i)成为L电平。因此，在第i行的像素电路110中，晶体管124成为截止状态，晶体管125成为导通状态，所以OLED 130的阳极即像素电极131成为电位Vorst。因此，该OLED 130熄灭，并且像素电极131被复位为电位Vorst。
另外，由于在OLED 130中电容是寄生的，因此将像素电极131复位是为了排除在紧前的发光期间施加的电压的影响。
在初始化期间(a)结束后，成为补偿期间(b)。补偿期间(b)是用于在位于第i行的n个像素电路110中使各晶体管121的栅极节点g收敛于与该晶体管121的阈值相当的电压的期间。
图8是用于说明在第i行的补偿期间(b)，i行j列的像素电路110、和与第j列的数据线14对应的DA转换电路500的动作的图。
在补偿期间(b)，通过控制信号/Gini成为H电平，晶体管66成为截止状态。另外，在补偿期间(b)，控制信号/Rst为L电平，因此维持开关Rsw的接通状态，控制信号Enb为L电平，因此维持选择电路510～519对电位VL的选择。
另外，在第i行的补偿期间(b)，扫描信号/Gwr(i)成为L电平，在该L电平的状态下，控制信号/Gcmp(i)成为L电平。因此，在第i行的像素电路110中，晶体管122为导通状态，晶体管123为导通状态。因此，晶体管121成为二极管连接状态，所以该晶体管121中的栅极节点和源极节点间收敛于与该晶体管121的阈值相当的电压(阈值相当电压)。
在第i行的补偿期间(b)，像素电路110中的晶体管122以及123为导通状态，因此电容元件Cser的另一端以及电容元件C5～C9的另一端也经由数据线14收敛为晶体管121的阈值相当电压。
此外，在补偿期间(b)，电容元件C0～C9的一端通过选择电路510～519被维持为电位VL，电容元件Cser的一端以及电容元件C0～C4的另一端通过开关Rsw的接通状态而被维持为电位Vrst。另外，在第i行的补偿期间(b)，在第i行的像素电路110中，晶体管124的截止状态以及晶体管125的导通状态从初始化期间(a)起继续。
电位Vrst被设定为各列的晶体管121中的平均的阈值相当电压。因此，在补偿期间(b)的末期，施加于电容元件C0～C4的两端的电压与施加于电容元件C5～C9的两端的电压大致相同。因此，可以认为在补偿期间(b)中，在电容元件C0～C9中蓄积与电容值对应的电荷。
在补偿期间(b)结束后，成为写入期间(c)。写入期间(c)是在位于第i行的n列的像素电路110中用于对各晶体管121的栅极节点g施加与亮度对应的电压的期间。
图9是用于说明在第i行的写入期间(c)，i行j列的像素电路110和与第j列的数据线14对应的DA转换电路500的动作的图。
在写入期间(c)，控制信号/Rst成为H电平，因此开关Rsw成为断开状态。另外，在写入期间(c)，在如图6所示那样控制信号Enb0成为H电平之后，控制信号Enb1～Enb9依次延迟时间Δt而成为H电平。另外，当控制信号Enb0从H电平变化为L电平时，控制信号Enb1～Enb9依次延迟时间Δt而成为L电平。另外，在控制信号Enb0～Enb9全部为H电平且控制信号Enb0即将从H电平变化为L电平之前的定时，写入期间(c)结束。
从第j列的第2锁存电路L2输出的影像数据中的、比特D0被输入到选择电路510的电平移位器Ls的期间被AND电路Ds限制为控制信号Enb0为H电平的期间。同样地，比特D1～D9依次被输入到选择电路511～519中的电平移位器Ls的期间被AND电路Ds依次限制为控制信号Enb1～Enb9为H电平的期间。因此，比特D0～D9不是同时而是依次延迟时间Δt地被选择电路510～519取入。
在选择电路510～514中，输入到电平移位器Ls的比特为“1”的选择电路选择电位VPL，比特为“0”的选择电路选择电位VL。此外，在选择电路515～519中，输入到电平移位器Ls的比特为“1”的选择电路选择电位VPH，比特为“0”的选择电路选择电位VL。
在写入期间(c)，电容元件C0～C9中的与输入到电平移位器Ls的“0”的比特对应的电容元件的一端从补偿期间(b)起不发生电压变化，因此不对数据线14的电压上升做贡献。
对应于高位5比特的电容元件C5～C9中的、与输入到电平移位器Ls的“1”的比特对应的电容元件的一端在写入期间(c)从电位VL变化为电位VPH。因此，电容元件C5～C9中的与“1”的比特对应的电容元件使数据线14从补偿期间(b)中的阈值相当电压上升与该电容值的权重对应的量。
对应于低位5比特的电容元件C0～C4中的、与输入到电平移位器Ls的“1”的比特对应的电容元件的一端在写入期间(c)从电位VL变化为电位VPL。但是，电容元件C0～C4的另一端与电容元件C5～C9的另一端不同，与数据线14之间隔着电容元件Cser。因此，电容元件C0～C4中的与“1”的比特对应的电容元件的一端的从电位VL向电位VPL的变化量以压缩比k被压缩，使数据线14的电压上升。
这样，在写入期间(c)，第j列的DA转换电路500使第j列的数据线14从阈值相当电压上升与i行j列的影像数据Vdata的比特D0～D9对应的电压、即指定i行j列的OLED的亮度的电压的量。
本实施方式中，在写入期间(c)控制信号Enb0～Enb9成为H电平的期间依次延迟了时间Δt。其理由在于，若将控制信号Enb0～Enb9一齐设为H电平，则同时产生从电位VL向VPL或VPH的切换，伴随着电压切换的峰值变动增大，向各部分传播，特别是向数据线14传播，从而使DA转换精度降低。因此，在本实施方式中，使控制信号Enb0～Enb9的相位依次错开，以避免同时发生从电位VL向VPL或VPH的切换。
根据本实施方式，伴随电压切换的、峰值所引起的电压变动的影响减小，因此可抑制DA转换精度的降低。另外，控制信号Enb0～Enb9成为H电平的顺序不需要是控制信号Enb0～Enb9的顺序。
在第i行的写入期间(c)，在i行j列的像素电路110中，晶体管122维持导通状态，晶体管123成为截止状态，因此从第j列的DA转换电路500输出的电位Vd(j)经由数据线14供给到晶体管121的栅极节点g。
此外，在第i行的写入期间(c)，在第i行的像素电路110中，晶体管124的截止状态以及晶体管125的导通状态继续。
在扫描信号/Gwr(i)变化为H电平时，第i行的写入期间(c)结束。若扫描信号/Gwr(i)成为H电平，则在i行j列的像素电路110中晶体管122成为截止状态，但栅极节点g的电位Vd(j)与电位Vel之差的电压保持于电容元件140。此外，在图9中，栅极节点g的电位Vd(j)与电位Vel之差的电压记述为Vgs。另外，该图示出了从第2锁存电路L2输出的影像数据的比特D0～D9全部为“1”的情况。
在写入期间(c)结束后，成为发光期间(d)。发光期间(d)是用于使与在写入期间(c)中保持的电压Vgs对应的电流流过OLED 130而使其发光的期间。
图10是用于说明第i行的发光期间(d)中的i行j列的像素电路110的动作的图。
在第i行的发光期间(d)之前，控制信号/Gorst(i)成为H电平，因此晶体管125成为截止状态。另外，当到达第i行的发光期间(d)时，控制信号/Gel(i)反转为L电平，因此晶体管124成为导通状态。因此，在OLED 130中，与由电容元件140保持的电压Vgs对应的电流Ids流过晶体管121。因此，该OLED 130成为与该电流Ids对应的光学状态、即以与电流Ids对应的亮度发光的状态。
此外，图10是在第i行的扫描线12的选择结束后连续有发光期间(d)的例子，但控制信号/Gel(i)成为L电平的期间也可以是间歇的，还可以根据亮度调整来调整。另外，也可以使发光期间(d)中的控制信号/Gel(i)的电平比补偿期间(b)中的L电平上升。即，关于发光期间(d)中的控制信号/Gel(i)的电平，也可以使用H电平与L电平的中间电平。
另外，在第i行的发光期间(d)，与第j列对应的DA转换电路500有时对第i行以外的其他行进行水平扫描期间(H)的动作，因此在图10中省略了DA转换电路500。
在图7至图9中，在第i行的水平扫描期间(H)，着眼于与第j列对应的DA转换电路500以及i行j列的像素电路110，但对与第j列以外的其他列对应的DA转换电路500以及像素电路110执行同样的动作。
另外，在图7至图9中，着眼于第i行的水平扫描期间(H)，对该水平扫描期间(H)的动作进行了说明，但同样的动作在第1、2、3、……、m行的水平扫描期间(H)依次执行。
在像素电路110中，写入期间(c)和发光期间(d)中的电压Vgs是从与补偿期间(b)中的阈值电压起，根据该像素电路110的灰度等级而变化的电压。由于在其他像素电路110中也执行同样的动作，所以在第1实施方式中，在对m行n列的全部像素电路110补偿了晶体管121的阈值的状态下，在OLED 130中流过与灰度等级对应的电流。因此，在本实施方式中，亮度的偏差减小，结果能够进行高品质的显示。
图11是表示电光装置10中的各要素的配置的俯视图。电光装置10由于是从晶片状的半导体基板切割出的，因此为矩形形状。因此，在矩形形状的电光装置10中，将上边的标号设为Ue，将下边的标号设为De，将左边的标号设为Le，将右边的标号设为Re。
此外，在矩形形状的电光装置10中，上边Ue以及下边De沿着作为扫描线12的延伸方向的X方向，左边Le以及右边Re沿着作为数据线14的延伸方向的Y方向。此外，本说明中的俯视表示朝向与Z方向相反的方向观察电光装置10的情况。
在显示区域100与左边Le之间的区域设置有扫描线驱动电路120，在显示区域100与右边Re之间的区域设置有扫描线驱动电路120。2个扫描线驱动电路120是相同的结构，在左右对扫描线12等进行驱动。
在仅在左右的一方配置扫描线驱动电路120的结构中，在左右的另一方产生信号的延迟。与此相对，在左右双方配置扫描线驱动电路120的结构中，能够防止信号的延迟。
在电光装置10中，多个端子20沿着下边De设置。在显示区域100与多个端子20之间的区域，从显示区域100看依次设置有初始化电路60、数据信号输出电路50以及控制电路30。
在数据信号输出电路50与左边Le之间的区域设置有电源电路15，在数据信号输出电路50与右边Re之间的区域也设置有电源电路15。2个电源电路15是相同的结构，向扫描线驱动电路120、数据信号输出电路50、初始化电路60以及控制电路30供给各种电位、电压。
图12的左栏是表示数据信号输出电路50所包含的1列的DA转换电路500的一部分的俯视图。详细而言，图12的左栏是在俯视时简易地表示DA转换电路500的电容元件C0～C9中的电容元件C0～C3的结构以及配置的图。此外，图12的右栏是表示电容元件C0～C3的比较例的图。
在电容元件由MOS电容形成的情况下，是由成为下部电极的半导体层和成为上部电极的栅电极层夹持晶体管的栅绝缘层的结构。在图的例子中，下部电极相对于上部电极位于纸面里侧(Z方向的相反方向)，比上部电极小。因此，在俯视的情况下，下部电极被上部电极遮挡，所以用虚线表示。此外，在图12中省略了栅绝缘层。
电容元件C0～C3中的电容值的比值依次为1：2：4：8。因此，在半导体基板上形成电容元件C0～C3的情况下，单纯地如右栏的比较例所示，关于电容元件C1、C2、C3，将电容值最小的电容元件C0作为基本电容元件，并联连接与电容值的比值对应的数量的基本电容元件即可。详细而言，对于电容元件C1并联连接2个该基本电容元件，对于电容元件C2并联连接4个该基本电容元件，对于电容元件C3并联连接8个该基本电容元件即可。
然而，在半导体基板上形成MOS电容的情况下，需要在遵守工艺规则的同时重复排列多个电容元件。因此，在排列多个电容值最小的电容元件C0作为基本电容元件的结构中，DA转换电路500中的电容元件部的形成需要较大的空间。
此外，在工艺规则中，距离L1是指从下部电极和上部电极中的一方的端边伸出到另一方的相同的端边的距离。在排列多个基本电容元件的情况下，距离L2是相邻的基本电容元件中的下部电极彼此的距离，距离L3是相邻的基本电容元件中的上部电极彼此的距离。
在重复排列基本电容元件的情况下，需要将距离L1、L2以及L3分别设计为一定值以上。
在第1实施方式中，如图12的左栏所示，基本电容元件不是电容值最小的电容元件C0，而是电容元件C1。此外，电容元件C1是由下部电极212a和上部电极222a夹持栅绝缘层的结构。
在这样的结构中，通常的电容元件的电容值Ctotal如下式(2)所示。
Ctotal＝Cus·S+Cup·P……(2)
在式(2)中，S是俯视时两个电极重叠的区域的面积，Cus是该区域中的每单位面积的电容值。P是俯视时重叠的2个电极中的较小的电极的周长。关于周长P，可以改称为俯视时2个电极重叠的区域的周长。另外，Cup是每单位周长的电容值。这样，电容值Ctotal不仅受到俯视时2个电极重叠的区域的面积S的影响，还受到该区域的周长P的影响。
电容值最小的电容元件C0与电容元件C1同样，是由电极211a和上部电极221a夹持栅绝缘层的结构。在此，在电容元件C0中俯视时电极211a和221a重叠的区域的面积S1仅被设为基本电容元件即电容元件C1中俯视时电极212a和221a重叠的区域的面积S2的一半时，根据式(2)可知，电容元件C0的电容值大于电容元件C1的电容值的一半。
因此，在本实施方式中，将面积S1设计为小于面积S2的一半，从而使得电容元件C0的电容值成为电容元件C1的电容值的一半。详细而言，在将电容元件C0的周长记述为P1，将电容元件C1的周长记述为P2的情况下，以满足下式(3)的方式设定电容元件C0的面积S1。
Cus·S1+Cup·P1＝0.5(Cus·S2+Cup·P2)
Cus(S1-0.5·S2)+Cup(P1-0.5·P2)＝0……(3)
在电容元件C0中，如果电极211a和221a重叠的区域例如是正方形，则周长P1是4(S1)1/2，将其代入式(3)对S1进行求解，判断使面积S1比面积S2的一半小多少即可。
另外，有时将这样的电容元件C0记述为第1电容元件Cs1，将作为基本电容元件的电容元件C1记述为第2电容元件Cs2。第1电容元件Cs1(C0)包含电极211a、221a，其中，电极211a是第1电极的一例，电极221a是第2电极的一例。第2电容元件Cs2(C1)包含电极212a、222a，其中，电极212a是第3电极的一例，电极222a是第4电极的一例。另外，面积S1是第1面积的一例，面积S2是第2面积的一例。
在第1实施方式中，与比特D2对应且电容值为电容元件C1的2倍的电容元件C2是并联连接2个基本电容元件的结构。
详细而言，电容元件C2包含并联连接的第3电容元件Cs3和第4电容元件Cs4。该第3电容元件Cs3是与作为基本电容元件的第2电容元件Cs2相同的结构。详细而言，第3电容元件Cs3是由电极213a和电极223a夹持栅绝缘层的结构，俯视时电极213a和223a重叠的区域的面积与面积S2大致相同。同样，第4电容元件Cs4是与第2电容元件Cs2相同的结构，是由电极214a和电极224a夹持栅绝缘层的结构，俯视时电极214a和224a重叠的区域的面积与面积S2大致相同。
在此，关于面积“大致相同”，只要与电容值同样地保持DA转换时的输出电压的线性，则能够包含某种程度的误差。
构成电容元件C2的第3电容元件Cs3的电极213a和第4电容元件Cs4的电极214a是相同的下部电极，是岛状的独立电极。第3电容元件Cs3的电极223a和第4电容元件Cs4的电极224a是相同的上部电极，是岛状的独立电极。
在电容元件C2中第3电容元件Cs3所包含的电极213a和223a中，电极213a是第5电极的一例，电极223a是第6电极的一例。在电容元件C2中第4电容元件Cs4所包含的电极214a和224a中，电极214a是第7电极的一例，电极224a是第8电极的一例。
另外，比特D0是第1比特的一例，比特D1是第2比特的一例，比特D2是第3比特的一例。
与比特D3对应，电容值为电容元件C1的4倍的电容元件C3是将4个基本电容元件并联连接而成的结构。在图12中由于纸面空间的关系而进行了省略，但与比特D4对应，电容值为第2电容元件Cs2(C1)的8倍的电容元件C4是并联连接8个基本电容元件的结构。
关于电容元件C5～C8，如图13所示，也是与电容元件C0～C3同样的结构。
详细而言，将电容元件C5记述为第5电容元件Cs5，将作为基本电容元件的电容元件C6记述为第6电容元件Cs6。第5电容元件Cs5(C5)包含电极215a和225a，其中，电极215a是第9电极的一例，电极225a是第10电极的一例。第6电容元件Cs6(C6)包含电极216a和226a，其中，电极216a是第11电极的一例，电极226a是第12电极的一例。
电容元件C7包含并联连接的第7电容元件Cs7和第8电容元件Cs8。该第7电容元件Cs7是与作为基本电容元件的第2电容元件Cs2相同的结构，详细而言，是由电极217a和电极227a夹持栅绝缘层的结构，俯视时电极217a和227a重叠的区域的面积与S2大致相同。同样，第8电容元件Cs8是与第2电容元件Cs2相同的结构，是由电极218a和电极228a夹持栅绝缘层的结构，俯视时电极218a和228a重叠的区域的面积与S2大致相同。
在电容元件C7中构成第7电容元件Cs7的电极217a和227a中，电极217a是第13电极的一例，电极227a是第14电极的一例。在电容元件C7中构成第8电容元件Cs8的电极218a和228a中，电极218a是第15电极的一例，电极228a是第16电极的一例。
另外，比特D5是第4比特的一例，比特D6是第5比特的一例，比特D7是第6比特的一例。
与比特D8对应，电容值为电容元件C6的4倍的电容元件C8是并联连接4个基本电容元件的结构。在图13中由于纸面空间的关系而进行了省略，但与比特D4对应，电容值为第6电容元件Cs6(C6)的8倍的电容元件C9是并联连接8个基本电容元件的结构。
电容元件Cser在图12以及图13中被省略，但在第1实施方式中，是与第1电容元件Cs1(C0)或者Cs5(C5)相同的结构。
在图12和图13中，为了简化说明，仅示出了构成电容元件C0～C9的2个电极层，省略了栅绝缘层。另外，在纸面近前的Z方向上交替地层叠省略了图示的绝缘层和电极层。
图14是将图12中作为基本电容元件的第2电容元件Cs2(C1)在P-p线处剖切而得的局部剖视图。
本实施方式中的电光装置10如上述那样形成于半导体基板，而在该半导体基板中，作为第2电容元件Cs2(C1)的导电层或布线层使用的层从基材起依次为半导体层210、栅电极层220、第1布线层230。
如上所述，第2电容元件Cs2(C1)是利用由半导体层210构成的电极212a和对栅电极层220进行构图而得到的电极222a夹持栅绝缘层270的结构。
此外，电极212a例如通过向p阱区Well注入杂质离子而形成。另外，区域St是用于将相邻的元件区域分离的沟槽。
电极212a经由对栅绝缘层270以及第1层间绝缘层271进行开孔的接触孔Ct1而与布线231连接。
此外，电极221a经由对第1层间绝缘层271进行开孔的接触孔Ct2而与布线232连接。第1层间绝缘层271是设置在栅电极层220和第1布线层230之间的绝缘层。布线231和布线232是通过第1布线层230的构图而形成的中继用的布线。布线231和232中的一方与中继线14b和选择电路511中的任意一方连接，布线231和232中的另一方与中继线14b和选择电路511中的任意另一方连接。
另外，如上所述，省略了第1布线层230和第1层间绝缘层271之后的层的图示。
如图12的右栏所示的比较例那样，在将电容值最小的电容元件C0作为基本电容元件的情况下，电容元件C1～C4(或C6～C9)依次由2、4、8、16个基本电容元件并联连接而构成。在并联连接时，需要使相邻的基本电容元件以由工艺规则决定的间隔隔开地排列，因此随着并联连接的基本电容元件的个数变多，电容元件部的形成需要较大的空间。
如第1实施方式那样，在将基本电容元件设为第2电容元件Cs2(Cs1)而不是电容值最小的电容元件C0的情况下，电容元件C2～C4依次并联连接2、4、8个基本电容元件即可。例如，即使是电容值最大的电容元件C4(C9)，也只是并联连接8个作为基本电容元件的电容元件C1(Cs2)即可。因此，在第1实施方式中，与比较例相比，能够减小电容元件C0～C4(C5～C9)的形成所需的空间。
另外，在第1实施方式中，关于第1电容元件Cs1(C0)，考虑到区域的周长P，俯视时电极211a和221a重叠的区域的面积S1比电极212a和222a重叠的区域的面积S2的一半小。因此，第1电容元件Cs1(C0)的电容值能够准确地设为第2电容元件Cs2(Cs1)的一半。另一方面，电容元件C2～C4(C7～C9)依次并联连接2、4、8个作为基本电容元件的第2电容元件Cs2(C1)，因此电容值准确地成为第2电容元件Cs2(C1)的2、4、8倍。
因此，对于由比特D0～D9构成的数据，能够确保从DA转换电路500输出到数据线14的电压特性的线性(linearity)。
[第2实施方式]
接着，说明第2实施方式的电光装置10。另外以下，对与已说明的实施方式相同的要素标注相同的标号，并省略详细的说明。
图15的左栏是俯视表示第2实施方式的DA转换电路500的电容元件C0～C9中的电容元件C0～C2的结构以及配置的图。此外，图15的右栏是表示电容元件C0～C2的比较例的图。图15的右栏是为了方便而将图12的右栏中构成电容元件C2的4个电容元件沿着Y方向重新排列为1列的图。另外，在第2实施方式中，电容元件C0～C9、Cser与第1实施方式同样地设为MOS电容。
在第2实施方式中，电容元件C0和C1与第1实施方式相同。即，与最低位的比特D0对应地设置的电容元件C0通过下部电极211a和上部电极221a夹持栅绝缘层。与第2位的比特D1对应地设置的电容元件C1是基本电容元件，由下部电极212a和上部电极222a夹持栅绝缘层。在俯视时电极211a与电极221a重叠的区域的面积S1小于电极212a与电极222a重叠的区域的面积S2的一半。
第2实施方式中的电容元件C2是将第1实施方式中的电容元件C2(参照图12的左栏)中包含的电极223a和224a设为作为公共电极的电极242的结构。即，第2实施方式是将作为第6电极的一例的电极223a和作为第8电极的一例的电极224a设为公共电极的例子。
在第2实施方式中，电容元件C2通过下部电极213a以及214a和上部电极242来夹持栅绝缘层。下部电极213a以及214a经由接触孔与另外的布线公共连接。因此，在第2实施方式中，电容元件C2成为并联连接2个由电极213a和电极242夹持栅绝缘层的电容元件、和由电极214a和电极242夹持栅绝缘层的电容元件的结构，所以电容元件C2的电容值成为电容元件C1的电容值的2倍。
另外，在第2实施方式中，与比特D3对应地设置的电容元件C3在图15中由于纸面空间的关系而被省略，但为由下部电极213a(或214a)这4个和上部的公共电极夹持栅绝缘层的结构。4个下部电极经由接触孔与另外的布线公共连接。因此，电容元件C3成为将4个与电容元件C1同等的电容元件并联连接的结构，电容元件C3的电容值成为电容元件C1的电容值的4倍。
与比特D4对应地设置的电容元件C4也同样，是由8个下部电极213a(或214a)和上部的公共电极夹持栅绝缘层的结构。8个下部电极经由接触孔与另外的布线公共连接。因此，电容元件C4成为将8个与电容元件C1同等的电容元件并联连接的结构，电容元件C4的电容值成为电容元件C1的电容值的8倍。
关于电容元件C2、C3、C4中的下部电极，例如可以沿着Y方向排列成1列，也可以排列成2行或2列。
在第2实施方式中，关于电容元件C5～C9也没有特别图示，但与电容元件C0～C4相同。
在第2实施方式中，将电容元件C1中的下部电极212a设为基本电极，在电容元件C2、C3、C4中，将该基本电极依次设为2个、4个、8个，上部电极以覆盖基本电极的方式形成。因此，缓和了使上部电极以距离L3分离的工艺规则。
具体而言，例如电容元件C1～C4中的上部电极数在第1实施方式中依次为“1”、“2”、“4”、“8”，与此相对，在第2实施方式中全部为“1”。因此，在第2实施方式中，削减了用于确保上部电极彼此的分离所需的距离L3的空间，因此与第1实施方式相比，能够减小电容元件部的形成所需的空间。
在第1实施方式或第2实施方式中，将与比特D1(D6)对应的电容元件C1(C6)作为基本电容元件，对其理由进行说明。
为了使电容值准确地成为2、4、8、……倍，优选并联连接倍数个基准电容元件的结构。但是，如上所述，若以电容值最小的电容元件为基准，则并联连接的个数变多，容易导致电容元件部的面积增大化。另一方面，对于具有比基准电容元件的电容值小的电容值的电容元件，优选考虑周长，使2个电极在俯视时重叠的区域的面积比基准电容元件中2个电极重叠的区域的面积的一半小，可以说通过面积的调制来进行调整。
因此，为了不损害电容值的误差引起的输出电压的线性，着眼于影响最小的最低位的比特D0和作为比特D0的下一位的比特D1，对于与比特D0对应的电容元件C0和比特D1的电容元件C1，通过电极彼此重叠的区域的面积进行调整，其中，以电容值大的一方的电容元件C1为基准，对于比特D2以后的电容元件C2～C4，通过并联连接基本电容元件来构成。这样，在将与第2位的比特D1对应的电容元件C1作为基本电容元件的情况下，为了防止后述的灰度反转，只要以电容元件C0的电容值与电容元件C1的电容值之和按照比值不超过“3”(＝20+21)的方式进行调整即可。
另一方面，在将与第3位的比特D2对应的电容元件C2作为基本电容元件的情况下，为了防止灰度反转，只要以电容元件C0的电容值、电容元件C1的电容值和电容元件C2的电容值之和按照比值不超过“7”(＝20+21+22)的方式进行调整即可，但这样的调整与将电容元件C1作为基本电容元件的情况相比是困难的。
因此，如第1或第2实施方式那样，可以说优选将与最低位的下一位的比特D1对应的电容元件C1作为基本电容元件的结构。
但是，将与第3位的比特D2对应的电容元件C2作为基本电容元件的结构和将与第2位的比特D1对应的电容元件C1作为基本电容元件的结构相比，仅是电容值彼此的调整困难，除了这一点之外，也可以将电容元件C2作为基本电容元件。
[第3实施方式]
接着，说明第3实施方式的电光装置10。图16的左栏是俯视表示第3实施方式的DA转换电路的电容元件C0～C9中的电容元件C0～C2的结构以及配置的图。图16的右栏是表示电容元件C0～C2的比较例的图，是与图15的右栏相同的图。另外，在第3实施方式中，电容元件C0～C9、Cser与第1以及第2实施方式同样是MOS电容。
在第3实施方式中，电容元件C0包含下部电极211b和上部电极221b。下部电极211b和上部电极221b例如为大致正方形，两电极中，上部电极221b以按照距离L1的工艺规则覆盖下部电极211b的方式形成。电极211b和221b在俯视时重叠的区域的面积为S11。
另外，第3实施方式的电容元件C0的面积S11与第1实施方式和第2实施方式的电容元件C0的面积S1不同。因此，有时将第3实施方式的电容元件C0记述为电容元件Cs11。
电容元件C1包含下部电极212b、213b以及1个上部电极222b。下部电极212b、213b均与电极211b相同，例如均为大致正方形。电极212b、213b是按照距离L2的工艺规则而分离的岛状的独立电极。上部电极222b为长方形，按照距离L1的工艺规则形成为覆盖电极212b和213b。
下部电极212b与上部电极222b在俯视时重叠的区域的面积与面积S11大致相同。另外，关于下部电极213b与上部电极222b在俯视时重叠的区域的面积，也与面积S11大致相同。
因此，电容元件C1中电极212b和222b在俯视时重叠的区域的面积与电极213b和222b在俯视时重叠的区域的面积之和为面积S11的2倍。
2个下部电极212b分别经由接触孔Ct11与比上部电极222b靠上层的布线公共连接。因此，电容元件C1成为并联连接2个由电极212b和电极222b夹持栅绝缘层的电容元件、和由电极213b和电极222b夹持栅绝缘层的电容元件的结构。因此，电容元件C1的电容值成为电容元件C0的电容值的2倍。
另外，第3实施方式的电容元件C1可以说并联连接了由电极212b和222b夹持栅电极层的电容元件Cs12、与由电极213b和222b夹持栅电极层的电容元件Cs13。
此外，对于电容元件C2省略了标号，但下部电极为4个，均为大致正方形且与电极211b为大致相同形状。4个电极按照距离L2的工艺规则隔开。即，4个下部电极为岛状的独立电极。上部电极为长方形，按照距离L1的工艺规则形成为覆盖4个下部电极。
由于1个下部电极和上部电极在俯视时重叠的区域的面积与面积S11大致相同，所以在电容元件C2中4个下部电极和1个上部电极在俯视时重叠的区域的总面积为面积S11的4倍。
4个下部电极分别经由接触孔与比上部电极靠上层的布线公共连接。因此，电容元件C2成为将4个由4个下部电极和1个上部电极夹持了栅绝缘层的电容元件并联连接的结构。因此，电容元件C2的电容值成为电容元件C0的电容值的4倍。
另外，在第3实施方式中省略了电容元件C3和C4，但在电容元件C3中，形成为下部电极为8个，上部电极覆盖该8个下部电极。另外，在电容元件C4中，下部电极为16个，上部电极以覆盖该16个下部电极的方式形成。
电容元件C5～C9与电容元件C0～C4相同，电容元件Cser与电容元件C0或C5相同。
图17是沿图16中的Q-q线剖切电容元件C1而得的局部剖视图。
第3实施方式中的电容元件C1是利用由半导体层210构成的2个电极212b和对栅电极层220进行构图而得到的电极222b夹持栅绝缘层270的结构。
2个电极212b分别经由对栅绝缘层270和第1层间绝缘层271开孔的接触孔Ct11与布线231公共连接。
此外，电极222b经由对第1层间绝缘层271开孔的接触孔Ct12而与布线232连接。省略了第1布线层230和第1层间绝缘层271之后的层的图示。
另外，在第3实施方式中，电容元件Cs11(C0)是与一个比特对应地设置的电容元件的一例，构成电容元件C1的电容元件Cs12和Cs13是与其他比特对应地设置的2个电容元件的一例。
在DA转换电路500的电容元件C0～C4(或C5～C9)中，如图16的右栏所示的比较例那样，在将电容值最小的电容元件C0作为基本电容元件的情况下，电容元件C1～C4(或C6～C9)依次并联连接2、4、8、16个基本电容元件构成。因此，如上所述，随着并联连接的基本电容元件的个数变多，电容元件部的形成所需的空间增大。
在第3实施方式中，将电容元件C1中的下部电极212a设为基本电极，在电容元件C2、C3、C4中，将该基本电极依次设为2个、4个、8个，上部电极以覆盖基本电极的方式形成。因此，缓和了使下部电极以距离L2分离的工艺规则。
具体而言，例如电容元件C1～C4中的下部电极数在第2实施方式中依次为“2”、“4”、“8”、“16”，与此相对，在第3实施方式中为“1”、“2”、“4”、“8”。因此，在第3实施方式中，削减了用于确保下部电极彼此的分离所需的距离L2的空间。
另外，电容元件C1～C4中的上部电极数与第2实施方式同样，全部为“1”，因此削减了用于确保上部电极彼此的分离所需的距离L3的空间。因此，在第3实施方式中，与第1实施方式相比，能够减小电容元件部的形成所需的区域。
{第4实施方式}
在第1实施方式至第3实施方式中，将电容元件Cser中的电容值的比值设为与电容元件C0(C5)的电容值的比值相同的“1”，但也可以设为“1”以外的比值。具体而言，也可以使电容元件Cser的电容值的比值大于电容元件C0(C5)的电容值的比值。但是，如果电容元件Cser的电容值大于电容元件C0(C5)的电容值，则由式(1)可知，压缩比k大于1/32。即，第二DA转换电路部Lwb中的电压特性(斜率)大于第一DA转换电路部Upb中的电压特性的1/32。
此外，第二DA转换电路部Lwb的电压特性是指对由比特D0～D4构成的5比特的数据进行转换并经由电容元件Cser输出到数据线14时的电压特性，第一DA转换电路部Upb的电压特性是指对由比特D5～D9构成的5比特的数据进行转换并直接输出到数据线14时的电压的特性。
因此，在仅使电容元件Cser中的电容值的比值大于“1”的结构中，由DA转换电路500输出的电压特性的线性受损。具体而言，将比特D0～D9的10比特所示的灰度等级的十进制值设为横轴，将DA转换电路500中从复位期间的末期的数据线14的电压起的上升量设为纵轴时的特性如图18中虚线Vcr_d所示。即，在灰度等级为2的每5次方(＝32)，输出电压下降。
此外，若输出电压这样下降，则例如灰度等级为“31”的情况下的显示元件的亮度应该比灰度等级为“32”的情况下的显示元件的亮度暗，但实际上会产生灰度等级为“31”的显示元件的亮度比灰度等级为“32”的显示元件的亮度亮这样的反转现象。这样的反转现象使得与灰度等级对应的亮/暗在显示元件中被反转而以暗/亮的亮度发光，因此有时也被称为灰度反转。若发生反转现象(灰度反转)，则显示品质大幅受损。
因此，在第4实施方式中，电容元件Cser的电容值被设定为电容元件C0(C5)的电容值的例如2倍，并且电位VPL被设定为比电位VPH低。如果电容元件Cser的电容值是电容元件C0(C5)的电容值的2倍，则压缩比k成为2/33(＝1/(2+1+2+4+8+16))。此时，若电位VPL被设定为比电位VPH低，则在比特D0～D9中，例如只有比特D0以及D5为“1”的情况下，与比特D0对应的电容元件C0的另一端的上升量低于与比特D5对应的电容元件C5的另一端的上升量。在此，以电容元件C0和C5彼此的关系进行了说明，但电容值的比值相同的其他电容元件彼此(具体而言，电容元件C1和C6彼此、电容元件C2和C7彼此、电容元件C3和C8彼此、电容元件C4和C9彼此)也同样如此。
这样，当电位VPL比电位VPH低时，电容元件C0～C4的另一端的上升量低于电容元件C5～C9的另一端的上升量，由压缩比k的增加带来的影响被抵消。因此，当电位VP被适当地设定为低于电位VPH时，如图18中实线Vcr_e所示，能够确保输出特性的良好的线性。
此外，在图18中，实线Vcr_e是将电容元件Cser的电容值设为电容元件C0(C5)的电容值的2倍、将电位(电压)VPL设为2.2V、将电位VPH设为4.0V的情况下的例子。
若如第1实施方式那样以电位VPL等于电位VPH的情况为基准，则为了使电位VPL相对地低于电位VPH，也考虑维持电位VPL而使电位VPH高于电位VPL的方法。但是，由于电源电路15的结构，存在无法使电位VPH的电位从第1实施方式上升的情况，因此使电位VPL从第1实施方式下降的方法变得有效。
在将电容元件Cser的电容值设为电容元件C0(C5)的电容值的2倍的情况下，关于该电容元件Cser，如图19所示，也可以设为与第1实施方式(参照图12)中的电容元件C1(Cs1)同样的结构。详细而言，电容元件Cser是由下部电极212s和上部电极222s夹持栅绝缘层的结构，电极212s是与电极212a大致相同的形状。因此，在俯视时电极212s和电极222s重叠的区域的面积与电极212a和电极222a重叠的区域的面积S2大致相同。
此外，电极212s是第17电极的一例，电极222s是第18电极的一例。另外，在第4实施方式中，将电容元件Cser的电容值设为电容元件C0(C5)的电容值的2倍，但只要电容元件Cser的电容值比电容元件C0(C5)的电容值大即可。即，只要在俯视时电极212s与电极222s重叠的区域的面积大于电极211a与电极221a重叠的区域的面积S1即可。
[应用例、变形例]
考虑到对电光装置10的应用，上述的各种实施方式(以下称为“实施方式等”)的DA转换电路500构成为具有第一DA转换电路部Upb、第二DA转换电路部Lwb以及电容元件Cser。更具体地，在作为转换之前的数据的10比特中，高位比特D5～D9被第一DA转换电路部Upb转换为电压并被输出到数据线14，低位比特D0～D4被第二DA转换电路部Lwb转换为电压，被电容元件Cser等以压缩比k压缩后输出到数据线14。DA转换电路500不限于这样的结构。例如，在对比特D0～D2这3比特进行转换的情况下，DA转换电路500也可以是图20所示那样的结构。
在这样的结构中，在复位期间，开关Rsw成为接通状态，并且，选择电路510～512选择电位VL。由此，在复位期间，电容元件C0～C2分别以电压(Vrst～VL)被充电，蓄积与比特D0～D2的权重对应的电荷。
在输出期间，选择电路510～512在对应的比特为“0”时维持电位VL的选择，在对应的比特为“1”时切换为电位VPL的选择。
由此，图20所示的DA转换电路500能够使输出端Out的电压从电位Vrst上升至与比特D0～D2对应的电压。
另外，关于图20所示的DA转换电路500的电容元件C0～C2，例如图12所示，电容元件C1成为基本电容元件。关于电容元件C2，设为并联连接2个基本电容元件，构成为在电容元件C0中电极211a和212a在俯视时重叠的区域的面积S1小于作为基本电容元件的电容元件C1的电极212a和222a重叠的区域的面积S2的一半。
另外，在实施方式等中，作为显示元件的一例，例示OLED 130进行了说明，但也可以使用其他显示元件。例如，作为显示元件，可以使用LED，也可以是液晶元件。即，作为显示元件，只要是成为与从DA转换电路500输出的数据信号的电压对应的光学状态的电光元件即可。
在实施方式等中，作为DA转换电路500示出了10比特的转换例，但比特数如图20所示的例子那样为3以上即可。
在实施方式中，在俯视时上部电极以覆盖下部电极的方式形成得较宽，但相反地，也可以形成为下部电极比下部电极宽。
在实施方式等中，采用了对像素电路110中的晶体管121的阈值电压进行补偿的结构，但也可以采用不对阈值电压进行补偿的结构，具体而言，也可以采用省略了晶体管123的结构。
晶体管66、121～125的沟道型并不限定于实施方式等。另外，这些晶体管66、121～125也可以适当置换为传输门。相反，关于传输门Tg0～Tg2，也可以置换为一个沟道型的晶体管。
[电子设备]
接着，说明应用了实施方式等的电光装置10的电子设备。电光装置10适合于像素大小较小且高精细的显示用途。因此，作为电子设备，以头戴式显示器为例进行说明。
图21是表示头戴式显示器的外观的图，图22是表示其光学结构的图。
首先，如图21所示，头戴式显示器300在外观上与一般的眼镜同样地具有镜腿310、鼻梁架320、镜片301L、301R。另外，如图22所示，头戴式显示器300在鼻梁架320附近且在镜片301L、301R的里侧(图中下侧)设置有左眼用的电光装置10L和右眼用的电光装置10R。
电光装置10L的图像显示面以在图22中处于左侧的方式配置。由此，电光学装置10L的显示图像经由光学透镜302L向图中9点的方向射出。半透半反镜303L使电光学装置10L的显示图像向6点的方向反射，另一方面，使从12点的方向入射的光透过。电光装置10R的图像显示面以处于与电光装置10L相反的右侧的方式配置。由此，电光学装置10R的显示图像经由光学透镜302R向图中3点的方向射出。半透半反镜303R使电光学装置10R的显示图像向6点方向反射，另一方面，使从12点的方向入射的光透过。
在该结构中，头戴式显示器300的佩戴者能够以与外部的情形重合的透视状态观察电光装置10L、10R的显示图像。
另外，在该头戴式显示器300中，若电光装置10L显示伴随视差的双眼图像中的左眼用图像，电光装置10R显示右眼用图像，则能够使佩戴者感觉到所显示的图像犹如具有进深和立体感。
另外，关于包含电光装置10的电子设备，除了头戴式显示器300以外，还能够应用于摄像机或镜头更换式的数字照相机等中的电子式取景器、便携信息终端、手表的显示部、投射式投影仪的光阀等。
[附注]
一个方式(方式1)的DA转换电路具有电容元件部，所述电容元件部包含电容值与各比特的权重对应的电容元件，所述电容元件部具有：第1电容元件，其与第1比特对应地设置；第2电容元件，其与权重大于所述第1比特的第2比特对应地设置；以及并联电连接的第3电容元件和第4电容元件，它们与权重大于所述第2比特的第3比特对应地设置，所述第1电容元件包含第1电极和第2电极，所述第2电容元件包含第3电极和第4电极，所述第3电容元件包含第5电极和第6电极，所述第4电容元件包含第7电极和第8电极，所述第1电极和所述第2电极在俯视时重叠的第1面积小于所述第3电极和所述第4电极在俯视时重叠的第2面积的一半，所述第5电极和所述第6电极在俯视时重叠的面积与所述第2面积大致相同，所述第7电极和所述第8电极在俯视时重叠的面积与所述第2面积大致相同。
在方式1中，与第3比特对应地设置的电容元件成为与对应于第2比特设置的电容元件相同的电容元件的并联连接。因此，根据方式1，与对应于第2比特以后设置的电容元件并联连接和对应于第1比特设置的电容元件相同的电容元件的结构相比，并联连接的电容元件数减少，因此能够削减使电容元件彼此分离的空间，实现空间节省。
在作为方式1的具体方式(方式2)的DA转换电路中，具有：第1转换电路部，其与多个比特中的高位比特对应；第2转换电路部，其与多个比特中的低位比特对应；以及耦合电容，其设置在所述第1转换电路部与所述第2转换电路部之间，所述第2转换电路部是权利要求1所述的DA转换电路，所述第1转换电路部具有：第5电容元件，其与所述高位比特中的第4比特对应地设置；第6电容元件，其与权重大于所述第4比特的第5比特对应地设置；以及并联电连接的第7电容元件和第8电容元件，它们与权重大于所述第5比特的第6比特对应地设置，所述第5电容元件包含第9电极和第10电极，所述第6电容元件包含第11电极和第12电极，所述第7电容元件包含第13电极和第14电极，所述第8电容元件包含第15电极和第16电极，所述第9电极和所述第10电极在俯视时重叠的面积与所述第1面积大致相同，所述第11电极和所述第12电极在俯视时重叠的面积与所述第2面积大致相同，所述第13电极和所述第14电极在俯视时重叠的面积与所述第2面积大致相同，所述第15电极和所述第16电极在俯视时重叠的面积与所述第2面积大致相同。
根据方式2，与第6比特对应地设置的电容元件成为与对应于第5比特设置的电容元件相同的电容元件的并联连接，因此能够实现空间节省。
在作为方式2的具体方式(方式3)的DA转换电路中，所述耦合电容包含第17电极和第18电极，所述第17电极和所述第18电极在俯视时重叠的面积大于所述第1面积。
根据方式3，第二DA转换电路部的输出电压与第一DA转换电路部的输出电压相比被压缩并输出，因此能够通过第一DA转换电路部以及第二DA转换电路部将多个比特转换为与权重对应的电压并输出。
在作为方式1至3中的任意一项的具体方式(方式4)的DA转换电路中，所述第5电极和所述第7电极分别是设置成岛状的独立电极，所述第6电极和所述第8电极分别是设置成岛状的独立电极。
此外，在作为方式1至3中的任意一项的具体方式(方式5)的DA转换电路中，所述第5电极和所述第7电极分别是设置成岛状的独立电极，所述第6电极和所述第8电极是公共电极。
另一方式(方式6)的DA转换电路具有电容元件部，所述电容元件部包含电容值与各比特的权重对应的电容元件，所述电容元件部包含：与多个比特中的一个比特对应地设置的电容元件；以及与所述多个比特中的权重大于所述一个比特的其他比特对应地设置的2个电容元件，与所述一个比特对应地设置的电容元件中的所述电容元件的一个电极和另一个电极在俯视时重叠的面积与所述2个电容元件各自的一个电极和另一个电极在俯视时重叠的面积大致相同，所述2个电容元件各自的所述一个电极分别设置为岛状，所述2个电容元件各自的所述另一个电极是公共电极。
在方式6中，在与其他比特对应地设置的2个电容元件中，削减了使一个电极彼此分离的空间，因此能够实现空间节省。
在方式7的电光装置中，该电光装置包含电光元件，所述电光元件通过方式1至6中的任意一个方式的DA转换电路将多个比特的数据转换为数据信号，从而成为基于该数据信号的光学状态。根据方式7的电光装置，能够实现空间节省。
另外，方式8的电子设备包含方式7的电光装置。

Claims (9)

1.一种DA转换电路，其特征在于，
该DA转换电路具有电容元件部，所述电容元件部包含电容值与各比特的权重对应的电容元件，
所述电容元件部具有：
第1电容元件，其与第1比特对应地设置；
第2电容元件，其与权重大于所述第1比特的第2比特对应地设置；以及
并联电连接的第3电容元件和第4电容元件，它们与权重大于所述第2比特的第3比特对应地设置，
所述第1电容元件包含第1电极和第2电极，
所述第2电容元件包含第3电极和第4电极，
所述第3电容元件包含第5电极和第6电极，
所述第4电容元件包含第7电极和第8电极，
所述第1电极和所述第2电极在俯视时重叠的第1面积小于所述第3电极和所述第4电极在俯视时重叠的第2面积的一半，
所述第5电极和所述第6电极在俯视时重叠的面积与所述第2面积大致相同，
所述第7电极和所述第8电极在俯视时重叠的面积与所述第2面积大致相同。
2.根据权利要求1所述的DA转换电路，其特征在于，该DA转换电路还具有：
第1转换电路部，其与多个比特中的高位比特对应；
第2转换电路部，其与多个比特中的低位比特对应；以及
耦合电容，其设置在所述第1转换电路部与所述第2转换电路部之间，
所述第2转换电路部是权利要求1所述的DA转换电路，
所述第1转换电路部具有：
第5电容元件，其与所述高位比特中的第4比特对应地设置；
第6电容元件，其与权重大于所述第4比特的第5比特对应地设置；以及
并联电连接的第7电容元件和第8电容元件，它们与权重大于所述第5比特的第6比特对应地设置，
所述第5电容元件包含第9电极和第10电极，
所述第6电容元件包含第11电极和第12电极，
所述第7电容元件包含第13电极和第14电极，
所述第8电容元件包含第15电极和第16电极，
所述第9电极和所述第10电极在俯视时重叠的面积与所述第1面积大致相同，
所述第11电极和所述第12电极在俯视时重叠的面积与所述第2面积大致相同，
所述第13电极和所述第14电极在俯视时重叠的面积与所述第2面积大致相同，
所述第15电极和所述第16电极在俯视时重叠的面积与所述第2面积大致相同。
3.根据权利要求2所述的DA转换电路，其特征在于，
所述耦合电容包含第17电极和第18电极，
所述第17电极和所述第18电极在俯视时重叠的面积大于所述第1面积。
4.根据权利要求1所述的DA转换电路，其特征在于，
所述第5电极和所述第7电极分别是设置成岛状的电极，
所述第6电极和所述第8电极分别是设置成岛状的电极。
5.根据权利要求1至3中的任意一项所述的DA转换电路，其特征在于，
所述第5电极和所述第7电极分别是设置成岛状的独立电极，
所述第6电极和所述第8电极是公共电极。
6.一种DA转换电路，其特征在于，
该DA转换电路具有电容元件部，所述电容元件部包含电容值与各比特的权重对应的电容元件，
所述电容元件部包含：
与多个比特中的一个比特对应地设置的电容元件；以及
与所述多个比特中的权重大于所述一个比特的其他比特对应地设置的2个电容元件，
与所述一个比特对应地设置的电容元件中的所述电容元件的一个电极和另一个电极在俯视时重叠的面积与所述2个电容元件各自的一个电极和另一个电极在俯视时重叠的面积大致相同，
所述2个电容元件各自的所述一个电极分别设置为岛状，所述2个电容元件各自的所述另一个电极是公共电极。
7.一种电光装置，其中，
该电光装置包含电光元件，所述电光元件通过权利要求1的DA转换电路将多个比特的数据转换为数据信号，从而成为基于该数据信号的光学状态。
8.一种电光装置，其中，
该电光装置包含电光元件，所述电光元件通过权利要求6的DA转换电路将多个比特的数据转换为数据信号，从而成为基于该数据信号的光学状态。
9.一种电子设备，其中，该电子设备具有权利要求8所述的电光装置。
CN202210709265.3A 2021-06-24 2022-06-22 Da转换电路、电光装置和电子设备 Pending CN115527490A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021104755A JP2023003594A (ja) 2021-06-24 2021-06-24 電気光学装置および電子機器
JP2021-104755 2021-06-24

Publications (1)

Publication Number Publication Date
CN115527490A true CN115527490A (zh) 2022-12-27

Family

ID=84542410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210709265.3A Pending CN115527490A (zh) 2021-06-24 2022-06-22 Da转换电路、电光装置和电子设备

Country Status (3)

Country Link
US (2) US11776486B2 (zh)
JP (1) JP2023003594A (zh)
CN (1) CN115527490A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023003594A (ja) * 2021-06-24 2023-01-17 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112349A (ja) * 1997-10-03 1999-04-23 Mitsubishi Electric Corp デジタル／アナログコンバータ
US6420988B1 (en) * 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
JP2002100991A (ja) * 2000-09-26 2002-04-05 Nec Kyushu Ltd Ｄ／ａコンバータ
US7403147B2 (en) * 2006-11-29 2008-07-22 Sitime Corporation Precision capacitor array
US7786917B2 (en) * 2008-07-14 2010-08-31 Integrated Device Technology, Inc. Digital-to-analog converter
JP5517898B2 (ja) 2010-11-26 2014-06-11 株式会社日立製作所 アナログデジタル変換器
JP2013150117A (ja) 2012-01-18 2013-08-01 Toshiba Corp アナログデジタル変換器および受信機
JP2015076824A (ja) 2013-10-11 2015-04-20 ヤマハ株式会社 容量可変回路
JP6372102B2 (ja) 2014-03-10 2018-08-15 株式会社ソシオネクスト アナログデジタル変換回路
JP2023003594A (ja) * 2021-06-24 2023-01-17 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
US11776486B2 (en) 2023-10-03
US20220415265A1 (en) 2022-12-29
JP2023003594A (ja) 2023-01-17
US11776487B2 (en) 2023-10-03
US20230057826A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
CN107464523B (zh) 电光学装置以及电子设备
JP6064313B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6141590B2 (ja) 電気光学装置および電子機器
JP5821685B2 (ja) 電気光学装置および電子機器
US9164601B2 (en) Electro-optical device and electronic apparatus
JP5887973B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6111531B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6492447B2 (ja) 電気光学装置、電子機器、及び電気光学装置の駆動方法
CN115527490A (zh) Da转换电路、电光装置和电子设备
JP2023050791A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
JP7226470B2 (ja) 電気光学装置および電子機器
JP7509079B2 (ja) 電気光学装置および電子機器
JP6581951B2 (ja) 電気光学装置の駆動方法
JP7310857B2 (ja) 電気光学装置および電子機器
JP6052365B2 (ja) 電気光学装置および電子機器
US11929036B2 (en) Electro-optical device and electronic apparatus
JP6673406B2 (ja) 電気光学装置および電子機器
JP7396038B2 (ja) 表示装置および電子機器
JP6269799B2 (ja) 電気光学装置および電子機器
JP2019008325A (ja) 電気光学装置および電子機器
JP2016212445A (ja) 電気光学装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination