CN115426438A - 一种dp视频信号时序恢复装置及其工作方法 - Google Patents

一种dp视频信号时序恢复装置及其工作方法 Download PDF

Info

Publication number
CN115426438A
CN115426438A CN202211367499.0A CN202211367499A CN115426438A CN 115426438 A CN115426438 A CN 115426438A CN 202211367499 A CN202211367499 A CN 202211367499A CN 115426438 A CN115426438 A CN 115426438A
Authority
CN
China
Prior art keywords
module
video
signal
clock
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211367499.0A
Other languages
English (en)
Other versions
CN115426438B (zh
Inventor
姜韬
李天将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foundation Stone Kulian Microelectronic Technology Beijing Co ltd
Original Assignee
Foundation Stone Kulian Microelectronic Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foundation Stone Kulian Microelectronic Technology Beijing Co ltd filed Critical Foundation Stone Kulian Microelectronic Technology Beijing Co ltd
Priority to CN202211367499.0A priority Critical patent/CN115426438B/zh
Publication of CN115426438A publication Critical patent/CN115426438A/zh
Application granted granted Critical
Publication of CN115426438B publication Critical patent/CN115426438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种DP视频信号时序恢复装置及其工作方法。该装置包括DP接收解码模块、视频数据缓存模块、双口先入先出模块、存储控制模块、时钟恢复控制模块、锁相环模块和视频时序产生模块。本发明通过DP接收解码模块解析出DP视频信号的控制信息，并根据VSW、VSS参数的配置，能够将FreeSync模式下的DP视频信号转换为完整的Timing信息输出，可以方便的实现将其转换为其它视频信号；实现在FreeSync模式可变帧频率情况下，保持VSync_Width和VSync_Start数值一致；降低电路成本，并使得视频时序转换延迟降低；可保证输出视频信号的Timing信息的完整性和实时性。

Description

一种DP视频信号时序恢复装置及其工作方法
技术领域
本发明涉及DP视频信号时序恢复技术领域，具体涉及一种DP视频信号时序恢复装置及其工作方法。
背景技术
DP（Display Port）是一种高清数字显示协议接口，常用来连接电脑与显示设备，DP接口支持通过FreeSync技术解决计算处理器与显示设备的沟通问题，动态调整视频信号的帧刷新频率，可以解决显示画面撕裂现象。因为DP接口是依赖数据包化数据传输的显示通信端口，传统的视频接口转换中为了实现Timing的完整还原，为了支持FreeSync需要基于Frame Buffer缓冲的方式，此方式实现成本高，且对视频信号的处理延迟大于一帧画面，无法做到低延迟显示的目的。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种DP视频信号时序恢复装置及其工作方法。
为实现上述目的，在第一方面，本发明提供了一种DP视频信号时序恢复装置，包括DP接收解码模块、视频数据缓存模块、双口先入先出模块、存储控制模块、时钟恢复控制模块、锁相环模块和视频时序产生模块；
所述DP接收解码模块用以接收DP信号源发送的DP视频信号和DP辅助信号，并对所述DP视频信号和DP辅助信号进解析，以获得并输出视频像素、视频像素有效信号、视频数据信息、控制信息和DP链路时钟；
所述视频数据缓存模块与DP接收解码模块、存储控制模块和双口先入先出模块分别连接，用以在存储控制模块控制下缓存DP接收解码模块输出的视频像素，并将视频像素发送至双口先入先出模块；
所述双口先入先出模块与存储控制模块和视频时序产生模块分别连接，用以在存储控制模块的写控制下接收视频数据缓存模块发送的视频像素，并在视频时序产生模块的读控制下输出视频像素信号给后级电路；
所述存储控制模块与DP接收解码模块和视频时序产生模块分别连接，用以接收DP接收解码模块输出的视频像素有效信号和视频时序产生模块输出的有效选通信号DE，并根据视频像素有效信号产生用于控制视频数据缓存模块的控制信号，且根据有效选通信号DE生成用于控制双口先入先出模块的写控制信号；
所述时钟恢复控制模块与DP接收解码模块、视频数据缓存模块、双口先入先出模块和锁相环模块分别连接，用以接收DP接收解码模块输出的视频数据信息、双口先入先出模块输出的状态信息以及视频数据缓存模块输出的状态信息，并根据视频数据信息、双口先入先出模块的状态信息和视频数据缓存模块的状态信息产生控制锁相环模块的控制信号；
所述锁相环模块与DP接收解码模块、视频时序产生模块和双口先入先出模块分别连接，用以接收DP接收解码模块输出的DP链路时钟，并将所述DP链路时钟作为参考，且在时钟恢复控制模块的控制下生成恢复视频时钟，所述锁相环模块将恢复视频时钟输出至双口先入先出模块和视频时序产生模块以及后级电路；
所述视频时序产生模块与DP接收解码模块连接，用以接收DP接收解码模块输出的控制信息，并根据所述控制信息和锁相环模块输出的视频时钟产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC给后级电路，并输出读控制信号给双口先入先出模块。
在第二方面，本发明提供了一种DP视频信号时序恢复装置的工作方法，包括以下步骤：
步骤1、DP接收解码模块对接收的DP视频信号和DP辅助信号进行解析，以获得视频像素、视频像素有效信号、视频数据信息、控制信息和DP链路时钟；
步骤2、锁相环模块根据DP接收解码模块解析出的DP链路时钟和控制信息生成初始视频时钟；
步骤3、所述视频时序产生模块根据所述控制信息检测所述DP信号源输出的是否为FreeSync信号，若为 FreeSync信号，则参考所述控制信息生成Timing信息，所述Timing信息包括行同步信号宽度HSync_Width、行同步到行有效像素的距离HSync_Start、场同步信号宽度VSync_Width、场同步信号到场有效行的距离VSync_Start、一行视频信号的有效像素宽度H_Active、一场视频信号的有效行数目V_Active；
步骤4、存储控制模块在检测到一帧视频数据的第一个视频像素有效信号后，触发视频时序产生模块根据所述Timing信息产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC，并根据场同步信号宽度VSync_Width和场有效行的距离VSync_Start的参数值控制视频数据缓存模块缓存缓存场同步信号宽度VSync_Width的参数值+场同步信号到场有效行的距离VSync_Start的参数值- 1行视频像素；
步骤5、存储控制模块控制下将缓存的视频像素写入双口先入先出模块；
步骤6、视频时序产生模块输出场同步信号VSYNC后，通过有效选通信号DE控制双口先入先出模块输出视频像素信号；
步骤7、时钟恢复控制模块在V_Active期间内持续检测双口先入先出模块状态，比较其写入视频像素数据的速度与读取视频像素数据的速度，所述时钟恢复控制模块根据比较结果控制锁相环模块在初始视频时钟的基础上生成恢复视频时钟，以保持双口先入先出模块视频像素数据的读写平衡；
步骤8、视频时序产生模块输出一帧画面的V_Active时间后，时钟恢复控制模块停止跟踪视频时钟的产生，等待DP接收解码模块输出下一帧视频数据。
进一步的，在所述步骤4中，在时钟恢复控制模块已经跟踪稳定之后，若检测到每帧视频信号的第一个视频像素信号或者第一行视频信号的开始，则等待下一个HSync的起始沿再同步产生VSync的起始沿，并相应的调整视频数据缓存模块缓存视频像素数据的长度。
进一步的，所述步骤7中时钟恢复控制模块根据比较结果控制锁相环模块在初始视频时钟的基础上生成恢复视频时钟的方式具体如下：
若双口先入先出模块偏向空时，所述时钟恢复控制模块控制锁相环模块在初始视频时钟的基础上增高，并在增高后作为恢复视频时钟输出；
若双口先入先出模块偏向满时，所述时钟恢复控制模块控制锁相环模块在初始视频时钟的基础上降低，并在降低后作为恢复视频时钟输出。
进一步的，所述步骤3中参考所述控制信息生成Timing信息的方式具体如下：
行同步信号宽度HSync_Width使用控制信息中HSyncWidth字段，单位为像素点；
行同步到行有效像素的距离HSync_Start使用控制信息中HStart字段，单位为像素点；
一行视频信号的有效像素宽度H_Active使用控制信息中HWidth字段，单位为像素点；
一场视频信号的有效行数目V_Active使用控制信息中VWidth字段，单位为行；
场同步信号宽度VSync_Width使用可配置参数VSW，单位为行；
场同步信号到场有效行的距离VSync_Start使用可配置参数VSS，单位为行。
进一步的，所述步骤2中锁相环模块生成初始视频时钟的方式如下：
根据DP链路时钟统计每一行DP视频信号的时间为T1；
计算行同步信号频率Hfreq = 1/T1；
从控制信息中获取每一行像素点Htotal；
计算初始视频时钟 = Hfreq * Htotal。
有益效果：1、本发明通过DP接收解码模块解析出DP视频信号的控制信息，并根据VSW、VSS参数的配置，能够将FreeSync模式下的DP视频信号转换为完整的Timing信息输出，可以方便的实现将其转换为其它视频信号；
2、本发明在检测到每一帧视频数据的开始，视频时序产生模块准备输出场同步信号VSYNC，只有在侦测到每帧第一行有效数据的开始才输出场同步信号VSYNC，即可实现在FreeSync模式可变帧频率情况下，保持VSync_Width和VSync_Start数值一致；
3、本发明的视频数据缓存模块缓存VSW+VSS-1行的视频像素，等视频时序产生模块产生有效选通信号DE期间，再开始输出视频像素数据，使用视频数据缓存模块以及双口先入先出模块搭配使用，降低电路成本，并使得视频时序转换延迟降低；
4、本发明通过利用双口先入先出模块以及时钟恢复控制模块和锁相环模块，在输出Timing信息的V_Active有效期间微调视频时钟，保证输出视频信号的Timing信息的完整性和实时性。
附图说明
图1是本发明实施例的DP视频信号时序恢复装置的结构示意图;
图2是视频时序产生模块生成Timing信息的示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1所示，本发明实施例提供了一种DP视频信号时序恢复装置，包括DP接收解码模块1、视频数据缓存模块2、双口先入先出模块3、存储控制模块4、时钟恢复控制模块5、锁相环模块6和视频时序产生模块7。
其中，DP接收解码模块1用以接收DP信号源发送的DP视频信号和DP辅助信号，并对DP视频信号和DP辅助信号进解析，以获得并输出视频像素、视频像素有效信号、视频数据信息、控制信息（MSA- Main Stream Attribute等）和DP链路时钟。
视频数据缓存模块2与DP接收解码模块1、存储控制模块4和双口先入先出模块3分别连接，用以在存储控制模块4控制下缓存DP接收解码模块1输出的视频像素，并将视频像素发送至双口先入先出模块3。
双口先入先出模块3与存储控制模块4和视频时序产生模块7分别连接，用以在存储控制模块4的写控制下接收视频数据缓存模块2发送的视频像素，并在视频时序产生模块7的读控制下输出视频像素信号给后级电路。
存储控制模块4与DP接收解码模块1和视频时序产生模块7分别连接，用以接收DP接收解码模块1输出的视频像素有效信号和视频时序产生模块7输出的有效选通信号DE，并根据视频像素有效信号产生用于控制视频数据缓存模块2的控制信号，且根据有效选通信号DE生成用于控制双口先入先出模块3的写控制信号。
时钟恢复控制模块5与DP接收解码模块1、视频数据缓存模块2、双口先入先出模块3和锁相环模块6分别连接，用以接收DP接收解码模块1输出的视频数据信息、双口先入先出模块2输出的状态信息以及视频数据缓存模块2输出的状态信息，并根据视频数据信息、双口先入先出模块3的状态信息和视频数据缓存模块2的状态信息产生控制锁相环模块6的控制信号。
锁相环模块6与DP接收解码模块1、视频时序产生模块7和双口先入先出模块3分别连接，用以接收DP接收解码模块1输出的DP链路时钟，并将DP链路时钟作为参考，且在时钟恢复控制模块5的控制下生成恢复视频时钟，锁相环模块6将生成的恢复视频时钟输出至双口先入先出模块3和视频时序产生模块7以及后级电路。
视频时序产生模块7与DP接收解码模块1连接，用以接收DP接收解码模块1输出的控制信息，并根据控制信息和锁相环模块6输出的视频时钟产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC给后级电路，并输出读控制信号给双口先入先出模块3。
结合图1和图2，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种DP视频信号时序恢复装置的工作方法，包括以下步骤：
步骤1、DP接收解码模块1对接收的DP视频信号和DP辅助信号进行解析，以获得视频像素、视频像素有效信号、视频数据信息、控制信息和DP链路时钟。
步骤2、锁相环模块6根据DP接收解码模块1解析出的DP链路时钟和控制信息生成初始视频时钟。
具体的，锁相环模块6生成初始视频时钟的方式如下：
根据DP链路时钟统计DP视频信号每一行的时间为T1；
计算行同步信号频率Hfreq = 1/T1；
从控制信息中获取每一行像素点Htotal；
计算初始视频时钟 = Hfreq * Htotal。
步骤3、视频时序产生模块7根据控制信息检测DP信号源输出的是否为FreeSync（AMD FreeSync，由AMD提供的支持可变刷新率技术）信号，若为 FreeSync信号，则参考控制信息生成Timing信息，参见图2，Timing信息包括行同步信号宽度HSync_Width、行同步到行有效像素的距离HSync_Start、场同步信号宽度VSync_Width、场同步信号到场有效行的距离VSync_Start、一行视频信号的有效像素宽度H_Active、一场视频信号的有效行数目V_Active。
具体的，上述步骤3中参考控制信息生成Timing信息的方式具体如下：
行同步信号宽度HSync_Width使用控制信息中HSyncWidth字段，单位为像素点；
行同步到行有效像素的距离HSync_Start使用控制信息中HStart字段，单位为像素点；
一行视频信号的有效像素宽度H_Active使用控制信息中HWidth字段，单位为像素点；
一场视频信号的有效行数目V_Active使用控制信息中VWidth字段，单位为行；
场同步信号宽度VSync_Width使用可配置参数VSW，单位为行；
场同步信号到场有效行的距离VSync_Start使用可配置参数VSS，单位为行。
步骤4、存储控制模块4在检测到一帧视频数据的第一个视频像素有效信号后，触发视频时序产生模块7根据Timing信息产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC，并根据场同步信号宽度VSync_Width和场有效行的距离VSync_Start的参数值控制视频数据缓存模块2缓存场同步信号宽度VSync_Width的参数值（VSW）+场同步信号到场有效行的距离VSync_Start的参数值（VSS） - 1行视频像素。例如，VSW的取值为1，VSS的取值为2，那么需要缓存2行的视频像素。在时钟恢复控制模块5已经跟踪稳定之后，若检测到每帧视频信号的第一个视频像素信号或者第一行视频信号的开始，则等待下一个HSync的起始沿再同步产生VSync的起始沿，并相应的调整视频数据缓存模块2缓存视频像素数据的长度。上述跟踪稳定是指时钟恢复控制模块5通过实时调整输出的恢复视频时钟使先入先出模块状态3读写保持保持读写平衡的稳定。
步骤5、存储控制模块4控制将缓存的视频像素写入双口先入先出模块3。
步骤6、视频时序产生模块7输出场同步信号VSYNC后，通过有效选通信号DE控制双口先入先出模块3输出视频像素信号。
步骤7、时钟恢复控制模块5在V_Active期间内持续检测双口先入先出模块3状态，比较其写入视频像素数据的速度与读取视频像素数据的速度，时钟恢复控制模块5根据比较结果控制锁相环模块6在初始视频时钟的基础上调整输出恢复视频时钟，保持双口先入先出模块3视频像素数据的读写平衡。
具体的，时钟恢复控制模块5根据比较结果控制锁相环模块6在初始视频时钟的基础上生成恢复视频时钟的方式具体如下：
若双口先入先出模块3偏向空时，则说明此时读取视频像素的时钟过快，时钟恢复控制模块5控制锁相环模块6在初始视频时钟的基础上增高，并在增高后作为恢复视频时钟输出；若双口先入先出模块3偏向满时，则说明此时读取视频像素的时钟过慢，时钟恢复控制模块5控制锁相环模块6在初始视频时钟的基础上降低，并在降低后作为恢复视频时钟输出。
步骤8、视频时序产生模块7输出一帧画面的V_Active时间后，时钟恢复控制模块5停止跟踪视频时钟的产生，等待DP接收解码模块1输出下一帧视频数据。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种DP视频信号时序恢复装置，其特征在于，包括DP接收解码模块、视频数据缓存模块、双口先入先出模块、存储控制模块、时钟恢复控制模块、锁相环模块和视频时序产生模块；
所述DP接收解码模块用以接收DP信号源发送的DP视频信号和DP辅助信号，并对所述DP视频信号和DP辅助信号进解析，以获得并输出视频像素、视频像素有效信号、视频数据信息、控制信息和DP链路时钟；
所述视频数据缓存模块与DP接收解码模块、存储控制模块和双口先入先出模块分别连接，用以在存储控制模块控制下缓存DP接收解码模块输出的视频像素，并将视频像素发送至双口先入先出模块；
所述双口先入先出模块与存储控制模块和视频时序产生模块分别连接，用以在存储控制模块的写控制下接收视频数据缓存模块发送的视频像素，并在视频时序产生模块的读控制下输出视频像素信号给后级电路；
所述存储控制模块与DP接收解码模块和视频时序产生模块分别连接，用以接收DP接收解码模块输出的视频像素有效信号和视频时序产生模块输出的有效选通信号DE，并根据视频像素有效信号产生用于控制视频数据缓存模块的控制信号，且根据有效选通信号DE生成用于控制双口先入先出模块的写控制信号；
所述时钟恢复控制模块与DP接收解码模块、视频数据缓存模块、双口先入先出模块和锁相环模块分别连接，用以接收DP接收解码模块输出的视频数据信息、双口先入先出模块输出的状态信息以及视频数据缓存模块输出的状态信息，并根据视频数据信息、双口先入先出模块的状态信息和视频数据缓存模块的状态信息产生控制锁相环模块的控制信号；
所述锁相环模块与DP接收解码模块、视频时序产生模块和双口先入先出模块分别连接，用以接收DP接收解码模块输出的DP链路时钟，并将所述DP链路时钟作为参考，且在时钟恢复控制模块的控制下生成恢复视频时钟，所述锁相环模块将恢复视频时钟输出至双口先入先出模块和视频时序产生模块以及后级电路；
所述视频时序产生模块与DP接收解码模块连接，用以接收DP接收解码模块输出的控制信息，并根据所述控制信息和锁相环模块输出的视频时钟产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC给后级电路，并输出读控制信号给双口先入先出模块。
2.如权利要求1所述的一种DP视频信号时序恢复装置的工作方法，其特征在于，包括以下步骤：
步骤1、DP接收解码模块对接收的DP视频信号和DP辅助信号进行解析，以获得视频像素、视频像素有效信号、视频数据信息、控制信息和DP链路时钟；
步骤2、锁相环模块根据DP接收解码模块解析出的DP链路时钟和控制信息生成初始视频时钟；
步骤3、所述视频时序产生模块根据所述控制信息检测所述DP信号源输出的是否为FreeSync信号，若为 FreeSync信号，则参考所述控制信息生成Timing信息，所述Timing信息包括行同步信号宽度HSync_Width、行同步到行有效像素的距离HSync_Start、场同步信号宽度VSync_Width、场同步信号到场有效行的距离VSync_Start、一行视频信号的有效像素宽度H_Active、一场视频信号的有效行数目V_Active；
步骤4、存储控制模块在检测到一帧视频数据的第一个视频像素有效信号后，触发视频时序产生模块根据所述Timing信息产生有效选通信号DE、场同步信号VSYNC和行同步信号HSYNC，并根据场同步信号宽度VSync_Width和场有效行的距离VSync_Start的参数值控制视频数据缓存模块缓存缓存场同步信号宽度VSync_Width的参数值+场同步信号到场有效行的距离VSync_Start的参数值- 1行视频像素；
步骤5、存储控制模块控制下将缓存的视频像素写入双口先入先出模块；
步骤6、视频时序产生模块输出场同步信号VSYNC后，通过有效选通信号DE控制双口先入先出模块输出视频像素信号；
步骤7、时钟恢复控制模块在V_Active期间内持续检测双口先入先出模块状态，比较其写入视频像素数据的速度与读取视频像素数据的速度，所述时钟恢复控制模块根据比较结果控制锁相环模块在初始视频时钟的基础上生成恢复视频时钟，以保持双口先入先出模块视频像素数据的读写平衡；
步骤8、视频时序产生模块输出一帧画面的V_Active时间后，时钟恢复控制模块停止跟踪视频时钟的产生，等待DP接收解码模块输出下一帧视频数据。
3.根据权利要求2所述的一种DP视频信号时序恢复装置的工作方法，其特征在于，在所述步骤4中，在时钟恢复控制模块已经跟踪稳定之后，若检测到每帧视频信号的第一个视频像素信号或者第一行视频信号的开始，则等待下一个HSync的起始沿再同步产生VSync的起始沿，并相应的调整视频数据缓存模块缓存视频像素数据的长度。
4.根据权利要求2所述的一种DP视频信号时序恢复装置的工作方法，其特征在于，所述步骤7中时钟恢复控制模块根据比较结果控制锁相环模块在初始视频时钟的基础上生成恢复视频时钟的方式具体如下：
若双口先入先出模块偏向空时，所述时钟恢复控制模块控制锁相环模块在初始视频时钟的基础上增高，并在增高后作为恢复视频时钟输出；
若双口先入先出模块偏向满时，所述时钟恢复控制模块控制锁相环模块在初始视频时钟的基础上降低，并在降低后作为恢复视频时钟输出。
5.根据权利要求2所述的一种DP视频信号时序恢复装置的工作方法，其特征在于，所述步骤3中参考所述控制信息生成Timing信息的方式具体如下：
行同步信号宽度HSync_Width使用控制信息中HSyncWidth字段，单位为像素点；
行同步到行有效像素的距离HSync_Start使用控制信息中HStart字段，单位为像素点；
一行视频信号的有效像素宽度H_Active使用控制信息中HWidth字段，单位为像素点；
一场视频信号的有效行数目V_Active使用控制信息中VWidth字段，单位为行；
场同步信号宽度VSync_Width使用可配置参数VSW，单位为行；
场同步信号到场有效行的距离VSync_Start使用可配置参数VSS，单位为行。
6.根据权利要求2所述的一种DP视频信号时序恢复装置的工作方法，其特征在于，所述步骤2中锁相环模块生成初始视频时钟的方式如下：
根据DP链路时钟统计每一行DP视频信号的时间为T1；
计算行同步信号频率Hfreq = 1/T1；
从控制信息中获取每一行像素点Htotal；
计算初始视频时钟 = Hfreq * Htotal。
CN202211367499.0A 2022-11-03 2022-11-03 一种dp视频信号时序恢复装置及其工作方法 Active CN115426438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211367499.0A CN115426438B (zh) 2022-11-03 2022-11-03 一种dp视频信号时序恢复装置及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211367499.0A CN115426438B (zh) 2022-11-03 2022-11-03 一种dp视频信号时序恢复装置及其工作方法

Publications (2)

Publication Number Publication Date
CN115426438A true CN115426438A (zh) 2022-12-02
CN115426438B CN115426438B (zh) 2023-01-10

Family

ID=84208355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211367499.0A Active CN115426438B (zh) 2022-11-03 2022-11-03 一种dp视频信号时序恢复装置及其工作方法

Country Status (1)

Country Link
CN (1) CN115426438B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116318516A (zh) * 2023-05-25 2023-06-23 芯动微电子科技(珠海)有限公司 基于dp协议的再生流时钟动态精准实现方法及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
US20130076903A1 (en) * 2010-06-16 2013-03-28 Ndi Technologies, Inc. Usb video interface for alpr cameras and associated method
CN105338277A (zh) * 2015-10-10 2016-02-17 武汉精测电子技术股份有限公司 Dp视频信号的时序恢复装置及方法
CN106341127A (zh) * 2016-09-13 2017-01-18 龙迅半导体（合肥）股份有限公司 一种视频时钟恢复的方法和装置
CN115277983A (zh) * 2022-06-22 2022-11-01 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的视频像素时钟恢复方法与结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
US20130076903A1 (en) * 2010-06-16 2013-03-28 Ndi Technologies, Inc. Usb video interface for alpr cameras and associated method
CN105338277A (zh) * 2015-10-10 2016-02-17 武汉精测电子技术股份有限公司 Dp视频信号的时序恢复装置及方法
CN106341127A (zh) * 2016-09-13 2017-01-18 龙迅半导体（合肥）股份有限公司 一种视频时钟恢复的方法和装置
CN115277983A (zh) * 2022-06-22 2022-11-01 江苏集萃智能集成电路设计技术研究所有限公司 用于dp接口的视频像素时钟恢复方法与结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116318516A (zh) * 2023-05-25 2023-06-23 芯动微电子科技(珠海)有限公司 基于dp协议的再生流时钟动态精准实现方法及设备
CN116318516B (zh) * 2023-05-25 2023-08-15 芯动微电子科技(珠海)有限公司 基于dp协议的再生流时钟动态精准实现方法及设备

Also Published As

Publication number Publication date
CN115426438B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
JP5044004B2 (ja) バッファを更新するための方法及びシステム
EP2857930B1 (en) Techniques to transmit commands to a target device
US8041853B2 (en) Adjustable elasticity FIFO buffer with preload value having a number of storage cells equal to frequency offset times between data units in a data stream
US9030481B2 (en) Method and apparatus for reducing power usage during video presentation on a display
CN100465934C (zh) 一种在异步时钟域传输数据的装置及其方法
US6718449B2 (en) System for data transfer between different clock domains, and for obtaining status of memory device during transfer
US8611486B2 (en) Adjustment of clock signals regenerated from a data stream
US8724024B2 (en) Video signal output device and method
CN115426438B (zh) 一种dp视频信号时序恢复装置及其工作方法
EP2274679B1 (en) Multirate transmission system for parallel input data
US20230362336A1 (en) Method and apparatus for transmitting video signals, and display device
CN111327789B (zh) 一种显示信号同步转换装置
US8330761B2 (en) Apparatus and method for reducing output rate of video data
US6578093B1 (en) System for loading a saved write pointer into a read pointer of a storage at desired synchronization points within a horizontal video line for synchronizing data
CN116112627B (zh) 一种视频帧率自适应变换的方法和电路
US6055248A (en) Transmission frame format converter circuit
CN117061691A (zh) 一种cml接口转sdi接口的视频采集输出装置及方法
CN109660746B (zh) 一种mipi信号距离传输装置及方法
CN112714264B (zh) 一种基于FPGA的HDM转eDP的接口转换装置及接口转换方法
CN111510772B (zh) 一种平衡视频帧率误差的方法、装置、设备及存储介质
US11659136B2 (en) Data conversion and high definition multimedia interface receiving device
CN115955539B (zh) 基于fpga的视频帧率动态转换方法、装置及存储介质
CN220210429U (zh) 一种vga内外同步信号切换电路
US20240054625A1 (en) Device and method for processing video data, and display system
CN113193931B (zh) 一种arinc818节点时间确定性传输装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant