CN116112627B - 一种视频帧率自适应变换的方法和电路 - Google Patents

一种视频帧率自适应变换的方法和电路 Download PDF

Info

Publication number
CN116112627B
CN116112627B CN202310365515.0A CN202310365515A CN116112627B CN 116112627 B CN116112627 B CN 116112627B CN 202310365515 A CN202310365515 A CN 202310365515A CN 116112627 B CN116112627 B CN 116112627B
Authority
CN
China
Prior art keywords
input
frame rate
output
image data
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310365515.0A
Other languages
English (en)
Other versions
CN116112627A (zh
Inventor
舒杰敏
汪涛
冯连彬
张磊
汪杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Hexagonal Semiconductor Co ltd
Original Assignee
Hefei Hexagonal Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Hexagonal Semiconductor Co ltd filed Critical Hefei Hexagonal Semiconductor Co ltd
Priority to CN202310365515.0A priority Critical patent/CN116112627B/zh
Publication of CN116112627A publication Critical patent/CN116112627A/zh
Application granted granted Critical
Publication of CN116112627B publication Critical patent/CN116112627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

本发明公开了一种视频帧率自适应变换的方法和电路，包括输入帧率计数器、输入锁存控制器、前置处理单元、帧缓存、后置处理单元和输出控制单元，所述输入帧率计数器输出端连接输入锁存控制器，且视频图像数据流分别发送给输入帧率计数器和输入锁存控制器。本发明的整个电路在使用时只需要根据输出端，配置输出帧率，***将计算出输出视频图像的帧率，并通过内部电路自动适配；在只缓存一帧图像的同时，有效的解决其他单帧缓存时出现的撕裂效应和DSC解码错误等问题；只需要配置好输出帧率，对于输入帧率在一定比例范围内的输入图像，均可以调整到配置好的输出帧率进行输出；具有降低硬件资源开销和简化***软件配置的优势。

Description

一种视频帧率自适应变换的方法和电路
技术领域
本发明属于视频图像技术领域，特别涉及一种视频帧率自适应变换的方法和电路。
背景技术
在很多应用场景中，因为接收端带宽的限制，视频图像源端的帧率与接收端显示（或处理）帧率存在差异，需要在接收端进行降帧处理。如电脑输出图像转接显示器，游戏机输出图像转接电视机，手机输出图像转接投影仪等。
针对通过MIPI接口进行信号传输的视频图像，现有的降帧方式主要有4种：
1.普通单帧缓存降帧方式；
2.TE降帧方式；
3.双帧缓存降帧方式；
4.多帧处理降帧方式。
分别介绍如下：
1.普通单帧缓存降帧方式：发送端按照发送端的帧率发送，接收端按照接收端的帧率进行处理，两者之间除视频图像数据外，无反馈或其他交互信号。图像接收端仅有一帧图像的缓存区域，图像写入该缓存，同时从该缓存种读取图像。该方式弊端如下：
（1）因为输入输出帧率不一致，当图像缓存的读指针追上写指针，或者写指针追上读指针时，会出现撕裂效应；
（2）对于MIPI传输的DSC视频图像数据流，由于DSC是按照水平像素×垂直像素大小的Slice（片）进行压缩和解压，当读写指针交错时，会出现DSC解压错误导致处理（或显示）异常。
2.TE降帧方式：对于MIPI Command模式传输的图像，可以通过TE降帧方式。如图1所示，图像接收端根据自己的处理帧率，产生一个同帧率周期的脉冲TE信号，将该信号反馈给图像发送端。图像发送端在每次采集到TE信号脉冲边沿后，发送一帧图像。通过该方式，降低***帧率。
该方式弊端有如下几点：
（1）TE降帧方式只能针对MIPI Command模式，而对于MIPI Video模式传输的图像无法使用；
（2）对于手机来说，如果强行使用TE的方式，因为手机内部的存储处理机制，当手机工作在高刷状态下反而比正常状态下卡顿，尤其在运行对图像刷新率具有较高要求游戏App时，卡顿现象尤为明显。
3.双帧缓存降帧方式：在图像接收端存储两幅图像数据帧，分别为缓存空间A和缓存空间B。如图2所示，接收端轮流交替从两块缓存空间中读取图像数据并进行后续处理。同时，接收端在收到来自发送端的视频图像时，判断当前正在读那块缓存空间，然后将整帧图像存到另一块缓存空间中。
该方式弊端是需要2个缓存空间，硬件资源消耗大。
4.帧处理降帧方式：在图像接收端，存储多幅图像数据帧，通过帧间处理算法进行处理。
该方式弊端如下：
（1）算法复杂；
（2）硬件资源消耗大。
因此，发明一种视频帧率自适应变换的方法和电路来解决上述问题很有必要。
发明内容
针对上述问题，本发明提供了一种视频帧率自适应变换的方法和电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种视频帧率自适应变换电路，包括输入帧率计数器、输入锁存控制器、前置处理单元、帧缓存、后置处理单元和输出控制单元，所述输入帧率计数器输出端连接输入锁存控制器，且视频图像数据流分别发送给输入帧率计数器和输入锁存控制器，所述输入锁存控制器输出端连接前置处理单元输入端，前置处理单元输出端连接帧缓存输入端，帧缓存输出端连接后置处理单元输入端，输出控制单元根据CPU的帧率将传输信号分别传输给输入锁存控制器、帧缓存和后置处理单元。
进一步的，所述输入帧率计数器负责检测当前接收视频图像数据流的帧率，不会对图像数据流进行任何处理，将检测到图像数据流的输入帧率传递到输入锁存控制器中。
进一步的，所述输入锁存控制器接收来自输入帧率计数器的输入帧率计数信息以及视频图像数据流。
进一步的，所述前置处理单元接收来自输入锁存控制器传输的视频图像数据流，对其进行必要输入处理，包括但不限于缩放、去噪、白平衡、滤波、插值，并将处理后的图像数据流输出到下一级，帧缓存。
进一步的，所述帧缓存存储来自前置处理单元发送的视频图像数据流，并根据输出控制单元的传输信号，将缓存视频图像数据流输出到后置处理单元。
进一步的，所述输出控制单元根据CPU配置的帧率以及行/场信息，产生输出时序，且同时产生读使能信号发送给帧缓存，让帧缓存根据读使能信号读出视频图像数据流到后置处理单元中；输出控制单元还将当前输出时序实时地传递到输入锁存控制器中，输入锁存控制器通过输出时序判断是否锁定。
进一步的，所述后置处理单元根据输出控制单元提供的输出时序，从帧缓存中读取视频图像数据流，对输出视频图像数据流进行必要输出处理，再将视频图像数据流输出。
本发明还提供一种视频帧率自适应变换方法，所述方法包括以下步骤：
S1、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器；
S2、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
S3、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为80:60，且输入输出帧率比小于3:2；
S4、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
S5、若S4中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
S6、若S4步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
S7、重复执行S4至S7步骤。
进一步的，所述方法还包括以下步骤：
a、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器；
b、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
c、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为100:60，且输入输出帧率比处于3:2和2:1之间；
d、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
f、若d中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
j、若d步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；
k、重复执行d至k步骤。
进一步的，所述方法还包括以下步骤：
（1）、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器；
（2）、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
（3）、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为144:60，且输入输出帧率比大于2:1；
（4）、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
（5）、若（4）中输出场计数Vcnt大于（X-Y）V/X，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；其中，输入图像分辨率为X，输出图像分辨率为Y；
（6）、若（4）中输出场计数Vcnt小于或等于（X-Y）V/X，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
（7）、重复执行（4）至（7）步骤。
本发明的技术效果和优点：
1、本发明的整个电路在使用时只需要根据输出端，配置输出帧率，***将计算出输出视频图像的帧率，并通过内部电路自动适配；在只缓存一帧图像的同时，有效的解决其他单帧缓存时出现的撕裂效应和DSC解码错误等问题；只需要配置好输出帧率，对于输入帧率在一定比例范围内的输入图像，均可以调整到配置好的输出帧率进行输出；具有降低硬件资源开销和简化***软件配置的优势。
2、本发明提供的一种视频帧率自适应变换电路，可集成于支持视频图像转接的芯片中，使其具备自适应调整帧率的功能；该电路配置简单，只需要配置图像输出帧率，同时该电路硬件结构简单，且只需要单帧缓存，减小硬件开销，节省芯片面积；本发明还提供了一种视频帧率自适应变换方法，既可应用于集成了本发明提供的图像帧率自动调整电路的芯片之间，也可应用于图像视频通路调整板级解决方案中，具有一定的应用普适性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中TE降帧方式结构框图；
图2是现有技术中双帧缓存方式结构框图；
图3是本发明实施例的视频帧率自适应变换电路框图；
图4是本发明实施例的帧缓存结构框图；
图5是本发明实施例的视频帧率自适应变换***框图；
图6是本发明实施例的视频帧率自适应变换方法流程图。
实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种视频帧率自适应变换电路，如图3所示，包括输入帧率计数器、输入锁存控制器、前置处理单元、帧缓存、后置处理单元和输出控制单元，所述输入帧率计数器输出端连接输入锁存控制器，且视频图像数据流分别发送给输入帧率计数器和输入锁存控制器，所述输入锁存控制器输出端连接前置处理单元输入端，前置处理单元输出端连接帧缓存输入端，帧缓存输出端连接后置处理单元输入端，输出控制单元根据CPU的帧率将传输信号分别传输给输入锁存控制器、帧缓存和后置处理单元。
整个电路在使用时只需要根据输出端，配置输出帧率，***将计算出输出视频图像的帧率，并通过内部电路自动适配。在只缓存一帧图像的同时，有效的解决其他单帧缓存时出现的撕裂效应和DSC解码错误等问题。只需要配置好输出帧率，对于输入帧率在一定比例范围内的输入图像，均可以调整到配置好的输出帧率进行输出。具有降低硬件资源开销和简化***软件配置的优势。
如图3所示，所述输入帧率计数器负责检测当前接收视频图像数据流的帧率，不会对图像数据流进行任何处理，将检测到图像数据流的输入帧率传递到输入锁存控制器中。
如图3所示，所述输入锁存控制器接收来自输入帧率计数器的输入帧率计数信息以及视频图像数据流。输入帧率计数器向输入锁存控制器传输一帧的视频图像数据流，即每帧开始时，输入锁存控制器根据输出控制单元传来的输出时序，输入锁存控制器按照实施例1至3中的方法判断当前帧是否需要锁定。如果锁定，则一整帧视频图像数据流都不传至前置处理单元，反之将整帧视频图像数据流传递到前置处理单元。
如图3所示，所述前置处理单元接收来自输入锁存控制器传输的视频图像数据流，对其进行必要输入处理，包括但不限于缩放、去噪、白平衡、滤波、插值，并将处理后的图像数据流输出到下一级，帧缓存。
如图3所示，所述帧缓存存储来自前置处理单元发送的视频图像数据流，并根据输出控制单元的传输信号，将缓存视频图像数据流输出到后置处理单元。其中，帧缓存可以以片内存储器的形式存在于芯片内，也可以是SDRAM/DDR/PSRAM等片外存储芯片的形式存在于芯片之外。因为输入锁存控制器和输出控制单元可以控制好输入输出帧率，帧缓存不会出现读写指针冲突导致的撕裂效应已经DSC解压错误等问题。
利用升帧降帧判断的方式对输入输出帧率进行判断，在比较器对比的状况下确定输入输出帧率，根据输入输出帧率比从而判断针锁存器是否对视频图像数据流进行锁存处理，若锁存，则得到锁存后的图像数据。
如图3所示，所述输出控制单元根据CPU配置的帧率以及行（H）/场（V）信息，产生输出时序（行、场同步、视频使能等信号），且同时产生读使能信号发送给帧缓存，让帧缓存根据读使能信号读出视频图像数据流到后置处理单元中；输出控制单元还将当前输出时序实时地传递到输入锁存控制器中，输入锁存控制器通过输出时序判断是否锁定。
如图3所示，所述后置处理单元根据输出控制单元提供的输出时序，从帧缓存中读取视频图像数据流，对输出视频图像数据流进行必要输出处理，再将视频图像数据流输出。
如图5所示，图像接收模块将接收到的视频图像数据流（包括但不限于DP/HDMI/MIPI协议，RAW/RGB/YUV/RGBG格式）传到本发明的帧率自适应变换模块。帧率变换完成后，将图像输出到图像发送模块，再根据应用端所需的图像协议以及格式进行发送。
实施例1：以输入帧率80Hz，输出帧率60Hz为例进行说明。
本发明还提供一种视频帧率自适应变换方法，如图4和图6所示，所述方法包括以下步骤：
S1、CPU配置***输出帧率，同时配置输出分辨率及行（H）/场（V）信息（H、HFP、HSYNC、HBP、V、VFP、VSYNC、VPB）等，输出控制单元将输出帧率传输给输入锁存控制器；
S2、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
S3、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率。连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高。将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为80:60，且输入输出帧率比小于3:2；
S4、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
S5、若S4中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
S6、若S4步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
S7、重复执行S4至S7步骤。
实施例2：以输入帧率100Hz，输出帧率60Hz为例进行说明。
如图4和图6所示，所述方法还包括以下步骤：
a、CPU配置***输出帧率，同时配置输出分辨率及行（H）/场（V）信息（H、HFP、HSYNC、HBP、V、VFP、VSYNC、VPB）等，输出控制单元将输出帧率传输给输入锁存控制器；
b、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
c、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率。连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高。将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为100:60，且输入输出帧率比处于3:2和2:1之间；
d、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
f、若d中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
j、若d步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；
k、重复执行d至k步骤。
实施例3：以输入帧率144Hz，输入图像分辨率为X，输出图像分辨率为Y，输出帧率60Hz为例进行说明。
如图4和图6所示，所述方法还包括以下步骤：
（1）、CPU配置***输出帧率，同时配置输出分辨率及行（H）/场（V）信息（H、HFP、HSYNC、HBP、V、VFP、VSYNC、VPB）等，输出控制单元将输出帧率传输给输入锁存控制器；
（2）、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
（3）、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率。连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高。将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为144:60，且输入输出帧率比大于2:1；
（4）、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
（5）、若（4）中输出场计数Vcnt大于（X-Y）V/X，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；其中，输入图像分辨率为X，输出图像分辨率为Y；
（6）、若（4）中输出场计数Vcnt小于或等于（X-Y）V/X，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
（7）、重复执行（4）至（7）步骤。
本发明提供的一种视频帧率自适应变换电路，可集成于支持视频图像转接的芯片中，使其具备自适应调整帧率的功能。该电路配置简单，只需要配置图像输出帧率，同时该电路硬件结构简单，且只需要单帧缓存，减小硬件开销，节省芯片面积。本发明提供了一种视频帧率自适应变换方法，既可应用于集成了本发明提供的图像帧率自动调整电路的芯片之间，也可应用于图像视频通路调整板级解决方案中，具有一定的应用普适性。
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种视频帧率自适应变换电路，其特征在于：包括输入帧率计数器、输入锁存控制器、前置处理单元、帧缓存、后置处理单元和输出控制单元，所述输入帧率计数器输出端连接输入锁存控制器，且视频图像数据流分别发送给输入帧率计数器和输入锁存控制器，所述输入锁存控制器输出端连接前置处理单元输入端，前置处理单元输出端连接帧缓存输入端，帧缓存输出端连接后置处理单元输入端，输出控制单元根据CPU的帧率将传输信号分别传输给输入锁存控制器、帧缓存和后置处理单元；
所述输入帧率计数器负责检测当前接收视频图像数据流的帧率，不会对图像数据流进行任何处理，将检测到图像数据流的输入帧率传递到输入锁存控制器中；
所述输入锁存控制器接收来自输入帧率计数器的输入帧率计数信息以及视频图像数据流；
所述前置处理单元接收来自输入锁存控制器传输的视频图像数据流，对其进行必要输入处理，包括但不限于缩放、去噪、白平衡、滤波、插值，并将处理后的图像数据流输出到下一级，帧缓存；
所述帧缓存存储来自前置处理单元发送的视频图像数据流，并根据输出控制单元的传输信号，将缓存视频图像数据流输出到后置处理单元；
所述输出控制单元根据CPU配置的帧率以及行/场信息，产生输出时序，且同时产生读使能信号发送给帧缓存，让帧缓存根据读使能信号读出视频图像数据流到后置处理单元中；输出控制单元还将当前输出时序实时地传递到输入锁存控制器中，输入锁存控制器通过输出时序判断是否锁定；
所述后置处理单元根据输出控制单元提供的输出时序，从帧缓存中读取视频图像数据流，对输出视频图像数据流进行必要输出处理，再将视频图像数据流输出。
2.一种视频帧率自适应变换方法，其特征在于：所述方法包括以下步骤：
S1、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器，其中配置输出分辨率场信息为V；
S2、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
S3、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为80:60，且输入输出帧率比小于3:2；
S4、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
S5、若S4中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
S6、若S4步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
S7、重复执行S4至S7步骤。
3.根据权利要求2所述的视频帧率自适应变换方法，其特征在于：所述方法还包括以下步骤：
a、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器；
b、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
c、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为100:60，且输入输出帧率比处于3:2和2:1之间；
d、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
f、若d中输出场计数Vcnt大于V/2，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；
j、若d步中输出场计数Vcnt小于或等于V/2，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；
k、重复执行d至k步骤。
4.根据权利要求2所述的视频帧率自适应变换方法，其特征在于：所述方法还包括以下步骤：
（1）、CPU配置***输出帧率，同时配置输出分辨率及行/场信息，输出控制单元将输出帧率传输给输入锁存控制器；
（2）、输出控制单元输出使能信号至帧缓存，开始输入图像数据流；
（3）、输入帧率计数器统计图像数据流的帧率，根据连续两帧的输入场同步信号算出当前输入帧率；连续两帧的场同步信号间隔时间越大，帧率越低，反之，则帧率越高；将该输入帧率的图像数据流传递到输入锁存控制器，输入锁存控制器计算出输入输出帧率比为144:60，且输入输出帧率比大于2:1；
（4）、每当输入帧的场同步信号到达输入锁存控制器时，输入锁存控制器从输出控制单元中读取当前输出场计数Vcnt；
（5）、若（4）中输出场计数Vcnt大于（X-Y）V/X，输入锁存控制器将当前输入帧锁定，整帧视频图像数据流均不放行到前置处理单元中；当输出场计数Vcnt到V时，输出场计数Vcnt清零；其中，输入图像分辨率为X，输出图像分辨率为Y；
（6）、若（4）中输出场计数Vcnt小于或等于（X-Y）V/X，输入锁存控制器将当前输入帧整帧视频图像数据流放行到前置处理单元中；
（7）、重复执行（4）至（7）步骤。
CN202310365515.0A 2023-04-07 2023-04-07 一种视频帧率自适应变换的方法和电路 Active CN116112627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310365515.0A CN116112627B (zh) 2023-04-07 2023-04-07 一种视频帧率自适应变换的方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310365515.0A CN116112627B (zh) 2023-04-07 2023-04-07 一种视频帧率自适应变换的方法和电路

Publications (2)

Publication Number Publication Date
CN116112627A CN116112627A (zh) 2023-05-12
CN116112627B true CN116112627B (zh) 2023-06-20

Family

ID=86267542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310365515.0A Active CN116112627B (zh) 2023-04-07 2023-04-07 一种视频帧率自适应变换的方法和电路

Country Status (1)

Country Link
CN (1) CN116112627B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106886210A (zh) * 2017-01-04 2017-06-23 北京航天自动控制研究所 基于序列触发拍照的火工品时序测试装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470064B2 (en) * 2000-01-11 2002-10-22 Raytheon Company Extended length counter chains in FPGA logic
JP4775351B2 (ja) * 2007-09-26 2011-09-21 ソニー株式会社 撮像装置
KR20120013782A (ko) * 2010-08-06 2012-02-15 삼성전자주식회사 데이터 처리 방법 및 그 장치, 및 기록매체
US8809759B2 (en) * 2011-10-11 2014-08-19 Omnivision Technologies, Inc. Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination
KR102456587B1 (ko) * 2015-11-09 2022-10-20 에스케이하이닉스 주식회사 래치 회로, 그 래치 기반의 이중 데이터 레이트 링 카운터, 하이브리드 카운팅 장치, 아날로그-디지털 변환 장치, 및 씨모스 이미지 센서
CN105872432B (zh) * 2016-04-21 2019-04-23 天津大学 快速自适应帧率变换的装置与方法
JP2018032006A (ja) * 2016-08-24 2018-03-01 晶宏半導體股▲ふん▼有限公司Ｕｌｔｒａ Ｃｈｉｐ，Ｉｎｃ． アクティブマトリクス電気泳動表示装置のフレームレート自動調整用の駆動装置及びその駆動方法
CN112689111B (zh) * 2020-12-21 2023-04-07 峰米(北京)科技有限公司 一种视频处理方法、装置、终端和存储介质
CN113377049B (zh) * 2021-06-11 2022-09-06 西安应用光学研究所 基于fpga低延迟视频图像缓存的ddr控制方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106886210A (zh) * 2017-01-04 2017-06-23 北京航天自动控制研究所 基于序列触发拍照的火工品时序测试装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
分相位时钟组的高速数据采样;张娅娅;张磊;崔海龙;;无线电通信技术(第06期);全文 *

Also Published As

Publication number Publication date
CN116112627A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US8823721B2 (en) Techniques for aligning frame data
US8643658B2 (en) Techniques for aligning frame data
US8063910B2 (en) Double-buffering of video data
JP2008506295A (ja) 一連のイメージ・フレームを表示する方法及びシステム
CN102843522B (zh) 基于pcie的视频拼接处理卡、其控制***及控制方法
US6392712B1 (en) Synchronizing interlaced and progressive video signals
CN109587421B (zh) 一种hd-sdi/3g-sdi收发及实时画中画切换输出处理方法
TWI628958B (zh) 在低延遲視頻通訊系統中改善視頻表現之全訊框緩衝
CN105472203A (zh) Genlock同步锁相***及方法
US6353459B1 (en) Method and apparatus for down conversion of video data
CN200983644Y (zh) 多屏显示拼接控制装置
CN116112627B (zh) 一种视频帧率自适应变换的方法和电路
CN110570793B (zh) 一种适配不同类型显示屏的测试方法、装置及终端设备
US20030222882A1 (en) Method and apparatus for fetching pixel data from memory
US20080136966A1 (en) Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program
US20170318234A1 (en) Semiconductor device, video display system and video signal output method
CN111510772B (zh) 一种平衡视频帧率误差的方法、装置、设备及存储介质
JP2008131264A (ja) 監視カメラ、画像記録表示装置及び監視カメラシステム
CN113612938A (zh) 一种多类型自适应分辨率的图像转换方法及装置
CN108965764B (zh) 图像处理方法及电子设备
US8081257B2 (en) Method and system for processing image data in LCD by integrating de-interlace and overdrive operations
CN107241601B (zh) 图像数据传输方法、装置及终端
US20110026603A1 (en) Method and apparatus of using system memory for 3d comb filtering for video decoding
JP2007251723A (ja) 投写型映像表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant