CN115361015A - 一种锁相环电路及其控制方法、锁相环芯片 - Google Patents

一种锁相环电路及其控制方法、锁相环芯片 Download PDF

Info

Publication number
CN115361015A
CN115361015A CN202211260018.6A CN202211260018A CN115361015A CN 115361015 A CN115361015 A CN 115361015A CN 202211260018 A CN202211260018 A CN 202211260018A CN 115361015 A CN115361015 A CN 115361015A
Authority
CN
China
Prior art keywords
module
signal
current source
phase
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211260018.6A
Other languages
English (en)
Other versions
CN115361015B (zh
Inventor
***
闫翔宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Benyuan Juneng Technology Co ltd
Original Assignee
Chengdu Benyuan Juneng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Benyuan Juneng Technology Co ltd filed Critical Chengdu Benyuan Juneng Technology Co ltd
Priority to CN202211260018.6A priority Critical patent/CN115361015B/zh
Publication of CN115361015A publication Critical patent/CN115361015A/zh
Application granted granted Critical
Publication of CN115361015B publication Critical patent/CN115361015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的一种锁相环电路及其控制方法、锁相环芯片，一种锁相环电路，其特征在于，包括，锁相环模块与锁定检测模块；其中，所述锁定检测模块具有比较模块与计数模块；其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，本发明既可以检测锁相环锁定信号，而且能够及时对检测出失锁的情况。本发明可以实现在调节小脉冲相位的情况下保证锁相环电路的稳定性，减小调节拉偏电流源带来的波动。

Description

一种锁相环电路及其控制方法、锁相环芯片
技术领域
本发明属于本发明属于无线通信射频收发***电路设计技术领域，涉及一种锁相环技术，具体涉及一种锁相环电路及其控制方法、锁相环芯片。
背景技术
一般的晶振由于工艺与成本原因，做不到很高的频率（一般为100MHz-200MHz），而在需要高频应用时(例如8GHz)，由压控振荡器(VCO)实现转成高频，但是这种方法产生的时钟信号并不稳定，故利用锁相环路来实现稳定且高频的时钟信号，锁定时无剩余频差。基于锁相环(PLL)的频率合成器是各种应用中的重要电路组件，特别是在通信***中。除去良好的信号纯度(即低相位噪声和低杂散)，锁定速度与锁定精度是重要的设计要求。快速锁定功能对于需要跳频操作的***尤其至关重要，跳频稳定速度很大程度上限制了***模式切换的速度。
为了实现两种工作频率的快速切换，PLL模块需要实现快速切频功能。当切频时既要保证锁相环锁定的准确性，又要保证切频的速度。现有相关技术的PLL更关注宽覆盖范围、低功耗、低抖动等性能，在快速锁定与准确锁定方面还有待提高。
发明内容
为解决上述现有技术问题，本发明提供一种锁相环电路及其控制方法、锁相环芯片。
为了实现上述目的，本发明采用的技术方案是：提供一种锁相环电路，其特征在于，包括，
锁相环模块与锁定检测模块；
其中，所述锁定检测模块具有比较模块与计数模块；
其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；
其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，所述参考时钟信号为外部产生的频率固定为第一频率的时钟信号，计数模块的输出端用于输出锁定检测结果；
其中，所述计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
其中，所述锁相环模块的第一输出端与第二输入端电连接，锁相环模块的第二输出端用于输出目标时钟信号。
优选的，锁定检测模块包括，
数字窗口模块；
其中，所述数字窗口模块具有环形振荡器、分频器，分频器输出锁定参考信号；
数字窗口模块具有脉宽控制电路与分频控制电路，环形振荡器与脉宽控制电路电连接，脉宽控制电路用于调节环形振荡器产生信号的脉冲宽度，环形振荡器的输出与分频器电连接，分频器与分频控制电路电连接，分频控制电路用于控制分频器的分频数；
锁定参考信号的频率为第一频率，锁定参考信号具有锁定检测窗口，所述锁定检测窗口为一个周期内高电平/低电平的时序信号。
优选的，锁相环模块具有鉴频鉴相器、电荷泵、压控振荡器与射频分频器；
其中，所述鉴频鉴相器的输出与所述电荷泵的输入端电连接，电荷泵的输出与所述压控振荡器的输入端电连接，压控振荡器的输出与所述射频分频器的输入端电连接，压控振荡器的输出端为锁相模块的第二输出端，射频分频器的输出信号与鉴频鉴相器的第五输入端电连接，鉴频鉴相器的第六输入端用于接收参考时钟信号，射频分频器的输出信号为反馈信号；
电荷泵具有充电输入端、放电输入端与电压输出端；
其中，所述鉴频鉴相器具有第一鉴别输出端、第二鉴别输出端与第三鉴别输出端，所述第一鉴别输出端与充电输入端电连接，所述第二鉴别输出端与放电输入端电连接，所述第三鉴别输出端为锁相模块的第一输出端；
其中，所述电压输出端与压控振荡器的输入端电连接。
优选的，电荷泵具有固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块；
其中，所述固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块分别与电压输出端电连接；
充电输入端与固定电流源up1模块电连接，放电输入端与固定电流源dn1模块电连接；
其中，固定电流源up1模块与固定电流源dn1模块的电流大小不变，拉偏电流源up2模块与拉偏电流源dn2模块的电流大小可调节。
一种锁相环电路的控制方法，包括所述的一种锁相环电路，其特征在于，包括以下步骤，
S1，通过鉴频鉴相器比较反馈信号与参考信时钟号，生成第一比较结果，第一比较结果具有3个输出信号，分别为相位差信号、频率差信号与待检测信号；
S2，电荷泵的输出信号与第一比较结果有一一对应关系；
S3，将待检测信号传输到比较模块与锁定参考信号比较，生成第二比较结果，第二比较结果输入计数模块，计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
S4，锁定检测模块输出为锁定信号时，第二输出端输出目标时钟信号，否则第二输出端不输出目标时钟信号。
优选的，S3中，
所述比较模块的输出具有第一信号与第二信号，在锁定参考信号的一个周期中，当比较模块输出第一信号时，计数模块的计数值增加1，当比较模块输出为第二信号时，计数模块的计数值复位为0，其中，计数模块的计数值初始状态为0状态为0。
优选的，待检测信号的调节相位差为T1=P（D-M）ns，T1取大于0的整数；
其中，D为锁定检测窗口的脉冲宽度，P表示调节比例，M为实际测量电路抖动引起的相位差。
优选的，P取值为1/3-2/3。
优选的，Iup2<Iup1，Idn2<Idn1时；
若参考时钟信号超前于反馈信号，Idn2=Iup1*T1/T2，拉偏电流源up1模块、拉偏电流源dn2模块与电压输出端都处于工作状态；
若参时钟考信号滞后于反馈信号，Iup2=Idn1*T1/T2，拉偏电流源up2模块、拉偏电流源dn1模块与电压输出端都处于工作状态；
其中，T2为第一频率的周期，Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
优选的，Iup1=Idn2，Iup2=Idn1时，且满足，
拉偏电流源Iup1与拉偏电流源Idn2同步开关，拉偏电流源Iup1与拉偏电流源Idn2同步开关；
Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
一种锁相环芯片，其特征在于，包括，
所述的一种锁相环电路。
本发明的有益效果体现在，提供一种锁相环电路及其控制方法、锁相环芯片，第一，本发明既可以检测锁相环锁定信号，而且能够及时对检测出失锁的情况。第二，本发明可以实现在调节小脉冲相位的情况下保证锁相环电路的稳定性，减小调节拉偏电流源带来的波动。
附图说明
图1为本发明的框架图；
图2为本发明的数字窗口模块的示意图；
图3为本发明的电荷泵逻辑框架示意图；
图4为一种锁相环电路的控制方法示意图；
图5为一种锁相环锁定后参考时钟信号对比示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图5所示，本发明提供的具体实施例如下：
实施例1：
一种锁相环电路，其特征在于，包括，
锁相环模块与锁定检测模块；
其中，所述锁定检测模块具有比较模块与计数模块；
其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；
其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，所述参考时钟信号为外部产生的频率固定为第一频率的时钟信号，计数模块的输出端用于输出锁定检测结果；
其中，所述计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
其中，所述锁相环模块的第一输出端与第二输入端电连接，锁相环模块的第二输出端用于输出目标时钟信号。
在锁相环工作时，首先鉴频鉴相器检测输入参考时钟信号和反馈时钟信号的相位差并产生脉冲控制信号。然后电荷泵将脉冲控制信号转换为电流信号对环路滤波器中的电容充放电，生成压控振荡器的控制电压，该控制电压被用来改变压控振荡器的振荡频率从而产生相应的输出时钟信号，同时该输出时钟信号经反馈分频形成反馈时钟反馈给鉴频鉴相器。当输入参考时钟与反馈时钟信号之间的相位差较小且恒定时，则环路锁定。环路锁定实际的时长与锁相环电路输出锁定信号之间有较大的时间差，现有锁定检测方法的准确性较低，且所用时间较长，为此提出一种准确度高且可快速锁定的锁相环电路是非常有必要的。
在本实施例中，如图1所示，提供一种锁相环电路，其特征在于，包括，锁相环模块与锁定检测模块；其中，所述锁定检测模块具有比较模块与计数模块；其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，所述参考时钟信号为外部产生的频率固定为第一频率的时钟信号，计数模块的输出端用于输出锁定检测结果；其中，所述计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；其中，所述锁相环模块的第一输出端与第二输入端电连接，锁相环模块的第二输出端用于输出目标时钟信号。通过比较模块比较锁定参考信号与待检测信号的特征，在锁定参考信号的一个周期内，待检测信号的脉冲信号的时间段全部在锁定检测信号的高电平信号的时间段内，则认为该周期内的脉冲信号为稳定的相位差信号，如果待检测信号的脉冲信号的时间段没有完全在锁定检测信号的高电平信号的时间段内，则认为该周期内的脉冲信号为不稳定的相位差信号。计数模块对比较模块中稳定相位差信号的个数依次进行计数，比较模块输出了一个不稳定的相位差信号后，计数模块自动清零，直到下一个稳定的相位差信号给计数模块，计数模块重新计数。本发明通过比较计数模块与预设数值的大小来判断锁相环路的锁定情况，当计数模块的计数值大于预设数值时，表示锁相环路已锁定，否则表示标识锁相环路未锁定。本发明可以准确检测锁相环的锁定情况，当由于外界环境、温度等因素影响锁相环电路，造成某个待检测信号相位差变化很大，以至于比较模块输出不稳定的相位差信号，此时计数模块清零，锁定检测模块输出未锁定信号，本发明既可以检测锁相环锁定信号，而且能够及时检测出失锁的情况。
实施例2：
锁定检测模块包括，
数字窗口模块；
其中，所述数字窗口模块具有环形振荡器、分频器，分频器输出锁定参考信号；
数字窗口模块具有脉宽控制电路与分频控制电路，环形振荡器与脉宽控制电路电连接，脉宽控制电路用于调节环形振荡器产生信号的脉冲宽度，环形振荡器的输出与分频器电连接，分频器与分频控制电路电连接，分频控制电路用于控制分频器的分频数；
锁定参考信号的频率为第一频率，锁定参考信号具有锁定检测窗口，所述锁定检测窗口为一个周期内高电平/低电平的时序信号。
锁定参考信号具有锁定检测窗口，所述锁定检测窗口为一个周期内高电平/低电平的时序信号。锁定检测窗口越宽，比较模块工作时对待检测信号的比较精度越低，易出现误锁定的情况。会出现在实际锁相环路并没有稳定的情况，锁定检测电路输出锁定信号，导致电路运行时锁相环电路输出不准确的高频时钟信号，增加了电路运行的不准确性。锁定检测窗口越窄，相同的待检测信号通过比较模块后极易出现将稳定相位差信号误检测成不稳定相位差信号的现象，从而造成误锁定的情况，大大增加了锁定检测的时间。为此锁定检测窗口的宽度的选择极为重要。
在本实施例中，如图2所示，锁定检测模块包括，数字窗口模块；其中，所述数字窗口模块具有环形振荡器、分频器，分频器输出锁定参考信号；数字窗口模块具有脉宽控制电路与分频控制电路，环形振荡器与脉宽控制电路电连接，脉宽控制电路用于调节环形振荡器产生信号的脉冲宽度，环形振荡器的输出与分频器电连接，分频器与分频控制电路电连接，分频控制电路用于控制分频器的分频数；锁定参考信号的频率为第一频率，锁定参考信号具有锁定检测窗口，所述锁定检测窗口为一个周期内高电平/低电平的时序信号。本发明通过设计数字窗口模块产生锁定检测窗口，本发明的锁定检测窗口通过脉宽控制电路与分频数控制电路，使锁定参考信号的频率为第一频率，且锁定检测窗口的宽度可根据不同的应用环境调节。在一种实施例中，锁相环锁定后，测试待检测信号脉冲的跳动范围，设置锁定检测窗口的宽度，要求锁定检测窗口的宽度大于相位差的跳动范围。本发明可以应用于多种场景，能够满足不同锁定检测窗口的需求。
实施例3：
锁相环模块具有鉴频鉴相器、电荷泵、压控振荡器与射频分频器；
其中，所述鉴频鉴相器的输出与所述电荷泵的输入端电连接，电荷泵的输出与所述压控振荡器的输入端电连接，压控振荡器的输出与所述射频分频器的输入端电连接，压控振荡器的输出端为锁相模块的第二输出端，射频分频器的输出信号与鉴频鉴相器的第五输入端电连接，鉴频鉴相器的第六输入端用于接收参考时钟信号，射频分频器的输出信号为反馈信号；
电荷泵具有充电输入端、放电输入端与电压输出端；
其中，所述鉴频鉴相器具有第一鉴别输出端、第二鉴别输出端与第三鉴别输出端，所述第一鉴别输出端与充电输入端电连接，所述第二鉴别输出端与放电输入端电连接，所述第三鉴别输出端为锁相模块的第一输出端；
其中，所述电压输出端与压控振荡器的输入端电连接。
电荷泵具有固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块；
其中，所述固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块分别与电压输出端电连接；
充电输入端与固定电流源up1模块电连接，放电输入端与固定电流源dn1模块电连接；
其中，固定电流源up1模块与固定电流源dn1模块的电流大小不变，拉偏电流源up2模块与拉偏电流源dn2模块的电流大小可调节。
由于实际应用需求的不同，锁相环电路有两种工作模式，当参考时钟信号的频率与目标时钟信号的频率成倍数关系时，锁相环为整数工作模式，当参考时钟信号的频率与目标时钟信号的频率不成倍数关系时，锁相环为小数工作模式。例如参考时钟信号的频率为50MHz,目标时钟信号频率为8GHz时，锁相环为整数工作模式；例如参考时钟信号的频率为50MHz,北斗***频段的目标时钟信号为1.725GHz时，锁相环为小数工作模式。锁相环锁定后，待检测信号与参考时钟信号通过比较模块，在锁定参考信号的一个周期内，待检测信号的脉冲信号的时间段全部在锁定检测信号的高电平信号的时间段内，可描述为待检测信号的小脉冲落在锁定检测窗口内，否则为待检测信号的小脉冲没有落在锁定检测窗口内。在小数工作模式下，由于目标时钟信号的频率不能被参考时钟信号的频率整除，反馈信号的周期不是固定的，为此鉴频鉴相器输出的待检测信号的小脉冲有一段波动范围，当锁相环在小数工作模式下，原本落在锁定检测窗口内的小脉冲有较大的概率跳出锁定检测窗口，为此，锁定检测模块出现误检测，这将延长锁定检测的时间或者造成锁定检测模块失效等情况，不能满足对锁定速度要求较高的芯片要求。
在本实施例中，如图3所示，所述电压输出端与压控振荡器的输入端电连接。电荷泵具有固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块；其中，所述固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块分别与电压输出端电连接；充电输入端与固定电流源up1模块电连接，放电输入端与固定电流源dn1模块电连接；其中，固定电流源up1模块与固定电流源dn1模块的电流大小不变，拉偏电流源up2模块与拉偏电流源dn2模块的电流大小可调节。本发明通过固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块，来实现调节待检测信号的相位，从而实现小脉冲信号落在锁定检测窗口的非边缘处，增加锁定检测的准确性。
相对于通过检测压控振荡器的输入信号检测锁相环的锁定信号而言，在本实施例中，本发明通过检测频鉴相器的输出信号与参考时钟信号比较得出锁定检测的结果，锁定检测不依赖于检测压控振荡器的输入信号，本发明可把压控振荡器设计在锁相环芯片外部，节约了芯片的制造成本，增加了芯片的适用范围。
实施例4：
一种锁相环电路的控制方法，包括所述的一种锁相环电路，其特征在于，包括以下步骤，
S1，通过鉴频鉴相器比较反馈信号与参考信时钟号，生成第一比较结果，第一比较结果具有3个输出信号，分别为相位差信号、频率差信号与待检测信号；
S2，电荷泵的输出信号与第一比较结果有一一对应关系；
S3，将待检测信号传输到比较模块与锁定参考信号比较，生成第二比较结果，第二比较结果输入计数模块，计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
S4，锁定检测模块输出为锁定信号时，第二输出端输出目标时钟信号，否则第二输出端不输出目标时钟信号。
S3中，
所述比较模块的输出具有第一信号与第二信号，在锁定参考信号的一个周期中，当比较模块输出第一信号时，计数模块的计数值增加1，当比较模块输出为第二信号时，计数模块的计数值复位为0，其中，计数模块的计数值初始状态为0状态为0。
在本实施例中，如图4所示，通过提供一种锁相环电路的控制方法，包括所述的一种锁相环电路，其特征在于，包括以下步骤，S1，通过鉴频鉴相器比较反馈信号与参考信时钟号，生成第一比较结果，第一比较结果具有3个输出信号，分别为相位差信号、频率差信号与待检测信号；S2，电荷泵的输出信号与第一比较结果有一一对应关系；S3，将待检测信号传输到比较模块与锁定参考信号比较，生成第二比较结果，第二比较结果输入计数模块，计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；S4，锁定检测模块输出为锁定信号时，第二输出端输出目标时钟信号，否则第二输出端不输出目标时钟信号。S3中，所述比较模块的输出具有第一信号与第二信号，在锁定参考信号的一个周期中，当比较模块输出第一信号时，计数模块的计数值增加1，当比较模块输出为第二信号时，计数模块的计数值复位为0，其中，计数模块的计数值初始状态为0状态为0。本发明通过所述比较模块的输出具有第一信号与第二信号，在锁定参考信号的一个周期中，当比较模块输出第一信号时，计数模块的计数值增加1，当比较模块输出为第二信号时，计数模块的计数值复位为0，其中，计数模块的计数值初始状态为0状态为0。计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号。本发明既可以检测锁相环锁定信号，而且能够及时对检测出失锁的情况。
实施例5：
待检测信号的调节相位差为T1=P（D-M）ns，T1取大于0的整数；
其中，D为锁定检测窗口的脉冲宽度，P表示调节比例，M为实际测量电路抖动引起的相位差。
P取值为1/3-2/3。
在本实施例中，如图5所示，根据特有场景下，小数模式容易出现误检测的情况，改变待检测信号的相位差以使小脉冲信号落入锁定检测窗口内，待检测信号的调节相位差为T1=P（D-M）ns，T1取大于0的整数；其中，D为锁定检测窗口的脉冲宽度，P表示调节比例，M为实际测量电路抖动引起的相位差。可以有效避免锁定后的小脉信号跳出锁定检测窗口，在一种实施例中，P取值为1/3-2/3。
实施例6：
Iup2<Iup1，Idn2<Idn1时；
若参考时钟信号超前于反馈信号，Idn2=Iup1*T1/T2，拉偏电流源up1模块、拉偏电流源dn2模块与电压输出端都处于工作状态；
若参时钟考信号滞后于反馈信号，Iup2=Idn1*T1/T2，拉偏电流源up2模块、拉偏电流源dn1模块与电压输出端都处于工作状态；
其中，T2为第一频率的周期，Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
在本实施例中，电路通电时，拉偏电流源up2模块与拉偏电流源dn2模块与电压输出端处于连接状态，且满足，Iup2<Iup1,Idn2<Idn1,若参时钟考信号超前于反馈信号，Idn2=Iup1*T1/T2；在相位差为高电平时间段内固定电流源up1模块对电荷存储模块进行充电，拉偏电流源dn2模块一直处于放电状态，可实现电荷泵的输出电压的由不稳定变为稳定状态，当电荷泵输出的电压达到稳定时，参考时钟信号超前于反馈信号T1，即小脉冲滞后T1，从而实现了将小脉冲移动到锁定窗口非边缘处，可以有效避免锁定后的小脉信号跳出锁定检测窗口，提高锁定检测的准确性与检测速度。
若参时钟考信号滞后于反馈信号，Iup2=Idn1*T1/T2；在相位差为高电平时间段内固定电流源dn1模块对电荷存储模块进行放电，拉偏电流源up1模块一直处于充电状态，可实现电荷泵的输出电压的由不稳定变为稳定状态，当电荷泵输出的电压达到稳定时，参考时钟信滞后前于反馈信号T1，即小脉冲滞后T1，从而实现了将小脉冲移动到锁定窗口非边缘处，可以有效避免锁定后的小脉信号跳出锁定检测窗口，提高锁定检测的准确性与检测速度。
实施例7：
Iup1=Idn2，Iup2=Idn1时，且满足，
拉偏电流源Iup1与拉偏电流源Idn2同步开关，拉偏电流源Iup1与拉偏电流源Idn2同步开关；
Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
在本实施例中，由于电荷泵内部Iup2<Iup1,Idn2<Idn1，当参考时钟信号与反馈信号的相位差较大时，极易出现电荷存储模块出现满充满放等情况，首先当电荷存储模块在进行快充慢放时，极易出现满充等情况，一个周期后电荷泵的电压输出端与预测输出存在误差，导致锁相环路出现不稳定，当电荷存储模块进行慢充快放时，极易出现满放等情况此时也会导致锁相环路的不稳定，从而增加锁相环锁定的时间，合理设置Iup2、Iup1、Idn2、Idn1的大小减小满充满放的现象是非常有必要的。在本实施例中，Iup1=Idn2，Iup2=Idn1时，且满足，拉偏电流源Iup1与拉偏电流源Idn2同步开关，拉偏电流源Iup1与拉偏电流源Idn2同步开关。本发明可以实现在调节小脉冲相位的情况下保证锁相环电路的稳定性，减小调节拉偏电流源带来的波动。
一种锁相环芯片，其特征在于，包括，
所述的一种锁相环电路。
在本发明的实施例的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“坚直”、“水平”、“中心”、“顶”、“底”、“顶部”、“底部”、“内”、“外”、“内侧”、“外侧”等指示的方位或位置关系。
在本发明的实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“组装”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的实施例的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的实施例的描述中，需要理解的是，“-”和“~”表示的是两个数值之同的范围，并且该范围包括端点。例如:“A-B”表示大于或等于A，且小于或等于B的范围。“A~B''表示大于或等于A，且小于或等于B的范围。
在本发明的实施例的描述中，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种锁相环电路，其特征在于，包括，
锁相环模块与锁定检测模块；
其中，所述锁定检测模块具有比较模块与计数模块；
其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；
其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，所述参考时钟信号为外部产生的频率固定为第一频率的时钟信号，计数模块的输出端用于输出锁定检测结果；
其中，所述计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
其中，所述锁相环模块的第一输出端与第二输入端电连接，锁相环模块的第二输出端用于输出目标时钟信号。
2.根据权利要求1所述的一种锁相环电路，其特征在于，锁定检测模块包括，
数字窗口模块；
其中，所述数字窗口模块具有环形振荡器、分频器，分频器输出锁定参考信号；
数字窗口模块具有脉宽控制电路与分频控制电路，环形振荡器与脉宽控制电路电连接，脉宽控制电路用于调节环形振荡器产生信号的脉冲宽度，环形振荡器的输出与分频器电连接，分频器与分频控制电路电连接，分频控制电路用于控制分频器的分频数；
锁定参考信号的频率为第一频率，锁定参考信号具有锁定检测窗口，所述锁定检测窗口为一个周期内高电平/低电平的时序信号。
3.根据权利要求2所述的一种锁相环电路，其特征在于，
锁相环模块具有鉴频鉴相器、电荷泵、压控振荡器与射频分频器；
其中，所述鉴频鉴相器的输出与所述电荷泵的输入端电连接，电荷泵的输出与所述压控振荡器的输入端电连接，压控振荡器的输出与所述射频分频器的输入端电连接，压控振荡器的输出端为锁相模块的第二输出端，射频分频器的输出信号与鉴频鉴相器的第五输入端电连接，鉴频鉴相器的第六输入端用于接收参考时钟信号，射频分频器的输出信号为反馈信号；
电荷泵具有充电输入端、放电输入端与电压输出端；
其中，所述鉴频鉴相器具有第一鉴别输出端、第二鉴别输出端与第三鉴别输出端，所述第一鉴别输出端与充电输入端电连接，所述第二鉴别输出端与放电输入端电连接，所述第三鉴别输出端为锁相模块的第一输出端；
其中，所述电压输出端与压控振荡器的输入端电连接。
4.根据权利要求3所述的一种锁相环电路，其特征在于，
电荷泵具有固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块；
其中，所述固定电流源up1模块、拉偏电流源up2模块、固定电流源dn1模块、拉偏电流源dn2模块、电荷存储模块分别与电压输出端电连接；
充电输入端与固定电流源up1模块电连接，放电输入端与固定电流源dn1模块电连接；
其中，固定电流源up1模块与固定电流源dn1模块的电流大小不变，拉偏电流源up2模块与拉偏电流源dn2模块的电流大小可调节。
5.一种锁相环电路的控制方法，包括权利要求1-4之任意一项权利要求所述的一种锁相环电路，其特征在于，包括以下步骤，
S1，通过鉴频鉴相器比较反馈信号与参考信时钟号，生成第一比较结果，第一比较结果具有3个输出信号，分别为相位差信号、频率差信号与待检测信号；
S2，电荷泵的输出信号与第一比较结果有一一对应关系；
S3，将待检测信号传输到比较模块与锁定参考信号比较，生成第二比较结果，第二比较结果输入计数模块，计数模块的计数值大于预设数值时，锁定检测模块的输出端输出锁定信号，否则锁定检测模块的输出端输出未锁定信号；
S4，锁定检测模块输出为锁定信号时，第二输出端输出目标时钟信号，否则第二输出端不输出目标时钟信号。
6.根据权利要求5所述的一种锁相环电路的控制方法，其特征在于，S3中，
所述比较模块的输出具有第一信号与第二信号，在锁定参考信号的一个周期中，当比较模块输出第一信号时，计数模块的计数值增加1，当比较模块输出为第二信号时，计数模块的计数值复位为0，其中，计数模块的计数值初始状态为0状态为0。
7.根据权利要求6所述的一种锁相环电路的控制方法，其特征在于，
待检测信号的调节相位差为T1=P（D-M）ns，T1取大于0的整数；
其中，D为锁定检测窗口的脉冲宽度，P表示调节比例，M为实际测量电路抖动引起的相位差；
P取值为1/3-2/3。
8.根据权利要求7所述的一种锁相环电路的控制方法，其特征在于，
Iup2<Iup1，Idn2<Idn1时；
若参考时钟信号超前于反馈信号，Idn2=Iup1*T1/T2，拉偏电流源up1模块、拉偏电流源dn2模块与电压输出端都处于工作状态；
若参时钟考信号滞后于反馈信号，Iup2=Idn1*T1/T2，拉偏电流源up2模块、拉偏电流源dn1模块与电压输出端都处于工作状态；
其中，T2为第一频率的周期，Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
9.根据权利要求7所述的一种锁相环电路的控制方法，其特征在于，
Iup1=Idn2，Iup2=Idn1时，且满足，
拉偏电流源Iup1与拉偏电流源Idn2同步开关，拉偏电流源Iup1与拉偏电流源Idn2同步开关；
Idn1为拉偏电流源dn1模块提供的电流大小，Idn2为拉偏电流源dn2模块提供的电流大小，Iup1为固定电流源up1模块提供的电流大小，Iup2为固定电流源up2模块提供的电流大小。
10.一种锁相环芯片，其特征在于，包括，
权利要求1-4之任意一项权利要求所述的一种锁相环电路。
CN202211260018.6A 2022-10-14 2022-10-14 一种锁相环电路及其控制方法、锁相环芯片 Active CN115361015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211260018.6A CN115361015B (zh) 2022-10-14 2022-10-14 一种锁相环电路及其控制方法、锁相环芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211260018.6A CN115361015B (zh) 2022-10-14 2022-10-14 一种锁相环电路及其控制方法、锁相环芯片

Publications (2)

Publication Number Publication Date
CN115361015A true CN115361015A (zh) 2022-11-18
CN115361015B CN115361015B (zh) 2023-03-24

Family

ID=84007979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211260018.6A Active CN115361015B (zh) 2022-10-14 2022-10-14 一种锁相环电路及其控制方法、锁相环芯片

Country Status (1)

Country Link
CN (1) CN115361015B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670834B1 (en) * 2002-09-12 2003-12-30 Lsi Logic Corporation Digital lock detect for dithering phase lock loops
CN1477787A (zh) * 2002-08-23 2004-02-25 联发科技股份有限公司 电荷泵的校正装置及方法
CN101741379A (zh) * 2009-12-09 2010-06-16 中国科学院半导体研究所 一种快速锁定锁相环的频率综合装置
CN103187971A (zh) * 2013-02-03 2013-07-03 南京邮电大学 一种电荷泵锁相环频率综合器用锁定检测电路
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN103746689A (zh) * 2013-12-19 2014-04-23 北京时代民芯科技有限公司 一种用于pll频率综合器中的锁定检测器
CN104682956A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带校正的锁相环及其校正方法
CN106100635A (zh) * 2016-05-19 2016-11-09 中国电子科技集团公司第二十四研究所 锁相环时钟抖动的仿真方法及***
CN109450441A (zh) * 2018-12-27 2019-03-08 上海华力集成电路制造有限公司 锁定检测电路及其构成的锁相环
CN210899136U (zh) * 2019-12-20 2020-06-30 合肥市芯海电子科技有限公司 一种锁相环电路、芯片、电路板以及电子设备
CN112165327A (zh) * 2020-09-15 2021-01-01 青岛信芯微电子科技股份有限公司 一种锁定检测电路和显示设备
CN213186079U (zh) * 2020-08-19 2021-05-11 长沙泰科阳微电子有限公司 一种锁相环的锁定检测电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477787A (zh) * 2002-08-23 2004-02-25 联发科技股份有限公司 电荷泵的校正装置及方法
US6670834B1 (en) * 2002-09-12 2003-12-30 Lsi Logic Corporation Digital lock detect for dithering phase lock loops
CN101741379A (zh) * 2009-12-09 2010-06-16 中国科学院半导体研究所 一种快速锁定锁相环的频率综合装置
CN103187971A (zh) * 2013-02-03 2013-07-03 南京邮电大学 一种电荷泵锁相环频率综合器用锁定检测电路
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN103746689A (zh) * 2013-12-19 2014-04-23 北京时代民芯科技有限公司 一种用于pll频率综合器中的锁定检测器
CN104682956A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带校正的锁相环及其校正方法
CN106100635A (zh) * 2016-05-19 2016-11-09 中国电子科技集团公司第二十四研究所 锁相环时钟抖动的仿真方法及***
CN109450441A (zh) * 2018-12-27 2019-03-08 上海华力集成电路制造有限公司 锁定检测电路及其构成的锁相环
CN210899136U (zh) * 2019-12-20 2020-06-30 合肥市芯海电子科技有限公司 一种锁相环电路、芯片、电路板以及电子设备
CN213186079U (zh) * 2020-08-19 2021-05-11 长沙泰科阳微电子有限公司 一种锁相环的锁定检测电路
CN112165327A (zh) * 2020-09-15 2021-01-01 青岛信芯微电子科技股份有限公司 一种锁定检测电路和显示设备

Also Published As

Publication number Publication date
CN115361015B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US10897259B1 (en) Phase locked circuit, method of operating the same, and transceiver
EP1410510B1 (en) Pll cycle slip compensation
US7920665B1 (en) Symmetrical range controller circuit and method
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US8264286B2 (en) Phase-locked loop circuit
CN106817126B (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
US10355701B2 (en) Apparatus and method for frequency calibration of voltage controlled oscillator (VCO) including determining VCO frequency range
CN100553148C (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN220273667U (zh) 锁相环电路、集成电路及信号收发装置
CN104579330A (zh) 一种锁相环的两步自动频率校准电路和方法
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的***
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
US8810291B2 (en) Phase-locked loop
CN115361015B (zh) 一种锁相环电路及其控制方法、锁相环芯片
EP1545008A1 (en) PLL architecture
CN112636748A (zh) 扩频时钟电路及通信芯片
US6624705B1 (en) Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
US20090085672A1 (en) Frequency synthesizer
US7548122B1 (en) PLL with switched parameters
Chen et al. A 2 GHz VCO with process and temperature compensation
US20160204785A1 (en) Low Power and Integrable On-Chip Architecture for Low Frequency PLL
KR20140090455A (ko) 위상 고정 루프 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant