CN115360227A

CN115360227A - 阵列基板和显示装置

Info

Publication number: CN115360227A
Application number: CN202211084966.9A
Authority: CN
Inventors: 高娅娜; 黄高军
Original assignee: Wuhan Tianma Microelectronics Co Ltd
Current assignee: Wuhan Tianma Microelectronics Co Ltd
Priority date: 2022-09-06
Filing date: 2022-09-06
Publication date: 2022-11-18

Abstract

本申请实施例提供了阵列基板和显示装置，阵列基板包括透明孔、显示区和非显示区，显示区围绕透明孔，非显示区包括第一边框区和第二边框区，沿第一方向，第一边框区、显示区与第二边框区依次排布，第二边框区用于连接触控芯片或者柔性电路板，第一边框区设置有负载模块；显示区包括：多条目标扫描信号线，目标扫描信号线与显示区中的子像素电连接，用于向子像素提供扫描信号；多条数据信号线和多条虚置数据信号线；显示区包括第一区域和第二区域，沿第二方向，第一区域被透明孔间隔为至少两个子区域；第一区域中的目标扫描信号线通过虚置数据信号线与第一边框区中的负载模块电连接。本申请实施例能够提升显示效果。

Description

阵列基板和显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种阵列基板和显示装置。

背景技术

随着显示技术的发展，显示设备所具备的功能越来越完善。为了在显示设备的显示面配备指纹识别、听筒、光线传感器和/或摄像头等电子部件，可以通过在阵列基板中设置透明孔来放置这些部件。

图1为阵列基板的一种结构示意图。如图1所示，阵列基板的显示区可以包括第一区域A1和第二区域A2。其中，第一区域A1被透明孔k1间隔为两个子区域。经本申请的发明人研究发现，在显示设备显示时，第一区域A1的显示效果和第二区域A2的显示效果存在差异，导致显示设备整体的显示效果不佳。

发明内容

本申请实施例提供了一种阵列基板和显示装置，能够解决透明孔所对应的第一区域与其他显示区域之间的显示效果差异较大的问题。

第一方面，本申请实施例提供了一种阵列基板，阵列基板包括透明孔、显示区和非显示区，显示区围绕透明孔，非显示区包括第一边框区和第二边框区，沿第一方向，第一边框区、显示区与第二边框区依次排布，第二边框区用于连接触控芯片或者柔性电路板，第一边框区设置有负载模块；显示区包括：沿第二方向延伸且沿第一方向间隔排布的多条目标扫描信号线，目标扫描信号线与显示区中的子像素电连接，用于向子像素提供扫描信号，第一方向与第二方向交叉；沿第一方向延伸且沿第二方向间隔排布的多条数据信号线和多条虚置数据信号线；显示区包括第一区域和第二区域，沿第二方向，第一区域被透明孔间隔为至少两个子区域；第一区域中的目标扫描信号线通过虚置数据信号线与第一边框区中的负载模块电连接。

第二方面，本申请实施例提供了一种显示装置，显示装置包括如第一方面提供的阵列基板。

本申请实施例的阵列基板和显示装置，一方面，通过增设负载模块与第一区域中的目标扫描信号线电连接，能够实现对于第一区域中的目标扫描信号线的负载补偿，使得第一区域中的目标扫描信号线的负载大小与第二区域中的目标扫描信号线的负载大小相同、相近或符合一定的渐变规律，从而改善第一区域与第二区域之间的显示效果差异，提升显示效果；另一方面，通过将位于显示区内的虚置数据信号线复用为负载模块与第一区域中的目标扫描信号线之间的连接走线，不仅可以减少阵列基板中的走线数量，而且因虚置数据信号线位于显示区，即负载模块与第一区域中的目标扫描信号线之间的连接走线无需再绕设至非显示区，所以可以减少非显示区中走线数量，从而有利于减小边框的尺寸，实现窄边框；又一方面，将负载模块设置在距离透明孔最近的第一边框区，这样可以减小负载模块与第一区域中的目标扫描信号线之间的连接走线的走线长度，节省布线空间，降低生产成本。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为阵列基板的一种结构示意图；

图2为阵列基板的一种局部电路示意图；

图3为像素电路的一种电路示意图；

图4为本申请实施例提供的阵列基板所在的显示面板的一种局部剖面示意图；

图5为本申请实施例提供的阵列基板的一种俯视示意图；

图6为本申请实施例提供的阵列基板的一种局部俯视示意图；

图7为本申请实施例提供的阵列基板的一种局部剖面示意图；

图8为本申请实施例提供的阵列基板的另一种局部剖面示意图；

图9为本申请实施例提供的阵列基板的一种局部俯视示意图；

图10为本申请实施例提供的阵列基板的一种俯视示意图；

图11为本申请实施例提供的阵列基板的一种局部电路示意图；

图12为本申请实施例提供的阵列基板的另一种局部电路示意图；

图13为本申请实施例提供的阵列基板的又一种局部电路示意图；

图14为本申请实施例提供的阵列基板的又一种局部电路示意图；

图15A为本申请实施例提供的阵列基板中的像素电路的一种电路示意图；

图15B为图15A对应的一个实施例的时序示意图；

图16为本申请实施例提供的阵列基板的又一种局部电路示意图；

图17为本申请实施例提供的阵列基板的又一种局部电路示意图；

图18为本申请实施例提供的阵列基板的又一种局部结构示意图；

图19为本申请实施例提供的阵列基板的又一种局部结构示意图；

图20为本申请实施例提供的阵列基板的又一种局部结构示意图；

图21为本申请实施例提供的阵列基板的又一种局部结构示意图；

图22为本申请实施例提供的阵列基板的又一种局部剖面示意图；

图23为本申请实施例提供的阵列基板的一种局部平面示意图；

图24为本申请实施例提供的阵列基板的另一种局部平面示意图；

图25为本申请实施例提供的显示装置的一种结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管，对晶体管的类型作出特别说明之处除外。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的栅极为低电平时，其第一极和第二极之间导通，P型晶体管的栅极为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在本申请实施例中，第一节点只是为了便于描述电路结构而定义的，第一节点并不是一个实际的电路单元。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：

如前所述，经本申请的发明人发现，相关技术中存在透明孔所对应的第一区域与其他显示区域之间的显示效果差异较大的问题。

为了解决上述技术问题，本申请的发明人首先对于导致上述技术问题的根因进行了研究和分析，具体的研究和分析过程如下：

图2为阵列基板的一种局部电路示意图。如图2所示，经本申请的发明人发现，由于透明孔k1中未设置像素电路10’，或者说透明孔k1中未设置子像素(图2未示出)，所以第一区域A1中的扫描信号线S连接的像素电路10’的数量小于第二区域A2中的扫描信号线S连接的像素电路10’的数量，进而导致第一区域A1中的扫描信号线S的负载小于第二区域A2中的扫描信号线S的负载，即第一区域A1中的扫描信号线SN的负载与第二区域A2中的扫描信号线S的负载差异较大。这样一来，会使得第一区域A1的显示效果和第二区域A2的显示效果存在差异，进而导致整体的显示效果不佳。

图3为像素电路的一种电路示意图。结合图2和图3所示，举例而言，以扫描信号线S为控制数据写入晶体管T1’导通/截止的扫描信号线为例，由于第一区域A1中的扫描信号线S的负载小于第二区域A2中的扫描信号线S的负载，所以第一区域A1中的扫描信号线S输出的扫描信号的延迟会小于第二区域A2中的扫描信号线S输出的扫描信号的延迟。这样一来，会使得第一区域A1中的数据写入晶体管T1’的导通时长大于第二区域A2中的数据写入晶体管T1’的导通时长，即第一区域A1的写入数据信号的时间更加充分。在刷新率较高的一些情形下，由于数据写入晶体管T1’的导通时长本身就较短，所以可能会导致第二区域A2的写入数据信号的时间不足，使得驱动晶体管T0’的栅极(即第一节点N1)的电位未能达到预期电位。而由于第一区域A1中的数据写入晶体管T1’的导通时长大于第二区域A2中的数据写入晶体管T1’的导通时长，所以第一区域A1中的驱动晶体管T0’的栅极电位能够较好的达到预期电位，或者说与预期电位之间的差距较小。如此一来，导致第一区域A1的显示亮度与第二区域A2的显示亮度差异较大，进而导致显示设备整体的显示效果较差。

鉴于发明人的上述研究发现，本申请实施例提供了一种阵列基板和显示装置，能够解决相关技术中存在的第一区域中的扫描信号线的负载与第二区域中的扫描信号线的负载差异较大导致的显示效果较差的技术问题。

本申请实施例的技术构思在于：在距离透明孔最近的第一边框区中增设负载模块，通过位于显示区内的虚置数据信号线将第一区域中的目标扫描信号线与负载模块电连接，一方面，通过增设负载模块与第一区域中的目标扫描信号线电连接，能够实现对于第一区域中的目标扫描信号线的负载补偿，使得第一区域中的目标扫描信号线的负载大小与第二区域中的目标扫描信号线的负载大小相同、相近或符合一定的渐变规律，从而改善第一区域与第二区域之间的显示效果差异，提升显示效果；另一方面，通过将位于显示区内的虚置数据信号线复用为负载模块与第一区域中的目标扫描信号线之间的连接走线，不仅可以减少阵列基板中的走线数量，而且因虚置数据信号线位于显示区，即负载模块与第一区域中的目标扫描信号线之间的连接走线无需再绕设至非显示区，所以可以减少非显示区中走线数量，从而有利于减小边框的尺寸，实现窄边框；又一方面，将负载模块设置在距离透明孔最近的第一边框区，这样可以减小负载模块与第一区域中的目标扫描信号线之间的连接走线的走线长度，节省布线空间，降低生产成本。

下面首先对本申请实施例所提供的阵列基板进行介绍。

图4为本申请实施例提供的阵列基板所在的显示面板的一种局部剖面示意图。如图4所示，显示面板可以包括本申请实施例提供的阵列基板40以及发光元件D，发光元件D可以设置在阵列基板40上，并且与阵列基板40中的像素电路电连接。即，阵列基板40可以为显示面板的一部分，用于设置驱动发光元件D发光的像素电路。示例性地，发光元件D可以包括第一电极RE、第二电极SE以及位于第一电极RE和第二电极SE之间的发光层OM。其中，发光元件D的第一电极RE可以为发光元件D的阳极，发光元件D的第二电极SE可以为发光元件D的阴极。

需要说明的是，图4中的阵列基板40的膜层结构仅为示意，并不构成对于本申请实施例的限定。

图5为本申请实施例提供的阵列基板的一种俯视示意图。如图5所示，本申请实施例提供的阵列基板40包括透明孔k1、显示区AA和非显示区NA。显示区AA围绕透明孔k1。非显示区NA可以包括第一边框区NA1和第二边框区NA2。沿第一方向Y，第一边框区NA1、显示区AA与第二边框区NA2依次排布。以图5为例，例如第一边框区NA1可以为上边框，第二边框区NA2可以为下边框。第二边框区NA2可以用于连接驱动芯片(图中未示出)或者柔性电路板(Flexible Printed Circuit，FPC)。驱动芯片可以向阵列基板40提供驱动信号。第一边框区NA1设置有负载模块50。负载模块50具有一定的阻值或容值，可以用于补偿目标扫描信号线的负载。

继续参见图5，显示区AA可以包括沿第二方向X延伸且沿第一方向Y间隔排布的多条目标扫描信号线SN，目标扫描信号线SN可以与显示区AA中的子像素(图中未示出)电连接，目标扫描信号线SN可以用于向子像素提供扫描信号。可以理解的是，子像素可以包括像素电路和与像素电路电连接的发光元件。目标扫描信号线SN具体可以与显示区AA中的像素电路电连接，用于向像素电路提供扫描信号。

第一方向Y可以与第二方向X交叉。例如，第一方向Y可以与第二方向X垂直。示例性地，第一方向Y可以为阵列基板40的列方向，第二方向X可以为阵列基板40的行方向。

显示区AA还可以包括沿第一方向Y延伸且沿第二方向X间隔排布的多条数据信号线data和多条虚置数据信号线data’。在一些示例中，例如位于阵列基板40的边缘区域的数据信号线data可以通过位于阵列基板40的中心区域的虚置数据信号线data’与绑定焊盘(图中未示出)电连接，绑定焊盘再与驱动芯片或FPC电连接，从而减小扇出线占用第二边框区NA2的面积，有利于实现窄边框。具体示例会在下文详细描述，在此先不过多描述。

继续参见图5，显示区AA可以包括第一区域A1和第二区域A2。沿第二方向X，第一区域A1可以被透明孔k1间隔为至少两个子区域a。其中，例如第一区域A1沿第一方向Y的宽度w可以与透明孔k1沿第一方向Y的宽度w相等。为了便于说明，例如将显示区AA中除第一区域A1之外的其他显示区域称作第二区域A2。

其中，第一区域A1中的目标扫描信号线SN可以通过虚置数据信号线data’与第一边框区NA1中的负载模块50电连接，从而补偿第一区域A1中的目标扫描信号线SN的负载。

本申请实施例的阵列基板40，一方面，通过增设负载模块与第一区域中的目标扫描信号线电连接，能够实现对于第一区域中的目标扫描信号线的负载补偿，使得第一区域中的目标扫描信号线的负载大小与第二区域中的目标扫描信号线的负载大小相同、相近或符合一定的渐变规律，从而改善第一区域与第二区域之间的显示效果差异，提升显示效果；另一方面，通过将位于显示区内的虚置数据信号线复用为负载模块与第一区域中的目标扫描信号线之间的连接走线，不仅可以减少阵列基板中的走线数量，而且因虚置数据信号线位于显示区，即负载模块与第一区域中的目标扫描信号线之间的连接走线无需再绕设至非显示区，所以可以减少非显示区中走线数量，从而有利于减小边框的尺寸，实现窄边框；又一方面，将负载模块设置在距离透明孔最近的第一边框区，这样可以减小负载模块与第一区域中的目标扫描信号线之间的连接走线的走线长度，节省布线空间，降低生产成本。

图6为本申请实施例提供的阵列基板的一种局部俯视示意图。如图6所示，根据本申请的一些实施例，可选地，虚置数据信号线data’可以包括断开的至少两个走线段L，其中，距离第一边框区NA1最近的走线段L为第一走线段L1。第一区域A1中的目标扫描信号线SN可以通过第一走线段L1与第一边框区NA1中的负载模块50电连接。即，第一区域A1中的目标扫描信号线SN可以通过距离第一边框区NA1最近的走线段L与第一边框区NA1中的负载模块50电连接。

如此一来，通过将虚置数据信号线data’分割为至少两个走线段L，只用虚置数据信号线data’中的一个走线段L连接目标扫描信号线SN与负载模块50，这样可以不影响虚置数据信号线data’中其他走线段L的正常使用。例如，虚置数据信号线data’中除第一走线段L1之外的其他走线段L可以与数据信号线data电连接，用于传输数据信号。再例如，虚置数据信号线data’中除第一走线段L1之外的其他走线段L还可以与第一电源电压信号线PVDD(图中未示出)和/或第二电源电压信号线PVEE(图中未示出)电连接，以使第一电源电压信号线PVDD和/或第二电源电压信号线PVEE构成网状走线，以降低第一电源电压信号线PVDD和/或第二电源电压信号线PVEE的IR-drop。

经本申请的发明人进一步研究发现，当虚置数据信号线data’存在断点时，可能会因虚置数据信号线data’上断点位置与非断点位置的反射光线的程度不同，导致显示面板显示时画面中出现亮点，影响显示效果。

有鉴于此，本申请考虑将虚置数据信号线data’的断点设置在发光元件的阳极的正下方，通过发光元件的阳极对虚置数据信号线data’的断点进行遮挡，以避免显示时画面中出现亮点，提升显示效果。

图7为本申请实施例提供的阵列基板的一种局部剖面示意图。如图7所示，根据本申请的一些实施例，可选地，阵列基板40上设置有发光元件D，虚置数据信号线data’可以与发光元件D的阳极RE位于不同膜层。沿垂直于阵列基板所在平面的方向Z，虚置数据信号线data’的断点位置p1可以位于发光元件D的阳极RE在阵列基板40的正投影之内，即虚置数据信号线data’的断点位置p1可以位于发光元件D的阳极RE的正下方。

如此一来，通过发光元件D的阳极RE对虚置数据信号线data’的断点p1进行遮挡，可以避免显示时画面中出现亮点，提升显示效果。

继续参见图7，在一些具体的示例中，可选地，阵列基板40包括层叠设置的衬底01、第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4和第五金属层M5。

容易理解的是，阵列基板40中设置有薄膜晶体管和电容等电子器件。在一些具体的实施例中，例如至少部分薄膜晶体管的栅极和至少部分电容的第一极板可以位于第一金属层M1，至少部分电容的第二极板可以位于第二金属层M2，至少部分薄膜晶体管的源极和漏极可以位于第三金属层M3。

示例性地，例如虚置数据信号线data’可以位于第五金属层M5。

图8为本申请实施例提供的阵列基板的另一种局部剖面示意图。如图8所示，根据本申请的另一些实施例，可选地，本申请实施例的阵列基板40可以采用低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)技术。即，阵列基板40的像素电路中可以既包括低温多晶硅薄膜晶体管T1’，又可以包括氧化物薄膜晶体管T2’。

具体而言，与如7所示实施例不同的是，阵列基板40还可以包括第六金属层M6，沿垂直于阵列基板所在平面的方向Z，第六金属层M6可以位于第二金属层M2与第三金属层M3之间。氧化物薄膜晶体管T2’可以为双栅晶体管，氧化物薄膜晶体管T2’的第一栅极g1可以位于第一金属层M1或第二金属层M2，氧化物薄膜晶体管T2’的第二栅极g2可以位于第六金属层M6。

图9为本申请实施例提供的阵列基板的一种局部俯视示意图。如图9所示，本申请考虑到一些目标扫描信号线SN与第一走线段L1的连接位置p2可能并不在发光元件的阳极RE的正下方，若虚置数据信号线data’在连接位置p2邻近的位置断开的话，可能会使得虚置数据信号线data’的断点位置p1不再发光元件的阳极RE的正下方。为此，例如针对任意第i条第一走线段L1而言，第i条第一走线段L1可以延伸至发光元件的阳极RE在阵列基板的正投影之内后，再与同一直线上的其他走线段L断开。其中，i为正整数。

这样一来，即便目标扫描信号线SN与第一走线段L1的连接位置p2不在发光元件的阳极RE的正下方，也能够保证虚置数据信号线data’的断点位置p1位于发光元件的阳极RE的正下方，进而避免显示时画面中出现亮点，提升显示效果。

如前所述，位于阵列基板40的边缘区域的数据信号线data可以通过位于阵列基板40的中心区域的虚置数据信号线data’与绑定焊盘(图中未示出)电连接，绑定焊盘再与驱动芯片或FPC电连接，从而减小扇出线所占用第二边框区NA2的面积，有利于实现窄边框。为了便于理解，下面结合图10进行具体说明。

图10为本申请实施例提供的阵列基板的一种俯视示意图。如图10所示，根据本申请的一些实施例，可选地，阵列基板40还包括沿第二方向X延伸的第一连接线X1。显示区AA可以包括沿第二方向X依次排布的第一边缘区B1、中心区Q和第二边缘区B2。第一边缘区B1和第二边缘区B2中的数据信号线data可以通过第一连接线X1与位于中心区Q的虚置数据信号线data’电连接，中心区Q的虚置数据信号线data’再通过第二边框区NA2中的绑定焊盘与驱动芯片或FPC电连接，以接收数据信号。

如此一来，可以无需再设置与第一边缘区B1和第二边缘区B2中的数据信号线data电连接的扇出线，或者说，将第一边缘区B1和第二边缘区B2中的数据信号线data电连接的扇出线移至阵列基板40的中心，从而减小扇出线所占用第二边框区NA2的面积，有利于实现窄边框。

需要说明的是，在一些示例中，数据信号线data与虚置数据信号线data’可以位于同一膜层，而第一连接线X1位于另一膜层。在另一些示例中，也可以是虚置数据信号线data’与第一连接线X1位于同一膜层，数据信号线data位于另一膜层。在又一些示例中，也可以是数据信号线data与第一连接线X1位于同一膜层，虚置数据信号线data’位于另一膜层，本申请实施例对此不作限定。

继续参见图10，根据本申请的一些实施例，可选地，虚置数据信号线data’中至少部分未与目标扫描信号线SN及数据信号线data连接的走线段L称作目标走线段Ln，目标走线段Ln可以与恒定电压信号线(图中未示出)电连接。其中，目标走线段Ln具体可以通过过孔与恒定电压信号线电连接。示例性地，恒定电压信号线例如包括但不限于第一电源电压信号线PVDD和/或第二电源电压信号线PVEE。

如此一来，一方面，目标走线段Ln与恒定电压信号线电连接，可以保证目标走线段Ln维持稳定电位，保证阵列基板中电路的稳定性；另一方面，可以使得恒定电压信号线构成网状走线，以降低恒定电压信号线的IR-drop。

图11为本申请实施例提供的阵列基板的一种局部电路示意图。如图11所示，根据本申请的一些实施例，可选地，一个子区域a可以包括m1条目标扫描信号线SN，m1条目标扫描信号线SN可以与m1条虚置数据信号线data’一一对应电连接，m1为正整数。需要说明的是，图11中以m1＝6为例进行示出，但是可以理解的是m1也可以为除6之外的其他数值，本申请实施例对此不作限定。

第1条目标扫描信号线SN1至第m1条目标扫描信号线SN_m1沿第一方向Y依次排布，m1条虚置数据信号线data’沿第二方向X依次排布，且第m1条虚置数据信号线data_m1’位于第1条虚置数据信号线data₁’靠近透明孔k1的一侧。

第1条目标扫描信号线SN1至第m1条目标扫描信号线SN_m1可以依次与第m1条虚置数据信号线data_m1’至第1条虚置数据信号线data₁’一一对应电连接。即，第1条目标扫描信号线SN1与第m1条虚置数据信号线data_m1’电连接，……，第m1条目标扫描信号线SN_m1可以与第1条虚置数据信号线data₁’电连接。

如此一来，子区域a中的第1条目标扫描信号线SN1至第m1条目标扫描信号线SN_m1按照排布顺序依次与虚置数据信号线data’电连接，这种连接方式符合显示区的布线规律，便于布线。此外，目标扫描信号线SN与虚置数据信号线data’之间发生断线时便于寻找和修复。

图12为本申请实施例提供的阵列基板的另一种局部电路示意图。如图12所示，根据本申请的另一些实施例，可选地，一个子区域a可以包括m1条目标扫描信号线SN，m1条目标扫描信号线SN可以与m1条虚置数据信号线data’一一对应电连接，m1为正整数。需要说明的是，图12中以m1＝6为例进行示出，但是可以理解的是m1也可以为除6之外的其他数值，本申请实施例对此不作限定。

第1条目标扫描信号线SN1至第m1条目标扫描信号线SN_m1沿第一方向Y依次排布，m1条虚置数据信号线data’沿第二方向X依次排布。与图11所示实施例不同的是，第1条虚置数据信号线data₁’位于第m1条虚置数据信号线data_m1’靠近透明孔k1的一侧。

图13为本申请实施例提供的阵列基板的又一种局部电路示意图。如图13所示，根据本申请的一些实施例，可选地，一个子区域a可以包括m1条目标扫描信号线SN，m1条目标扫描信号线SN可以与m1条虚置数据信号线data’一一对应电连接，m1为正整数。需要说明的是，图13中以m1＝6为例进行示出，但是可以理解的是m1也可以为除6之外的其他数值，本申请实施例对此不作限定。

第1条目标扫描信号线SN1至第j条目标扫描信号线SN_j依次与第1条虚置数据信号线data₁’至第j条虚置数据信号线data_j’一一对应电连接，1＜j＜m1且j为整数。可选地，在一些示例中，j可以等于m1/2。当然，j也可以为大于1且小于m1的任意数值，本申请实施例对此不作限定。

第j+1条目标扫描信号线SN_j+1至第m1条目标扫描信号线SN_m1依次与第m1条虚置数据信号线data_m1’至第j+1条虚置数据信号线data_j+1’一一对应电连接。

如图13所示，沿第二方向X，一行可以设置两个负载模块50，每个负载模块50用于补偿一条目标扫描信号线SN的负载。如此一来，由于一行设置两个负载模块50，所以可以减小第一边框区NA1沿第一方向Y的宽度，有利于实现窄边框。

此外，由于透明孔k1的边缘是弧形的，所以位于子区域a边缘的目标扫描信号线SN(如第1条目标扫描信号线SN1或第m1条目标扫描信号线SN_m1)连接的像素电路的数量较多，对应需要补偿的负载较小；而位于子区域a中心的目标扫描信号线SN(如第m1/2条目标扫描信号线SN1或第(m1/2)+1条目标扫描信号线SN_m1)连接的像素电路的数量较少，对应需要补偿的负载较大。而负载模块50的阻值或容值越大，对应的负载模块50的尺寸也越大。以m1＝6为例，第1条目标扫描信号线SN1和第6条目标扫描信号线SN_m1连接的负载模块50的尺寸是最大的，第3条目标扫描信号线SN和第4条目标扫描信号线SN连接的负载模块50的尺寸是最小的，第2条目标扫描信号线SN和第5条目标扫描信号线SN连接的负载模块50的尺寸介于中间。

而采取图13所示的这种连接方式，可以使得第1条目标扫描信号线SN1连接的负载模块50与第4条目标扫描信号线SN连接的负载模块50位于同一行，第2条目标扫描信号线SN连接的负载模块50与第5条目标扫描信号线SN连接的负载模块50位于同一行，第3条目标扫描信号线SN连接的负载模块50与第6条目标扫描信号线SN_m1连接的负载模块50位于同一行，这样每行的负载模块50的尺寸之和是相同或相近的，避免不同行的负载模块50的尺寸之和相差较大。此外，采取图13所示的这种连接方式，任意一条虚置数据信号线data’可以在不与其他负载模块50交叠的情况下，连接到对应的负载模块50，这样可以避免跨线设计，节省布线空间，有利于生产工艺的简化，降低生产成本。其中，上述提及的其他负载模块50可以理解为其他虚置数据信号线data’连接的负载模块50。

图14为本申请实施例提供的阵列基板的又一种局部电路示意图。如图14所示，根据本申请的一些实施例，可选地，一个子区域a可以包括m1条目标扫描信号线SN，m1条目标扫描信号线SN可以与m1条虚置数据信号线data’一一对应电连接，m1为正整数。需要说明的是，图14中以m1＝6为例进行示出，但是可以理解的是m1也可以为除6之外的其他数值，本申请实施例对此不作限定。

第1条目标扫描信号线SN1至第j条目标扫描信号线SN_j依次与第m1条虚置数据信号线data_m1’至第m1-j+1条虚置数据信号线data_m1-j+1’一一对应电连接，1＜j＜m1且j为整数。可选地，在一些示例中，j可以等于m1/2。当然，j也可以为大于1且小于m1的任意数值，本申请实施例对此不作限定。

第j+1条目标扫描信号线SN_j+1至第m1条目标扫描信号线SN_m1依次与第1条虚置数据信号线data₁’至第j-1条虚置数据信号线data_j-1’一一对应电连接。

图14所示实施例能够产生与图13所示实施例相同或相近的技术效果，具体请参见上文，在此不再赘述。

如前所述，在扫描信号线S为控制数据写入的扫描信号线时，若不对第一区域A1中的扫描信号线S进行补偿，可能会导致第一区域A1的显示亮度与第二区域A2的显示亮度差异较大。因此，在一些实施例中，目标扫描信号线SN可以为控制数据写入的扫描信号线，即对于第一区域A1中的控制数据写入的扫描信号线进行补偿。

图15A为本申请实施例提供的阵列基板中的像素电路的一种电路示意图。如图15A所示，根据本申请的一些实施例，可选地，阵列基板包括像素电路100，像素电路100可以包括驱动模块101和数据写入模块102。驱动模块101可以用于驱动发光元件D发光。

数据写入模块102的控制端与第一扫描信号线S1电连接，数据写入模块102的第一端与数据信号线data电连接，数据写入模块102的第二端与驱动模块101的第一端电连接，数据写入模块102用于响应于第一扫描信号线S1提供的导通电平而导通，将数据信号线data的数据信号写入至驱动模块101的第一端。

其中，目标扫描信号线SN可以包括第一扫描信号线S1。

如此一来，通过对第一区域A1中的第一扫描信号线S1的负载进行补偿，可以使得第一区域A1中的第一扫描信号线S1输出的第一扫描信号的延迟与第二区域A2中的第一扫描信号线S1输出的第一扫描信号的延迟相同或相近，使得第一区域A1中的数据写入模块102的导通时长与第二区域A2中的数据写入模块102的导通时长相同或相近，减小第一区域A1的显示亮度与第二区域A2的显示亮度差异，提升显示效果。

继续参见图15A，根据本申请的一些实施例，可选地，像素电路100还可以包括第一复位模块102和阈值补偿模块103，其中：

第一复位模块103的控制端与第二扫描信号线S2电连接，第一复位模块103的第一端与第一参考电压信号线VREF1电连接，第一复位模块103的第二端与驱动模块101的控制端电连接，第一复位模块103用于响应于第二扫描信号线S2提供的导通电平而导通，将第一参考电压信号线VREF1的第一参考电压信号传输至驱动模块101的控制端，以对驱动模块101的控制端进行复位；

阈值补偿模块104的控制端与第三扫描信号线S3电连接，阈值补偿模块104的第一端与驱动模块101的控制端电连接，阈值补偿模块104的第二端与驱动模块101的第二端电连接，阈值补偿模块104用于响应于第三扫描信号线S3提供的导通电平而导通，连通驱动模块101的控制端和驱动模块101的第二端，配合数据写入模块102实现驱动模块101的阈值电压补偿。

继续参见图15A，根据本申请的一些实施例，可选地，像素电路100还可以包括第二复位模块105、第一发光控制模块106、第二发光控制模块107、偏置电压补偿模块108和存储电容Cst。

第二复位模块105的控制端可以与第四扫描信号线S4电连接，第二复位模块105的第一端与第二参考电压信号线VREF2电连接，第二复位模块105的第二端与发光元件D的第一电极电连接，第二复位模块105用于响应于第四扫描信号线S4提供的导电电平而导通，将第二参考电压信号线VREF2提供的第二参考电压信号传输至发光元件D的第一电极，以对发光元件D的第一电极进行复位。

第一发光控制模块106的控制端与发光控制信号线EM电连接，第一发光控制模块106的第一端与第一电源电压信号线PVDD电连接，第一发光控制模块106的第二端与驱动模块101的第一端电连接。

第二发光控制模块107的控制端与发光控制信号线EM电连接，第二发光控制模块107的第一端与驱动模块101的第二端电连接，第二发光控制模块107的第二端与发光元件D的第一电极电连接。

偏置电压补偿模块108的控制端与第五扫描信号线S5电连接，偏置电压补偿模块108的第一端与偏置电压信号线DVH电连接，偏置电压补偿模块108的第二端与驱动模块101的第一端电连接，在数据信号写入之前，偏置电压补偿模块108响应于第五扫描信号线S5提供的导通电平而导通，将偏置电压信号线DVH提供的偏置电压信号传输至驱动模块101的第一端。由于此时驱动模块101处于导通状态，所以偏置电压信号也会传输至驱动模块101的第二端，使得驱动模块101的第二端的电位高于驱动模块101的控制端的电位，实现对驱动模块101的阈值电压Vth的调节。

存储电容Cst，存储电容Cst的第一极板与第一电源电压信号线PVDD电连接，存储电容Cst的第二极板与第一节点N1电连接，用于维持第一节点N1的电位。

在一些实施例中，目标扫描信号线SN还可以包括第二扫描信号线S2与第三扫描信号线S3中的至少一者。

由于第一复位模块103和阈值补偿模块104与驱动模块101的控制端(即第一节点N1)电连接，所以第一复位模块103的导通时长和阈值补偿模块104的导通时长会对发光元件D的亮度产生一定影响。因此，通过对第一区域A1中的第二扫描信号线S2和/或第三扫描信号线S3的负载进行补偿，可以进一步改善第一区域A1的显示亮度与第二区域A2的显示亮度差异，提升显示效果。

举例而言，如图15A所示，对于8T1C像素电路而言，每行像素电路都需要5个扫描信号(即扫描信号线S1～S5提供的扫描信号)，如果每个扫描信号都设置一个移位寄存器电路并且采用双边驱动的话，单侧边框需要设置5个移位寄存器电路，无法实现窄边框设计。因此，本申请中可以将除了第一扫描信号线S1之外的其他扫描信号线采用单边驱动，并且一驱二设计。这样可以大大减少边框区的宽度。

图15B为图15A对应的一种实施例的时序示意图。如图15B所示，图15B中S1-1表示相邻两行像素电路100中的第一行像素电路100连接的第一扫描信号线S1(下文简称“第一行第一扫描信号线S1”)，S1-2表示相邻两行像素电路100中的第二行像素电路100连接的第一扫描信号线S1(下文简称“第二行第一扫描信号线S1”)。每条第三扫描信号线S3可以与两行像素电路100电连接，从而实现第三扫描信号线S3的一驱二设计。

结合图15A和图15B所示，以阈值补偿模块104为N型晶体管，数据写入模块102为P型晶体管为例，当第三扫描信号线S3采取一驱二设计时，第三扫描信号线S3输出的高电平脉冲需要覆盖第一行第一扫描信号线S1及第二行第一扫描信号线S1的低电平脉冲。当第三扫描信号线S3打开(即输出高电平脉冲)时，两行像素电路100连接的第一扫描信号线S1轮流打开(即输出低电平脉冲)。如果在第二行第一扫描信号线S1关闭之后，第三扫描信号线S3立即关闭则会出现奇偶行的亮度差。因为第一行第一扫描信号线S1关闭之后，第三扫描信号线S3仍然打开，而第二行第一扫描信号线S1关闭之后，第三扫描信号线S3立即就关闭。这样，会导致第一行像素电路100会多出一些充电时间。因此，为了解决奇偶行亮度差的问题，在第二行第一扫描信号线S1关闭之后，使得第三扫描信号线S3仍然打开一段时间，从而可以缩小奇数行和偶数行充电时间差异的倍数，缓解奇偶行的亮度差。

基于上述设计，由于第三扫描信号线S3的打开时间会影响到驱动模块101输入的数据信号，因此可以通过对于第三扫描信号线S3的负载补偿缓解延迟造成的第一区域A1和第二区域A2的亮度差异。

在一些实施例中，第四扫描信号线S4可以与第一扫描信号线S1复用。

继续参见图15A，根据本申请的一些实施例，可选地，驱动模块101可以包括驱动晶体管T0，数据写入模块102可以包括第一晶体管T1，第一复位模块103可以包括第二晶体管T2，阈值补偿模块104可以包括第三晶体管T3，第二复位模块105可以包括第四晶体管T4，第一发光控制模块106可以包括第五晶体管T5，第二发光控制模块107可以包括第六晶体管T6，偏置电压补偿模块108可以包括第七晶体管T7。各个晶体管之间的连接方式请参见图15A以及上文各个模块的连接方式描述，在此不再赘述。

图16为本申请实施例提供的阵列基板的又一种局部电路示意图。如图16所示，根据本申请的一些实施例，可选地，阵列基板40还包括扫描驱动电路200，扫描驱动电路200包括多个级联的移位寄存器200a。一个移位寄存器200a可以与相邻的第m条目标扫描信号线SN和第m+1条目标扫描信号线SN电连接，m为正整数。即，一个移位寄存器200a可以与相邻的目标扫描信号线SN电连接，移位寄存器200a可以用于向目标扫描信号线SN输出扫描信号。

第一区域A1中的第m条目标扫描信号线SN和第m+1条目标扫描信号线SN可以通过同一条虚置数据信号线data’与第一边框区NA1中的负载模块50电连接。也就是说，对于同一个移位寄存器200a连接的第m条目标扫描信号线SN和第m+1条目标扫描信号线SN，可以是通过同一条虚置数据信号线data’连接相邻的第m条目标扫描信号线SN和第m+1条目标扫描信号线SN之后，再与一个负载模块50电连接。负载模块50的阻值可以为第m条目标扫描信号线SN待补偿的阻值与第m+1条目标扫描信号线SN待补偿的阻值之和。或者，负载模块50的容值可以为第m条目标扫描信号线SN待补偿的容值与第m+1条目标扫描信号线SN待补偿的容值之和。

如此一来，对于同一个移位寄存器200a连接的第m条目标扫描信号线SN和第m+1条目标扫描信号线SN而言，两条目标扫描信号线SN仅通过一条虚置数据信号线data’和一个负载模块50便实现负载补偿，大幅减少了所使用的虚置数据信号线data’和负载模块50的数量，节省了布线空间和生产成本。

结合图15A和图16所示，在一些具体的实施例中，可选地，第二扫描信号线S2和第三扫描信号线S3可以采取图16所示的一驱二的连接方式，即一个移位寄存器可以连接相邻的两条第二扫描信号线S2，和/或，一个移位寄存器可以连接相邻的两条第三扫描信号线S3。

图17为本申请实施例提供的阵列基板的又一种局部电路示意图。如图17所示，根据本申请的一些实施例，可选地，第一子区域a1中的第z1条目标扫描信号线SN_z1连接的子像素(图中未示出)的数量可以与第一子区域a1中的第z2条目标扫描信号线SN_z2连接的子像素的数量相同，z1和z2均为正整数。举例而言，如图13所示，例如第1条目标扫描信号线SN1连接的子像素的数量和第6条目标扫描信号线SN_m1连接的子像素的数量可以相同。

由于第z1条目标扫描信号线SN_z1连接的子像素的数量与第z2条目标扫描信号线SN_z2连接的子像素的数量相同，所以理论上第z1条目标扫描信号线SN_z1待补偿的负载大小与第z2条目标扫描信号线SN_z2待补偿的负载大小。但是经本申请的发明人发现，在实际中，若第z1条目标扫描信号线SN_z1与第z2条目标扫描信号线SN_z2补偿相同的负载，可能会导致其中一条或两条目标扫描信号线出现欠补偿或过补偿的问题。

有鉴于此，本申请考虑对于第z1条目标扫描信号线SN_z1与第z2条目标扫描信号线SN_z2进行差异补偿。具体而言，为了便于说明，将与第z1条目标扫描信号线SN_z1连接的第一走线段L1称作第一目标走线段Lm1，将与第z2条目标扫描信号线SN_z2连接的第一走线段L1称作第二目标走线段Lm2。其中，第一目标走线段Lm1的长度h1可以大于第二目标走线段的长度h2，和/或，与第一目标走线段Lm1交叠的扫描信号线(图中未示出)的数量可以大于与第二目标走线段Lm2交叠的扫描信号线的数量。

容易理解的是，走线长度越长，走线自身的阻抗越大，所以第一目标走线段Lm1的阻抗大于第二目标走线段的阻抗。此外，沿第一方向Y延伸的第一目标走线段Lm1及第二目标走线段Lm2会与沿第二方向X延伸的扫描信号线交叠，交叠会产生耦合电容，从而增加第一目标走线段Lm1及第二目标走线段Lm2的负载。当第一目标走线段Lm1交叠的扫描信号线的数量大于与第二目标走线段Lm2交叠的扫描信号线的数量时，第一目标走线段Lm1的负载也会大于第二目标走线段Lm2的负载。因此，可以将第一走线段L1看作是补偿目标扫描信号线SN负载的一部分。

相应地，第z1条目标扫描信号线SN_z1对应连接的负载模块50的阻值可以小于第z2条目标扫描信号线SN_z2对应连接的负载模块50的阻值。或者，第z1条目标扫描信号线SN_z1对应连接的负载模块50的容值可以小于第z2条目标扫描信号线SN_z2对应连接的负载模块50的容值。

如此一来，对于待补偿负载相同的不同目标扫描信号线SN进行差异化补偿，可以解决目标扫描信号线欠补偿或过补偿的问题，实现精准化补偿。

为了便于理解，下面结合一些具体的实施例对于本申请实施例的阵列基板40进行举例说明。

图18为本申请实施例提供的阵列基板的又一种局部结构示意图。如图18所示，根据本申请的一些实施例，可选地，沿第二方向X，第一区域A1被透明孔k1至少间隔为第一子区域a1和第二子区域a2。

第一子区域a1可以包括m1条目标扫描信号线SN，第二子区域a2可以包括m2条目标扫描信号线SN，m1条目标扫描信号线SN可以延伸至透明孔k1的第一侧边缘k1a截止，m2条目标扫描信号线SN可以延伸至透明孔k1的第二侧边缘k1b截止，m1和m2均为正整数。其中，第一侧边缘k1a与第二侧边缘k1b可以沿第二方向X相对。在图18中，第一侧边缘k1a可以为透明孔k1的左边缘，第二侧边缘k1b可以为透明孔k1的右边缘。示例性地，m1可以等于m2，即第一子区域a1中的目标扫描信号线SN的数量可以与第二子区域a2中的目标扫描信号线SN的数量相等。第一子区域a1中的目标扫描信号线SN与第二子区域a2中的目标扫描信号线SN互不连通，第一子区域a1中的目标扫描信号线SN可以与位于阵列基板40左边框的扫描驱动电路(图中未示出)电连接，第二子区域a2中的目标扫描信号线SN可以与位于阵列基板40右边框的扫描驱动电路(图中未示出)电连接，从而为第一子区域a1和第二子区域a2中的像素电路提供扫描信号。

m1条目标扫描信号线SN可以与位于透明孔k1第一侧(如左侧)的m1条虚置数据信号线data’一一对应电连接，m2条目标扫描信号线SN可以与位于透明孔k1第二侧的m2条虚置数据信号线data’一一对应电连接。

如此一来，由于第一子区域a1中的目标扫描信号线SN延伸至透明孔k1的第一侧边缘k1a截止，第二子区域a2中的目标扫描信号线SN延伸至透明孔k1的第二侧边缘k1b截止，无需将透明孔k1的第一侧的目标扫描信号线SN绕设至透明孔k1的第二侧，所以可以减少透明孔k1周围的走线数量，有效避免因透明孔k1周围的走线数量过多导致的信号串扰的问题。

图19为本申请实施例提供的阵列基板的又一种局部结构示意图。如图19所示，根据本申请的另一些实施例，可选地，沿第二方向X，第一区域A1被透明孔k1至少间隔为第一子区域a1和第二子区域a2。

第一子区域a1可以包括m1条目标扫描信号线SN，第一子区域a1中的m1条目标扫描信号线SN可以沿透明孔k1的边缘绕设至第二子区域a2，且m1条目标扫描信号线可以与第二子区域a2中的子像素电连接。即，m1条目标扫描信号线SN同时为第一子区域a1和第二子区域a2中的子像素提供扫描信号。

m1条目标扫描信号线SN中，部分目标扫描信号线SN可以通过位于透明孔k1第一侧的虚置数据信号线data’与负载模块50电连接，另一部分目标扫描信号线SN可以通过位于透明孔k1第二侧的虚置数据信号线data’与负载模块50电连接。在图19中，透明孔k1第一侧可以为透明孔k1左侧，透明孔k1第二侧可以为透明孔k1右侧。

如此一来，通过将第一子区域a1和第二子区域a2中的目标扫描信号线SN连通，可以避免一子区域a1与第二子区域a2的负载不一致或负载补偿效果不一致而出现的分屏问题，提升显示效果。

需要说明的是，在其他实施例中，m1条目标扫描信号线SN可以均通过位于透明孔k1第一侧的虚置数据信号线data’与负载模块50电连接，也可以均通过位于透明孔k1第二侧的虚置数据信号线data’与负载模块50电连接，本申请实施例对此不作限定。

图20为本申请实施例提供的阵列基板的又一种局部结构示意图。如图20所示，根据本申请的又一些实施例，可选地，透明孔k1可以包括沿第二方向X间隔排布的第一孔k11和第二孔k12。示例性地，第一孔k11与第二孔k12均可以包括腰型孔、矩形孔、椭圆形孔和圆形孔中的任意一项。举例而言，如图20所示，第一孔k11可以包括腰型孔，第二孔k12可以包括圆形孔。腰型孔的中心与圆形孔的中心所在的直线与第二方向X平行。腰型孔的长度方向可以与第二方向X平行，腰型孔的宽度方向与第一方向Y平行，腰型孔的宽度与圆形孔的直径可以相等。

第一区域A1被第一孔k11和第二孔k12间隔为第一子区域a1、第二子区域a2和第三子区域a3，第三子区域a3可以位于第一孔k11与第二孔k12之间。

第一子区域a1可以包括m1条目标扫描信号线SN，第二子区域a2可以包括m2条目标扫描信号线SN。m1条目标扫描信号线SN可以延伸至第一孔k11的边缘截止。m2条目标扫描信号线SN可以沿第二孔k12的边缘绕设至第三子区域a3，且m2条目标扫描信号线SN可以与第三子区域a3中的子像素电连接。即，m2条目标扫描信号线SN同时为第三子区域a3和第二子区域a2中的子像素提供扫描信号。可选地，第二孔k12的尺寸可以小于第一孔k11的尺寸，即目标扫描信号线SN通过尺寸较小的孔的边缘绕设至第三子区域a3。

第一子区域a1中的m1条目标扫描信号线SN可以与位于第一孔k11的第一侧的m1条虚置数据信号线data’一一对应电连接，第一孔k11的第一侧为第一孔k11远离第二孔k12的一侧，如第一孔k11的左侧。

第二子区域a2中的m2条目标扫描信号线SN可以与位于第一孔k11的第二侧的m2条虚置数据信号线data’一一对应电连接，第一孔k11的第二侧为第一孔k11靠近第二孔k12的一侧，如第一孔k11的右侧。

如此一来，由于第一子区域a1中的目标扫描信号线SN延伸至第一孔k11的第一侧边缘截止，第二子区域a2中的目标扫描信号线SN延伸至第一孔k11的第二侧边缘截止，无需将第一孔k11的第一侧的目标扫描信号线SN绕设至第一孔k11的第二侧，所以可以减少第一孔k11周围的走线数量，有效避免因第一孔k11周围的走线数量过多导致的信号串扰的问题。

继续参见图20，根据本申请的一些实施例，可选地，第二子区域a2中的m2条目标扫描信号线SN可以与位于第一孔k11与第二孔k12之间的(如图20中Q1区域中的)m2条虚置数据信号线data’一一对应电连接。也就是说，第二子区域a2中的m2条目标扫描信号线SN可以位于第一孔k11与第二孔k12之间的虚置数据信号线data’与负载模块50电连接。

第二子区域a2中的m2条目标扫描信号线SN延伸至第一孔k11与第二孔k12之间的区域截止，在目标扫描信号线SN的末端连接虚置数据信号线data’进行负载补偿，具有较好的补偿效果。

继续参见图20，根据本申请的另一些实施例，可选地，第二子区域a2中的m2条目标扫描信号线SN中，部分目标扫描信号线SN可以与位于第一孔k11与第二孔k12之间的(如图20中Q1区域中的)虚置数据信号线data’电连接，另一部分目标扫描信号线SN可以与位于第二孔k12的第二侧(如图20中Q2区域中的)的虚置数据信号线data’电连接，第二孔k12的第二侧为第二孔k12远离第一孔k11的一侧，即第二孔k12的右侧。

如此一来，第二子区域a2中的m2条目标扫描信号线SN中，部分目标扫描信号线SN与Q1区域中的虚置数据信号线data’电连接，另一部分目标扫描信号线SN与Q2区域中的虚置数据信号线data’电连接，可以使得布线均匀，方便布线的同时，减小上边框的尺寸。

图21为本申请实施例提供的阵列基板的又一种局部结构示意图。如图21所示，根据本申请的又一些实施例，可选地，透明孔k1可以包括沿第二方向X间隔排布的第一孔k11和第二孔k12。第一区域A1被第一孔k11和第二孔k12间隔为第一子区域a1、第二子区域a2和第三子区域a3，第三子区域a3可以位于第一孔k11与第二孔k12之间。

第一子区域a1可以包括m1条目标扫描信号线SN，m1条目标扫描信号线SN可以依次沿第一孔k11的边缘和第二孔k12的边缘绕设至第三子区域a3和第二子区域a2，且m1条目标扫描信号线SN与第三子区域a3中的子像素及第二子区域a2中的子像素电连接。

第一子区域a1的m1条目标扫描信号线SN中，部分目标扫描信号线SN可以通过位于第一孔k11的第一侧的虚置数据信号线data’与负载模块电50连接，另一部分目标扫描信号线SN可以通过位于第一孔k11的第二侧的虚置数据信号线data’与负载模块50电连接。其中，第一孔k11的第一侧为第一孔k11远离第二孔k12的一侧，第一孔k11的第二侧为第一孔k11靠近第二孔k12的一侧。

如此一来，通过将第一子区域a1、第二子区域a2和第三子区域a3中的目标扫描信号线SN连通，可以避免一子区域a1、第二子区域a2和第三子区域a3的负载不一致或负载补偿效果不一致而出现的分屏问题，提升显示效果。

此外，第一子区域a1的m1条目标扫描信号线SN中，部分目标扫描信号线SN可以通过位于第一孔k11的第一侧的虚置数据信号线data’与负载模块电50连接，另一部分目标扫描信号线SN可以通过位于第一孔k11的第二侧的虚置数据信号线data’与负载模块50电连接，可以使得布线均匀，方便布线的同时，减小上边框的尺寸。

当然，在其他实施例中，第一子区域a1的m1条目标扫描信号线SN也可以均通过位于第一孔k11的第一侧的虚置数据信号线data’与负载模块电50连接，或者均通过位于第一孔k11的第二侧的虚置数据信号线data’与负载模块50电连接，本申请实施例对此不作限定。

根据本申请的一些实施例，可选地，负载模块50可以包括补偿电容。即，通过对于第一区域中的目标扫描信号线进行电容补偿，使得第一区域中的目标扫描信号线的负载大小与第二区域中的目标扫描信号线的负载大小相同、相近或符合一定的渐变规律，从而改善第一区域与第二区域之间的显示效果差异，提升显示效果。

当然，在其他实施例中，负载模块50也可以为电阻或电感等具有阻抗的电子器件。

下面以负载模块50为补偿电容为例，对于阵列基板的膜层结构进行举例介绍。

图22为本申请实施例提供的阵列基板的又一种局部剖面示意图。如图22所示，根据本申请的一些实施例，可选地，阵列基板40可以包括层叠设置的衬底01、第一有源层b1和多个金属层M。

补偿电容C的第一极板c1可以位于第一有源层b1，补偿电容C的第一极板c1通过过孔与第一电源电压信号线PVDD电连接，补偿电容C的第二极板c2可以通过过孔与虚置数据信号线data’电连接。

沿垂直于阵列基板所在平面的方向Z，补偿电容C的第二极板c2所在的金属层可以位于第一有源层b1与第一电源电压信号线PVDD所在的金属层之间。

如此一来，通过第一有源层b1以及与第一有源层b1距离较近的金属层形成补偿电容C，可以使得补偿电容C的容值较大，从而在有限的布线空间内形成容值较大的补偿电容C，满足目标扫描信号线的负载补偿要求。

继续参见图22，在一些具体的实施例中，可选地，多个金属层M可以包括层叠设置的第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4和第五金属层M5。容易理解的是，阵列基板40可以包括晶体管和存储电容，晶体管的栅极和存储电容的第一极板可以位于第一金属层M1，存储电容的第二极板可以位于第二金属层M2，晶体管的源极和漏极可以位于第三金属层M3。

示例性地，例如补偿电容C的第二极板c2可以位于第一金属层M1或者第二金属层M2，虚置数据信号线data’可以位于第五金属层M5，虚置数据信号线data’可以通过过孔与补偿电容C的第二极板c2电连接。第一电源电压信号线PVDD可以位于第三金属层M3，第一电源电压信号线PVDD可以通过过孔与第一有源层b1中的补偿电容C的第一极板c1电连接。需要说明的是，虽然补偿电容C的第一极板c1与显示区中的形成晶体管的有源区(包括源区、漏区和沟道区)的材料位于同一膜层，但是补偿电容C的第一极板c1与显示区中的形成晶体管的有源区的材料彼此断开不连通。

图23为本申请实施例提供的阵列基板的一种局部平面示意图。结合图22和图23所示，根据本申请的一些实施例，可选地，阵列基板可以包括沿第一方向Y延伸且沿第二方向X间隔排布的多条第一电源电压信号线PVDD，多条第一电源电压信号线PVDD的首端可以彼此连接，多条第一电源电压信号线PVDD的末端也可以彼此连接，从而降低第一电源电压信号线PVDD的IR-drop。补偿电容C的第一极板c1可以沿第一方向Y延伸，并与第一电源电压信号线PVDD通过过孔k2电连接。其中，补偿电容C的第一极板c1可以位于第一有源层b1，第一电源电压信号线PVDD可以位于第三金属层M3。补偿电容C的第二极板c2可以呈“C”字形，或者“S”形以及其他多段绕线的形状。具体地，例如补偿电容C的第二极板c2可以包括两条相对的第一延伸部231和用于连接两条第一延伸部231的第二延伸部232，其中，第一延伸部231可以沿第二方向X延伸，第二延伸部232可以沿第一方向Y延伸。两条相对的第一延伸部231可以是平行的。第一延伸部231的长度可以大于第二延伸部232的长度。

位于第五金属层M5的虚置数据信号线data’可以通过多层过孔k3与位于第二金属层M2的补偿电容C的第二极板c2电连接。不同的补偿电容C的第一极板c1的长度可以是相同的，这样通过调整补偿电容C的第二极板c2的长度，可以使得不同的补偿电容C的容值大小不同。

图24为本申请实施例提供的阵列基板的另一种局部平面示意图。结合图22和图24所示，与图23所示实施例不同的是，根据本申请的另一些实施例，可选地，多条第一电源电压信号线PVDD可以沿第二方向X延伸且沿第一方向Y间隔排布。补偿电容C的第一极板c1可以沿第二方向X延伸，并与第一电源电压信号线PVDD通过过孔k2电连接。其中，补偿电容C的第一极板c1可以位于第一有源层b1，第一电源电压信号线PVDD可以位于第三金属层M3。补偿电容C的第二极板c2可以呈“C”字形，具体地，例如补偿电容C的第二极板c2可以包括两条相对的第一延伸部231和用于连接两条第一延伸部231的第二延伸部232，其中，第一延伸部231可以沿第一方向Y延伸，第二延伸部232可以沿第二方向X延伸。两条相对的第一延伸部231可以是平行的。第一延伸部231的长度可以大于第二延伸部232的长度。

位于第五金属层M5的虚置数据信号线data’可以通过过孔k3与位于第二金属层M2的补偿电容C的第二极板c2电连接。不同的补偿电容C的第一极板c1的长度可以是相同的，这样通过调整补偿电容C的第二极板c2的长度，可以使得不同的补偿电容C的容值大小不同。

需要说明的是，结合图15A和图22所示，在显示区的像素电路的版图布局设计中，存储电容Cst可以包括位于第一金属层M1的第一极板和位于第二金属层M2的第二极板。

基于上述实施例提供的阵列基板40，相应地，本申请还提供了一种显示装置，包括本申请提供的阵列基板40。请参考图25，图25为本申请实施例提供的显示装置的一种结构示意图。图25提供的显示装置1000包括本申请上述任一实施例提供的阵列基板40。图25实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的阵列基板40的有益效果，具体可以参考上述各实施例对于阵列基板40的具体说明，本实施例在此不再赘述。

应当理解的是，本申请实施例附图提供的阵列基板40的电路结构以及阵列基板40的剖面结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的***、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims

1.一种阵列基板，其特征在于，所述阵列基板包括透明孔、显示区和非显示区，所述显示区围绕所述透明孔，所述非显示区包括第一边框区和第二边框区，沿第一方向，所述第一边框区、所述显示区与所述第二边框区依次排布，所述第二边框区用于连接触控芯片或者柔性电路板，所述第一边框区设置有负载模块；

所述显示区包括：

沿第二方向延伸且沿第一方向间隔排布的多条目标扫描信号线，所述目标扫描信号线与所述显示区中的子像素电连接，用于向所述子像素提供扫描信号，所述第一方向与所述第二方向交叉；

沿所述第一方向延伸且沿所述第二方向间隔排布的多条数据信号线和多条虚置数据信号线；

所述显示区包括第一区域和第二区域，沿所述第二方向，所述第一区域被所述透明孔间隔为至少两个子区域；所述第一区域中的所述目标扫描信号线通过所述虚置数据信号线与所述第一边框区中的所述负载模块电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述虚置数据信号线包括断开的至少两个走线段，距离所述第一边框区最近的所述走线段为第一走线段，所述第一区域中的所述目标扫描信号线通过所述第一走线段与所述第一边框区中的所述负载模块电连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板上设置有发光元件，所述虚置数据信号线与所述发光元件的阳极位于不同膜层；

沿垂直于所述阵列基板所在平面的方向，所述虚置数据信号线的断点位置位于所述发光元件的阳极在所述阵列基板的正投影之内。

4.根据权利要求3所述的阵列基板，其特征在于，第i条所述第一走线段延伸至所述发光元件的阳极在所述阵列基板的正投影之内后，再与同一直线上的其他走线段断开，i为正整数。

5.根据权利要求2所述的阵列基板，其特征在于，所述虚置数据信号线中至少部分未与所述目标扫描信号线及所述数据信号线连接的走线段为目标走线段，所述目标走线段与恒定电压信号线电连接。

6.根据权利要求1所述的阵列基板，其特征在于，一个所述子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线与m1条所述虚置数据信号线一一对应电连接，m1为正整数；

第1条所述目标扫描信号线至第m1条所述目标扫描信号线沿所述第一方向依次排布，m1条所述虚置数据信号线沿所述第二方向依次排布，且第m1条所述虚置数据信号线位于第1条所述虚置数据信号线靠近所述透明孔的一侧；

第1条所述目标扫描信号线至第m1条所述目标扫描信号线依次与第m1条所述虚置数据信号线至第1条所述虚置数据信号线一一对应电连接。

7.根据权利要求1所述的阵列基板，其特征在于，一个所述子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线与m1条所述虚置数据信号线一一对应电连接，m1为正整数；

第1条所述目标扫描信号线至第m1条所述目标扫描信号线沿所述第一方向依次排布，m1条所述虚置数据信号线沿所述第二方向依次排布，且第1条所述虚置数据信号线位于第m1条所述虚置数据信号线靠近所述透明孔的一侧；

8.根据权利要求1所述的阵列基板，其特征在于，一个所述子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线与m1条所述虚置数据信号线一一对应电连接，m1为正整数；

第1条所述目标扫描信号线至第j条所述目标扫描信号线依次与第1条所述虚置数据信号线至第j条所述虚置数据信号线一一对应电连接，1＜j＜m1且j为整数；

第j+1条所述目标扫描信号线至第m1条所述目标扫描信号线依次与第m1条所述虚置数据信号线至第j+1条所述虚置数据信号线一一对应电连接。

9.根据权利要求1所述的阵列基板，其特征在于，一个所述子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线与m1条所述虚置数据信号线一一对应电连接，m1为正整数；

第1条所述目标扫描信号线至第j条所述目标扫描信号线依次与第m1条所述虚置数据信号线至第m1-j+1条所述虚置数据信号线一一对应电连接，1＜j＜m1且j为整数；

第j+1条所述目标扫描信号线至第m1条所述目标扫描信号线依次与第1条所述虚置数据信号线至第j-1条所述虚置数据信号线一一对应电连接。

10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括像素电路，所述像素电路包括：

驱动模块，所述驱动模块用于驱动发光元件发光；

数据写入模块，所述数据写入模块的控制端与第一扫描信号线电连接，所述数据写入模块的第一端与数据信号线电连接，所述数据写入模块的第二端与所述驱动模块的第一端电连接，所述数据写入模块用于响应于所述第一扫描信号线提供的导通电平而导通，将所述数据信号线的数据信号写入至所述驱动模块的第一端；

所述目标扫描信号线包括所述第一扫描信号线。

11.根据权利要求10所述的阵列基板，其特征在于，所述像素电路还包括：

第一复位模块，所述第一复位模块的控制端与第二扫描信号线电连接，所述第一复位模块的第一端与第一参考电压信号线电连接，所述第一复位模块的第二端与所述驱动模块的控制端电连接，所述第一复位模块用于响应于所述第二扫描信号线提供的导通电平而导通，将所述第一参考电压信号线的第一参考电压信号传输至所述驱动模块的控制端，以对所述驱动模块的控制端进行复位；

阈值补偿模块，所述阈值补偿模块的控制端与第三扫描信号线电连接，所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述驱动模块的第二端电连接，所述阈值补偿模块用于响应于所述第三扫描信号线提供的导通电平而导通，连通所述驱动模块的控制端和所述驱动模块的第二端；

所述目标扫描信号线还包括所述第二扫描信号线与所述第三扫描信号线中的至少一者。

12.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括扫描驱动电路，所述扫描驱动电路包括多个级联的移位寄存器；

一个所述移位寄存器与相邻的第m条所述目标扫描信号线和第m+1条所述目标扫描信号线电连接，m为正整数；

所述第一区域中的第m条所述目标扫描信号线和第m+1条所述目标扫描信号线通过同一条所述虚置数据信号线与所述第一边框区中的所述负载模块电连接。

13.根据权利要求2所述的阵列基板，其特征在于，所述第一子区域中的第z1条所述目标扫描信号线连接的所述子像素的数量与所述第一子区域中的第z2条所述目标扫描信号线连接的所述子像素的数量相同，z1和z2均为正整数；

与第z1条所述目标扫描信号线连接的所述第一走线段为第一目标走线段，与第z2条所述目标扫描信号线连接的所述第一走线段为第二目标走线段；

其中，所述第一目标走线段的长度大于所述第二目标走线段的长度，和/或，与所述第一目标走线段交叠的扫描信号线的数量大于与所述第二目标走线段交叠的扫描信号线的数量；

所述第z1条所述目标扫描信号线对应连接的所述负载模块的阻值小于所述第z2条所述目标扫描信号线对应连接的所述负载模块的阻值。

14.根据权利要求1所述的阵列基板，其特征在于，沿所述第二方向，所述第一区域被所述透明孔至少间隔为第一子区域和第二子区域；

所述第一子区域包括m1条所述目标扫描信号线，所述第二子区域包括m2条所述目标扫描信号线，m1条所述目标扫描信号线延伸至所述透明孔的第一侧边缘截止，m2条所述目标扫描信号线延伸至所述透明孔的第二侧边缘截止，m1和m2均为正整数；

m1条所述目标扫描信号线与位于所述透明孔第一侧的m1条所述虚置数据信号线一一对应电连接，m2条所述目标扫描信号线与位于所述透明孔第二侧的m2条所述虚置数据信号线一一对应电连接。

15.根据权利要求1所述的阵列基板，其特征在于，沿所述第二方向，所述第一区域被所述透明孔间隔为第一子区域和第二子区域；

所述第一子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线沿所述透明孔的边缘绕设至所述第二子区域，且m1条所述目标扫描信号线与所述第二子区域中的所述子像素电连接；

m1条所述目标扫描信号线中，部分所述目标扫描信号线通过位于所述透明孔第一侧的所述虚置数据信号线与所述负载模块电连接，另一部分通过位于所述透明孔第二侧的所述虚置数据信号线与所述负载模块电连接。

16.根据权利要求1所述的阵列基板，其特征在于，所述透明孔包括沿所述第二方向间隔排布的第一孔和第二孔，所述第一区域被所述第一孔和所述第二孔间隔为第一子区域、第二子区域和第三子区域，所述第三子区域位于所述第一孔与所述第二孔之间；

所述第一子区域包括m1条所述目标扫描信号线，所述第二子区域包括m2条所述目标扫描信号线，m1条所述目标扫描信号线延伸至所述第一孔的边缘截止，m2条所述目标扫描信号线沿所述第二孔的边缘绕设至所述第三子区域，且m2条所述目标扫描信号线与所述第三子区域中的所述子像素电连接；

m1条所述目标扫描信号线与位于所述第一孔的第一侧的m1条所述虚置数据信号线一一对应电连接，所述第一孔的第一侧为所述第一孔远离所述第二孔的一侧；

m2条所述目标扫描信号线与位于所述第一孔的第二侧的m2条所述虚置数据信号线一一对应电连接，所述第一孔的第二侧为所述第一孔靠近所述第二孔的一侧。

17.根据权利要求16所述的阵列基板，其特征在于，m2条所述目标扫描信号线与位于所述第一孔与所述第二孔之间的m2条所述虚置数据信号线一一对应电连接；

或者，m2条所述目标扫描信号线中，部分所述目标扫描信号线与位于所述第一孔与所述第二孔之间的所述虚置数据信号线电连接，另一部分所述目标扫描信号线与位于所述第二孔的第二侧的所述虚置数据信号线电连接，所述第二孔的第二侧为所述第二孔远离所述第一孔的一侧。

18.根据权利要求1所述的阵列基板，其特征在于，所述透明孔包括沿所述第二方向间隔排布的第一孔和第二孔，所述第一区域被所述第一孔和所述第二孔间隔为第一子区域、第二子区域和第三子区域，所述第三子区域位于所述第一孔与所述第二孔之间；

所述第一子区域包括m1条所述目标扫描信号线，m1条所述目标扫描信号线依次沿所述第一孔的边缘和所述第二孔的边缘绕设至所述第三子区域和所述第二子区域，且m1条所述目标扫描信号线与所述第三子区域中的所述子像素及所述第二子区域中的所述子像素电连接；

m1条所述目标扫描信号线中，部分所述目标扫描信号线通过位于所述第一孔的第一侧的所述虚置数据信号线与所述负载模块电连接，另一部分通过位于所述第一孔的第二侧的所述虚置数据信号线与所述负载模块电连接，所述第一孔的第一侧为所述第一孔远离所述第二孔的一侧，所述第一孔的第二侧为所述第一孔靠近所述第二孔的一侧。

19.根据权利要求1所述的阵列基板，其特征在于，所述负载模块包括补偿电容。

20.根据权利要求19所述的阵列基板，其特征在于，所述阵列基板包括层叠设置的衬底、第一有源层和多个金属层；

所述补偿电容的第一极板位于所述第一有源层，所述补偿电容的第一极板通过过孔与第一电源电压信号线电连接，所述补偿电容的第二极板通过过孔与所述虚置数据信号线电连接；

沿垂直于所述阵列基板所在平面的方向，所述补偿电容的第二极板所在的金属层位于所述第一有源层与所述第一电源电压信号线所在的金属层之间。

21.根据权利要求20所述的阵列基板，其特征在于，所述多个金属层包括层叠设置的第一金属层、第二金属层、第三金属层、第四金属层和第五金属层；

所述补偿电容的第二极板位于所述第一金属层或者第二金属层，所述第一电源电压信号线位于所述第三金属层；

其中，所述阵列基板包括晶体管和存储电容，所述晶体管的栅极和所述存储电容的第一极板位于所述第一金属层，所述存储电容的第二极板位于所述第二金属层，所述晶体管的源极和漏极位于所述第三金属层。

22.一种显示装置，其特征在于，包括如权利要求1至21中任一项所述的阵列基板。