CN115223472A - 电子装置 - Google Patents

Abstract

本发明提供了一种电子装置，包括：电路板、第一电平移位集成电路及第二电平移位集成电路。第一电平移位集成电路及第二电平移位集成电路设置于电路板。第一电平移位集成电路及第二电平移位集成电路各自包括多个时序信号输出端以及一共享端，且每个时序信号输出端输出时序信号。其中，第一电平移位集成电路的共享端通过电路板上的导线与第二电平移位集成电路的共享端连接。

Description

电子装置

技术领域

本发明有关于一种电子装置，尤指一种具备电平移位集成电路的电子装置。

背景技术

当电子装置(例如显示设备)的尺寸越来越大或屏幕更新率(frame rate)越来越高时，电子装置内部的电平移位集成电路(level shift integrated circuit，LS IC)的输出负载也会上升，因此导致电平移位集成电路工作时的温度逐渐升高。

另外，当电子装置(例如显示设备)的屏幕分辨率越来越高时，电子装置内的控制电路将会增加控制电平移位集成电路的时间，以输出更多的时序信号并提供至驱动电路，如此，电平移位集成电路工作时的温度将更加升高，可能会导致电子装置发生组件毁损或运行错误等问题。

因此，需要一种电子装置来改善上述问题。

发明内容

本发明提供一种电子装置，包含一电路板、设置于电路板的一第一电平移位集成电路以及设置于电路板的一第二电平移位集成电路。第一电平移位集成电路及第二电平移位集成电路各自包含多个时序信号输出端以及一共享端，且每个时序信号输出端输出一时序信号。其中，第一电平移位集成电路的共享端通过电路板上的一导线与第二电平移位集成电路的共享端电性连接。

从下列的详细描述并结合附图，本发明的其他的新颖特征将变得更为清楚。

附图说明

图1是本发明的一实施例的电子装置的示意图。

图2A是本发明的一实施例的时序信号的信号时序图。

图2B是本发明的另一实施例的时序信号的信号时序图。

图3是本发明的另一实施例的电子装置的示意图。

【附图标记说明】

1-电子装置

2-电路板

10-第一电平移位集成电路

11a～11h-时序信号输出端

12-共享端

13a～13h-开关

14a～14h-输出级

20-第二电平移位集成电路

21a～21h-时序信号输出端

22-共享端

23a～23h-开关

24a～24h-输出级

3-导线

t1，t2，t7-期间

CK1～CK16-时序信号

具体实施方式

当结合附图阅读时，下列实施例用于清楚地展示本发明的上述及其他技术内容、特征及/或效果。通过具体实施方式的阐述，人们将进一步了解本发明所采用的技术手段及/或效果，以达到上述的目的。此外，由于本发明所公开的内容应易于理解且可为本领域技术人员所实施，因此，所有不脱离本公开的概念的相等置换或修改应包含在权利要求中。

应注意的是，在本文中，除了特别指明者之外，“一”组件不限于单一的该组件，还可指一或更多的该组件。

此外，说明书及权利要求中例如“第一”或“第二”等序数仅为描述所请求的组件，而不代表或不表示所请求的组件具有任何顺序的序数，且不是所请求的组件及另一所请求的组件之间或制造方法的步骤之间的顺序。这些序数的使用仅是为了将具有特定名称的一个请求组件与具有相同名称的另一请求组件区分开来。

此外，说明书及权利要求中例如“相邻”一词是用于描述相互邻近，不一定表示相互接触。

此外，本发明中关于“当...”或“...时”等描述表示”当下、之前或之后”等状态，而不限定为同时发生的情形，在此先行叙明。本公开中关于“设置于...上”等类似描述是表示两组件的对应位置关系，并不限定两组件之间是否有所接触，除非特别有限定，在此先行叙明。再者，本公开记载多个功效时，若在功效之间使用“或”一词，是表示功效可独立存在，但不排除多个功效可同时存在。

此外，说明书及权利要求中例如“连接”或“耦接”一词不仅指与另一组件可直接连接，也可指与另一组件可间接连接，也可指电性连接。另外，电性连接可包含直接连接、间接连接(例如通过主动组件或被动组件)或二组件间以无线电信号交流的状态。

此外，说明书及权利要求中，“约”、“大约”、“实质上”、“大致上”之用语通常表示在一值与一给定值的差距在该给定值的10％内，或5％内、或3％之内、或2％之内、或1％之内、或0.5％之内的范围。在此给定的数量为大约的数量，也即在没有特定说明“约」、“大约」、“实质上」、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。此外，用语“范围为第一数值至第二数值」、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。

此外，各组件可以适合的方式来实现成单一电路或一集成电路，且可包括一或多个主动组件，例如，晶体管或逻辑闸，或一或多个被动组件，例如，电阻、电容、或电感，但不限于此。各组件可以适合的方式来彼此连接，例如，分别配合输入信号及输出信号，使用一或多条线路来形成串联或并联。此外，各组件可允许输入信号及输出信号依序或并列进出。上述组件皆是依照实际应用而定。

此外，在本文中，“***”、“设备”、“装置”、“模块”、或“单元”等用语，是指一电子组件或由多个电子组件所组成的一数字电路、一模拟电路、或其他更广义电路，且除了特别指明之外，它们不一定有优先级或层级关系。

此外，本发明所公开的不同实施例的技术特征可拆分或结合以形成另一实施例。

此外，本发明所公开的电子装置可包含显示设备、天线装置、感测装置、触控电子装置(touch electronic device)、曲面电子装置(curved electronic device)或非矩形电子装置(free shape electronic device)，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示设备可例如包含液晶(liquid crystal，LC)、发光二极管(lightemitting diode，LED)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它适合的材料、或前述的组合，但不以此为限。发光二极管可例如包含有机发光二极管(organic light emitting diode，OLED)、无机发光二极管(inorganic light emittingdiode)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(可例如为QLED、QDLED)、其他适合的材料或上述材料的任意排列组合，但不以此为限。显示设备可例如包含拼接显示设备，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包含拼接天线装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动***、控制***、光源***、层架***...等******以支持显示设备、天线装置或拼接装置。为方便说明，下文将以电子装置为显示设备的实施例进行说明，但本发明不以此为限。

图1是本发明一实施例的电子装置1的示意图。如图1所示，电子装置1包含一电路板(circuit board)2、一第一电平移位集成电路10以及一第二电平移位集成电路20，其中第一电平移位集成电路10及第二电平移位集成电路20可设置于电路板2上。

第一电平移位集成电路10包含多个时序信号输出端11a～11f以及一共享端12。第一电平移位集成电路10的每个时序信号输出端11a～11f可分别用于输出一时序信号(例如CK1～CK6，标示于图2A中)。在本实施例中，第一电平移位集成电路10可具备6个时序信号输出端11a～11f，但本发明不限于此。

第二电平移位集成电路20包含多个时序信号输出端21a～21f以及一共享端22。第二电平移位集成电路20的每个时序信号输出端21a～21f可分别用于输出一时序信号(例如CK7～CK12，标示于图2A中)。在本实施例中，第二电平移位集成电路20可具备6个时序信号输出端21a～21f，但本发明不限于此。

第一电平移位集成电路10的共享端12可通过电路板2上的一导线3与第二电平移位集成电路20的共享端22电性连接，但本发明不限于此。

借此，第一电平移位集成电路10的其中一时序信号输出端11a～11f与第二电平移位集成电路20的其中一时序信号输出端21a～21f可通过该共享端12、22而进行时序信号的电荷共享(charge sharing)，此处“电荷共享”可定义为使二个时序信号在进行极性转换时(例如其中一时序信号由高电平转变为低电平时，另一时序信号由低电平转变为高电平)先进行电荷分享，而可将处于高电平的时序信号中的部分电荷分享给处于低电平的时序信号，而可降低高电平时序信号的电平并提高低电平时序信号的电平，之后再分别通过控制电路(图中未示出)来降低高电平时序信号的电平至低电平，并提高低电平时序信号的电平至高电平。借此，第一电平移位集成电路10及/或第二电平移位集成电路20可缩短被控制电路所控制的时间，而可降低第一电平移位集成电路10及/或第二电平移位集成电路20工作时的温度。

接着说明各组件的细节。

如图1所示，第一电平移位集成电路10可包含多个开关13a～13f。在一实施例中，第一电平移位集成电路10的开关13a～13f的数量可与第一电平移位集成电路10的时序信号输出端11a～11f的数量相对应。例如，当时序信号输出端11a～11f为6个，开关13a～13f的数量也可为6个(但在其它实施例，也可为6个以上)，但不限于此。在一实施例中，在第一电平移位集成电路10之中，时序信号输出端11a～11f各自通过其中一开关13a～13f而与共享端12电性连接，例如时序信号输出端11a通过开关13a与共享端12电性连接，时序信号输出端11b通过开关13b与共享端12电性连接，并依此类推，但不限于此。

第二电平移位集成电路20也可包含多个开关23a～23f。在一实施例中，第二电平移位集成电路20的开关23a～23f的数量可与第二电平移位集成电路20的时序信号输出端21a～21f的数量相对应，例如相同，且不限于此。在一实施例中，在第二电平移位集成电路20之中，时序信号输出端21a～21f各自通过其中一开关23a～23f而与共享端22电性连接，例如时序信号输出端21a通过开关23a与共享端22电性连接，时序信号输出端21b通过开关23b与共享端22电性连接，并依此类推，但不限于此。

在一实施例中，第一电平移位集成电路10的开关13a～13f可各自于不同时间被导通(turn on)，也即每个时序信号输出端11a～11f可分别于不同时间与共享端12形成通路状态。此外，第二电平移位集成电路20的开关23a～23f也可各自于不同时间被导通，也即每个时序信号输出端21a～21f可分别于不同时间与共享端22形成通路状态。

此外，第一电平移位集成电路10的其中一开关13a～13f的导通期间与第二电平移位集成电路20的其中一开关23a～23f的导通期间至少部分重叠。举例来说，当开关13a与开关23a被导通时，开关13a的导通期间与开关23a的导通期间至少部分重叠，此时，第一电平移位集成电路10的其中一时序信号输出端(例如11a)可通过导通的开关13a、共享端12、导线3、共享端22、而与第二电平移位集成电路20中导通的开关23a与其中一时序信号输出端(例如21a)形成通路状态，借此所述二时序信号输出端(例如11a、21a)输出的时序信号(例如CK1、CK7，标示于图2A中)可进行电荷共享。此外，于此期间，由于其它开关并未导通，因此所述二时序信号输出端(例如11a、21a)的时序讯号(例如CK1、CK7，标示于图2A中)不会受到其它时序信号的影响，也不会影响到其它的时序信号(例如CK2～CK6、CK8～CK12，标示于图2A中)。

在一实施例中，第一电平移位集成电路10可包含多个输出级(output stage)14a～14f。输出级14a～14f的数量与时序信号输出端11a～11f的数量可相对应，但不限于此。举例来说，每个输出级14a～14f各自与时序信号输出端11a～11f的其中一者电性连接，例如输出级14a与时序信号输出端11a电性连接，输出级14b与时序信号输出端11b电性连接，并依此类推，且不限于此。

此外，每个输出级14a～14f可接收外部提供的信号，例如可接收电源管理集成电路(power managing IC，PMIC)(图未显示)所提供的高电平(VGH)电压及低电平(VGL)电压，以及可接收时序控制器(timming controller)(图未显示)的信号并做为控制信号，并根据控制信号于特定时间将高电平电压或低电平电压传送至相对应的时序信号输出端11a～11f。借此，第一电平移位集成电路10可产生时序信号(例如CK1～CK6，标示于图2A中)，且时序信号输出端11a～11f可输出时序信号(例如CK1～CK6，标示于图2A中)。

在一实施例中，第二电平移位集成电路20也可包含多个输出级24a～24f，其中输出级24a～24f的数量与时序信号输出端21a～21f的数量可相对应，但不限于此。举例来说，每个输出级24a～24f各自与时序信号输出端21a～21f的其中一者电性连接，例如输出级24a与时序信号输出端21a电性连接、输出级24b与时序信号输出端21b电性连接，并依此类推，且不限于此。

此外，每个输出级24a～24f也可接收外部提供的信号，例如可接收电源管理集成电路(图未显示)所提供的高电平电压及低电平电压，以及时序控制器(图未显示)的信号并作为控制信号，并根据控制信号于特定时间将高电平电压或低电平电压传送至相对应的时序信号输出端21a～21f。借此，第二电平移位集成电路20可产生时序信号(例如CK7～CK12，标示于图2A中)，且时序信号输出端21a～21f可输出时序信号(例如CK7～CK12，标示于图2A中)。

借此，第一电平移位集成电路10及第二电平移位集成电路20的结构可以被理解。

接着将说明第一电平移位集成电路10及第二电平移位集成电路20的运行过程。图2A是本发明一实施例的时序信号CK1～CK12的信号时序图，并请同时参考图1。

如图2A所示，本实施例的第一电平移位集成电路10的时序信号输出端11a～11f依序输出时序信号CK1～CK6，例如时序信号输出端11a输出时序信号CK1，时序信号输出端11b输出时序信号CK2，并依此类推。而第二电平移位集成电路20的时序信号输出端21a～21f依序输出时序信号CK7至时序信号CK12，例如时序信号输出端21a输出时序信号CK7，时序信号输出端21b输出时序信号CK8，并依此类推。此外，于时序上，时序信号CK7接续于时序信号CK6后。

又如图1及图2A所示，在一实施例中，通过共享端12、导线3及共享端22的电性连接，时序信号CK1可与时序信号CK7进行电荷共享，时序信号CK2可与时序信号CK8进行电荷共享，时序信号CK3可与时序信号CK9进行电荷共享，时序信号CK4可与时序信号CK10进行电荷共享，时序信号CK5可与时序信号CK11进行电荷共享，时序信号CK6可与时序信号CK12进行电荷共享。

需注意的是，上述设计可根据需求而调整，本公开不限于此。

据此，于期间t1时，时序信号CK1为降压阶段(例如由高电平转换为低电平)，时序信号CK7为升压阶段(例如由低电平转换为高电平)，换言之，时序信号CK1的降压阶段与时序信号CK7的升压阶段可重叠。此时，例如可通过时序控制器(图中未显示)或由电平移位集成电路(例如10、20)内部的参数设定而导通开关13a及开关23a，并断开其余开关，使第一电平移位集成电路10输出的时序信号CK1与第二电平移位集成电路20输出的时序信号CK7可进行电荷共享，以降低时序信号CK1及时序信号CK7于极性转换时各自所需的电荷量。又如图2A所示，由于时序信号CK1及时序信号CK7之间进行了电荷共享，时序信号CK1于其降压阶段的电压以及时序信号CK7于其升压阶段的电压例如形成阶梯状，但不限于此。

于期间t2时，时序信号CK2为降压阶段，时序信号CK8为升压阶段。此时，例如可由时序控制器(图未显示)或由电平移位集成电路(例如10、20)的内部参数设定而导通开关13b及开关23b，并断开其余开关，使时序信号CK2与时序信号CK8之间进行电荷共享，以减少时序信号CK2及时序信号CK8于极性转换时各自所需的电荷量。由于时序信号CK2与时序信号CK8之间进行了电荷共享，时序信号CK2于其降压阶段的电压以及时序信号CK8于其升压阶段的电压例如形成阶梯状，但不限于此。

依此类推，可推知例如时序信号CK3～CK6的降压阶段与时序信号CK9～CK12的升压阶段所进行电荷共享时的运行情形。

此外，又于期间t7，时序信号CK1为升压阶段(由低电平转换为高电平)，且时序信号CK7为降压阶段(由高电平转换为低电平)。此时，例如可由时序控制器(图未显示)或由电平移位集成电路(例如10、20)的内部参数设定而导通开关13a及开关23a，并断开其余开关，使得时序信号CK1与时序信号CK7之间进行电荷共享，以减少时序信号CK1及时序信号CK7于极性转换时所需供给的电荷。由于时序信号CK1与时序信号CK7之间进行了电荷共享，时序信号CK1于升压阶段的电压以及时序信号CK7于降压阶段的电压也例如形成阶梯状，但不限于此。

依此类推，可推知时序信号CK2～CK6的升压阶段与时序信号CK8～CK12的降压阶段所进行电荷共享时的运行情形。

此外，在一实施例中，时序信号CK1～CK12之中接续输出的二个时序信号(例如CK1与CK2，CK2与CK3，并依此类推)的高电平期间可部分重叠。在一实施例中，“部分重叠”可定义为二个时序信号的高电平期间有10％至95％重叠。当接续的二个时序信号的高电平期间部分重叠时，更多功能可以被加入至第一电平移位集成电路10及第二电平移位集成电路20的运行中，例如可对时序信号进行预充电等，且不限于此。

在另一实施例中，时序信号输出端11a～11f接续输出的二个时序信号的高电平期间也可为不重叠。时序信号输出端21a～21f接续输出的二时序信号的高电平期间也可为不重叠。

借此，第一电平移位集成电路10及第二电平移位集成电路20的运行过程已可被理解。

接着说明第一电平移位集成电路10及第二电平移位集成电路20的另一运行过程。图2B是本发明另一实施例的时序信号CK1～CK12的信号时序图，并请同时参考图1。

如图1及图2B所示，第一电平移位集成电路10的时序信号输出端11a～11f与第二电平移位集成电路20的时序信号输出端21a～21f可轮流地交替输出时序信号CK1～CK12，例如时序信号输出端11a输出时序信号CK1，之后时序信号输出端21a输出时序信号CK2，之后时序信号输出端11b输出时序信号CK3，之后时序信号输出端21b输出时序信号CK4，并依此类推。

如图2B所示，在一实施例中，时序信号CK1的降压阶段可与时序信号CK4的升压阶段进行电荷共享，时序信号CK2的降压阶段可与时序信号CK5的升压阶段进行电荷共享，时序信号CK3的降压阶段可与时序信号CK6的升压阶段进行电荷共享，时序信号CK4的降压阶段可与时序信号CK7的升压阶段进行电荷共享，时序信号CK5的降压阶段可与时序信号CK8的升压阶段进行电荷共享，时序信号CK6的降压阶段可与时序信号CK9的升压阶段进行电荷共享，时序信号CK7的降压阶段可与时序信号CK10的升压阶段进行电荷共享，时序信号CK8的降压阶段可与时序信号CK11的升压阶段进行电荷共享，时序信号CK9的降压阶段可与时序信号CK12的升压阶段进行电荷共享，时序信号CK10的降压阶段可与时序信号CK1的升压阶段进行电荷共享，时序信号CK11的降压阶段可与时序信号CK2的升压阶段进行电荷共享，时序信号CK12的降压阶段可与时序信号CK3的升压阶段进行电荷共享；但本公开不限于此。

举例来说，于期间t1时，时序信号CK1为降压阶段，时序信号CK4为升压阶段(也实时序信号CK4的升压阶段与时序信号CK1的降压阶段重叠)，此时，时序控制器(图未显示)或由电平移位集成电路(例如10、20)的内部参数设定可导通开关13a及开关23b，并断开其余开关，使时序信号CK1与时序信号CK4进行电荷共享，以减少时序信号CK1及时序信号CK4于极性转换时所需供给的电荷。由于时序信号CK1及时序信号CK4之间进行了电荷共享，时序信号CK1于其降压阶段的电压以及时序信号CK4于其升压阶段的电压例如形成阶梯状，但不限于此。

相似地，于期间t2时，时序信号CK2为降压阶段，且时序信号CK5为升压阶段。此时，时序控制器(图未显示)或由电平移位集成电路(例如10、20)的内部参数设定可导通开关23a及开关13c，并断开其余开关，使第二电平移位集成电路20输出的时序信号CK2与第一电平移位集成电路10输出的时序信号CK5之间进行电荷共享，以减少时序信号CK2及时序信号CK5在极性转换时所需供给的电荷。由于时序信号CK2与时序信号CK5之间进行了电荷共享，时序信号CK2在其降压阶段的电压以及时序信号CK5在其升压阶段的电压例如形成阶梯状，但不限于此。

依此类推，可知其余期间时，第一电平移位集成电路10与第二电平移位集成电路20之间进行电荷共享时的运行情形。

此外，如同图2A实施例，在图2B的实施例中，时序信号CK1～CK12之中接续的二个时序信号(例如CK1与CK2、CK2与CK3...等)的工作期间可为部分重叠，但也可不重叠。

借此，第一电平移位集成电路10及第二电平移位集成电路20的另一运行过程可以被理解。

此外，电子装置1也具备不同的实施方式，例如第一电平移位集成电路10的时序信号输出端的数量以及第二电平移位集成电路20的时序信号输出端的数量可改变。图3是本发明另一实施例的电子装置的示意图，并请同时参考图1至图2B。

图3实施例的部分结构可适用图1实施例的说明，故以下仅针对差异处进行说明。

如图3所示，第一电平移位集成电路10可包含共享端12、八个时序信号输出端11a～11h、八个开关13a～13h及八个输出级14a～14h，第二电平移位集成电路20可包含共享端22、八个时序信号输出端21a～21h、八个开关23a～23h及八个输出级24a～24h，其中各组件的连接方式可参考图1实施例的说明，故不再详述。

此外，图3实施例的第一电平移位集成电路10及第二电平移位集成电路20的运行过程可采用图2A实施例的方式。举例来说，第一电平移位集成电路10的时序信号输出端11a～11h可依序输出时序信号CK1～CK8，第二电平移位集成电路20的时序信号输出端21a～21h可依序输出时序信号CK9～CK16。

在此情况下，时序信号输出端11a～11h输出的其中一时序信号以及时序信号输出端21a～21h输出的其中一时序信号也可通过共享端12及共享端22之间的电性连接以及开关13a～13h及开关23a～23h的导通与否来进行电荷共享。举例来说，时序信号CK1与时序信号CK9可进行电荷共享，时序信号CK2与时序信号CK10可进行电荷共享，时序信号CK3与时序信号CK11可进行电荷共享，并依此类推，且其余细节也可由图2A的说明推知，故不再详述。

另外，图3实施例的第一电平移位集成电路10及第二电平移位集成电路20的运行过程也可采用图2B实施例的方式。举例来说，第一电平移位集成电路10的时序信号输出端11a～11h及第二电平移位集成电路20的时序信号输出端21a～21h可轮流交替输出时序信号CK1～CK16，例如时序信号输出端11a可输出时序信号CK1，时序信号输出端21a可输出时序信号CK2，时序信号输出端11b可输出时序信号CK3，时序信号输出端21b可输出时序信号CK4，并依此类推。

在此情况下，时序信号输出端11a～11h输出的其中一时序信号以及时序信号输出端21a～21h输出的其中一时序信号也可通过共享端12及共享端22之间的电性连接以及开关13a～13h及开关23a～23h的导通与否来进行电荷共享。此部分可由图2B的说明推导得知，故不再详述。

需注意的是，前述各实施例的第一电平移位集成电路10及第二电平移位集成电路20所包含的时序信号输出端的数量仅是举例，并非本公开的限定。

此外，在一实施例中，前述各实施例所制得的电子装置1可做为一触控装置。再者，本发明前述实施例所制得的电子装置1若为显示设备或触控显示设备的状态，将可应用于本技术领域已知的任何需要显示屏幕之产品上，例如显示器、手机、笔记本电脑、摄影机、照相机、音乐播放器、行动导航装置、电视、车用仪表板、中控台、电子后视镜、抬头显示器...等需要显示影像的产品。

另外，在一实施例中，本发明至少可通过比对电子装置1中组件的有无及连接方式作为对象是否落入专利保护范围的举证，且不限于此。

借此，本发明提供了改良电子装置，可实现二个电平移位集成电路之间的电荷共享，而可缩短电平移位集成电路被控制电路所控制的时间，可降低电平移位集成电路工作时的温度。

本发明各实施例间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (10)

1.一种电子装置，其特征在于，包含：

一电路板；一第一电平移位集成电路，设置于所述电路板上；以及

一第二电平移位集成电路，设置于所述电路板上；

其中，所述第一电平移位集成电路及所述第二电平移位集成电路各自包含多个时序信号输出端以及一共享端，且每个时序信号输出端分别输出一时序信号；

其中，所述第一电平移位集成电路的所述共享端通过所述电路板上的一导线与所述第二电平移位集成电路的所述共享端电性连接。

2.根据权利要求1所述的电子装置，其特征在于，所述第一电平移位集成电路的所述多个时序信号输出端依序输出所述时序信号。

3.根据权利要求1所述的电子装置，其特征在于，所述第一电平移位集成电路的所述多个时序信号输出端与所述第二电平移位集成电路的所述多个时序信号输出端交替输出所述时序信号。

4.根据权利要求1所述的电子装置，其特征在于，每个时序信号包括升压阶段与降压阶段，所述第一电平移位集成电路中的一时序信号输出端所输出的一时序信号的降压阶段与所述第二电平移位集成电路中的一时序信号输出端所输出的一时序信号的升压阶段重叠。

5.根据权利要求4所述的电子装置，其特征在于，所述升压阶段与所述降压阶段的电压为阶梯状。

6.根据权利要求1所述的电子装置，其特征在于，所述第一电平移位集成电路及所述第二电平移位集成电路各自包含多个开关，其中所述第一电平移位集成电路或所述第二电平移位集成电路的所述多个开关的数量与所述多个时序信号输出端的数量相同。

7.根据权利要求6所述的电子装置，其特征在于，于所述第一电平移位集成电路之中，所述多个时序信号输出端各自通过其中一开关电性连接所述共享端。

8.根据权利要求6所述的电子装置，其特征在于，于所述第二电平移位集成电路之中，所述多个时序信号输出端各自通过其中一开关电性连接所述共享端。

9.根据权利要求6所述的电子装置，其特征在于，所述第一电平移位集成电路的其中一开关的导通时间与所述第二电平移位集成电路的其中一开关的导通时间至少部分重叠。

10.根据权利要求1所述的电子装置，其特征在于，所述第一电平移位集成电路的所述多个时序信号输出端接续输出的二时序信号的一高电平期间为部分重叠。

Images