CN115214209A - 隔离膜、隔离膜的制作方法以及电路板的制作方法 - Google Patents

隔离膜、隔离膜的制作方法以及电路板的制作方法 Download PDF

Info

Publication number
CN115214209A
CN115214209A CN202110426800.XA CN202110426800A CN115214209A CN 115214209 A CN115214209 A CN 115214209A CN 202110426800 A CN202110426800 A CN 202110426800A CN 115214209 A CN115214209 A CN 115214209A
Authority
CN
China
Prior art keywords
layer
circuit substrate
circuit
insulating layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110426800.XA
Other languages
English (en)
Other versions
CN115214209B (zh
Inventor
王瑞琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202110426800.XA priority Critical patent/CN115214209B/zh
Publication of CN115214209A publication Critical patent/CN115214209A/zh
Application granted granted Critical
Publication of CN115214209B publication Critical patent/CN115214209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/24—All layers being polymeric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种隔离膜，包括沿第一方向叠设的承载膜与隔离层，所述隔离层包括沿所述第一方向叠设于第一绝缘层、胶层以及第二绝缘层，沿垂直于所述第一方向的第二方向，所述第一绝缘层的宽度小于所述胶层的宽度，所述承载膜的宽度大于所述胶层的宽度。本申请还提供一种隔离膜的制作方法以及使用上述隔离膜的电路板的制作方法。

Description

隔离膜、隔离膜的制作方法以及电路板的制作方法
技术领域
本申请涉及电路板领域，尤其涉及一种电路板的制作方法。
背景技术
软硬结合板是软板与硬板的有机结合，可在电路板组装方面节省很大空间，故软硬结合板市场需求也持续增加。在软硬结合板的生产工艺中，通常具有开盖工艺，以使用于电连接的连接垫(例如焊垫、焊盘、导电柱、金手指等)外露于所述软硬结合板。
但是，现有的开盖工艺，在外露的连接垫上容易产生残胶问题，即残胶残留于连接垫上，导致连接垫不易上锡膏或者锡膏脱落，进而导致与软硬结合板电连接的电子元件或者电路板的导通性；另外，残胶残留于连接垫上，也影响产品的外观。
发明内容
有鉴于此，有必要提供一种能够避免在开盖处理时，连接垫上不留残胶的隔离膜，以解决上述问题。
另，还有必要提供一种隔离膜的制作方法。
另，还有必要提供一种使用上述隔离膜的电路板的制作方法。
一种隔离膜，包括沿第一方向叠设的承载膜与隔离层，所述隔离层包括沿所述第一方向叠设于第一绝缘层、胶层以及第二绝缘层，沿垂直于所述第一方向的第二方向，所述第一绝缘层的宽度小于所述胶层的宽度，所述承载膜的宽度大于所述胶层的宽度。
在一些实施方式中，沿所述第一方向，所述胶层位于所述第一绝缘层的投影区域内。
在一些实施方式中，所述第一绝缘层与所述第二绝缘层的材质均为聚酰亚胺。
一种隔离膜的制作方法，包括以下步骤：
提供承载膜与第一绝缘层，将所述第一绝缘层沿第一方向叠设于所述承载膜的表面，切割所述第一绝缘层，以使所述第一绝缘层沿垂直于所述第一方向的第二方向的宽度小于所述承载膜的宽度；以及
在所述第一绝缘层背离所述承载膜的表面依次形成胶层与所述第二绝缘层，沿所述第二方向，所述胶层的宽度大于所述第一绝缘层的宽度。
在一些实施方式中，沿所述第二方向，所述胶层的周缘凸伸于所述胶层的周缘。
一种电路板的制作方法，包括以下步骤：提供一第一线路基板，所述第一线路基板包括第一介质层以及位于所述第一介质层表面的第一线路层，所述第一线路层包括连接垫；覆盖一覆盖层于所述第一线路层的表面，所述覆盖层具有开窗，所述连接垫暴露于所述开窗；提供一隔离层，将所述隔离层置于所述覆盖层的表面，所述隔离层覆盖所述开窗，所述隔离层包括沿第一方向层叠设置的第一绝缘层、胶层以及第二绝缘层，沿垂直于所述第一方向的第二方向，所述第一绝缘层的宽度小于所述胶层的宽度；在所述覆盖层背离所述第一线路基板的表面形成第二线路基板；以及去除所述隔离层以及所述隔离层对应的第二线路基板，形成所述连接垫暴露于所述第二线路基板的所述电路板。
在本申请一些实施方式中，沿所述第一方向，所述胶层位于所述第一绝缘层的投影区域内。
在本申请一些实施方式中，沿第二方向，所述第一绝缘层与所述覆盖层重合的宽度大于或等于0.3mm。
在本申请一些实施方式中，在所述覆盖层背离所述第一线路基板的表面形成第二线路基板的步骤包括：在所述覆盖层背离所述第一线路基板的表面压合一第二介质层，所述第二介质层还覆盖所述隔离层；在所述第二介质层背离所述第一线路基板的表面压合一铜箔，对所述铜箔进行线路制作形成第二线路层，所述第二介质层与所述第二线路层形成第二线路基板；以及开孔处理，形成贯穿所述第二线路基板、所述覆盖层以及所述第一线路基板的通孔，在所述通孔中形成导电孔，所述导电孔用于电连接所述第一线路基板以及所述第二线路基板。
在本申请一些实施方式中，去除所述隔离层以及所述隔离层对应的第二线路基板的步骤包括：在位于所述第一线路基板其中一侧的第二线路基板上沿所述隔离层的周缘形状形成开槽；以及从所述开槽的凹陷方向相反的方向形成开孔，所述隔离层背离所述开槽的底部暴露于所述开孔，通过所述开孔将所述隔离层以及所述隔离层对应的第二线路基板顶出。
本申请提供的包括隔离层的隔离膜，在电路板的制作过程中，在具有连接垫的第一线路基板上，在电路板开盖处理前覆盖隔离层，再形成第二线路基板的制作，在形成第二线路基板的过程中，在隔离层的隔离作用下，不会对外露于第一线路基板上的连接垫产生污染(即残胶)；第二线路基板制作完成后在进行开盖处理，取出废料区，以得到无污染的电路板。
附图说明
图1为本申请实施例提供的具有连接垫的第一线路基板的截面示意图。
图2为在图1所示的第一线路基板上覆盖具有开窗的覆盖层后的截面示意图。
图3为在图2所示的覆盖层上覆盖隔离层且所述隔离层覆盖所述开窗后的截面示意图。
图4为本申请实施例提供的叠设的承载膜与第一绝缘层的截面示意图。
图5为在图4所示的第一绝缘层上形成胶层以及第二绝缘层后的截面示意图。
图6为在图3所示的所述覆盖层背离所述第一线路基板的表面形成第二介质层后的截面示意图。
图7为在图6所示的第二介质层表面形成第二线路层以得到第二线路基板以及形成连通第二线路基板以及第一线路基板的导电孔后的截面示意图。
图8为在图7所示的第二线路层上形成第一开槽后的截面示意图。
图9为在图8所示的第一开槽中形成第二开槽后的截面示意图。
图10为形成贯穿另一所述第二线路基板、另一所述隔离层以及所述第一线路基板的开孔后的截面示意图。
图11为去除图10中的废料区后得到的电路板的截面示意图。
主要元件符号说明
Figure BDA0003029890090000041
Figure BDA0003029890090000051
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
在本申请的各实施例中，为了便于描述而非限制本申请，本申请专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接，不管是直接的还是间接的。“上”、“下”、“上方”、“下方”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
请参阅图1-图11，本申请实施例提供一种电路板100的制作方法，包括步骤S1-S5。
步骤S1：请参阅图1，提供一第一线路基板10，所述第一线路基板10包括第一介质层12以及位于所述第一介质层12表面的第一线路层14，所述第一线路层14包括连接垫145。
所述第一介质层12的材质通常可选用聚酰亚胺(polyimide，PI)、液晶高分子聚合物(liquid crystal polymer，LCP)以及改性聚酰亚胺(modified polyimide，MPI)等可挠性材料中的一种。在本实施方式中，所述第一介质层12的材质为聚酰亚胺。即，所述第一线路基板10为软板。
在本实施方式中，所述第一线路层14的数量为两层，分别位于所述第一介质层12相对两表面。所述第一线路基板10中开设有至少一贯穿所述第一线路层14以及第一介质层12的导电孔(图未标)，以使位于所述第一介质层12相对两表面的第一线路层14连接。
所述第一线路层14包括多个连接垫145，所述连接垫145用于和其他线路层或者电子元件进行电连接。所述连接垫145包括但不限于焊垫、焊盘、导电柱、金手指等。
步骤S2：请参阅图2，覆盖一覆盖层20于所述第一线路层14的表面，所述覆盖层20具有开窗22，所述连接垫145暴露于所述开窗22。
所述覆盖层20的材质为绝缘材质，所述开窗22贯穿所述覆盖层20。
所述覆盖层20包括粘结层24与连接层26。所述粘结层24位于所述连接层26与所述第一线路基板10之间，所述粘结层24用于粘结所述连接层26以及所述第一线路基板10。所述粘结层24的材质满足一定的粘结作用即可。在本实施方式中，所述粘结层24的材质为丙烯酸热熔胶(AD)。所述连接层26的材质没有粘性，所述连接层26可以隔绝所述粘结层24与后续制程中形成的胶层34(请参阅图6)，便于连接层26与胶层34分离。
步骤S3：请参阅图3至图5，提供一隔离层30，将所述隔离层30置于所述覆盖层20的表面，所述隔离层30覆盖所述开窗22。
其中，所述覆盖层20具有一定的厚度，所述隔离层30覆盖所述开窗22时，所述隔离层30与所述连接垫145之间具有一定的距离，可以避免隔离层30与连接垫145直接接触。
所述隔离层30包括沿电路板100的厚度方向，即图示为第一方向L1层叠设置的第一绝缘层32、胶层34以及第二绝缘层36。所述胶层34位于所述第一绝缘层32与所述第二绝缘层36之间，所述胶层34用于粘结所述第一绝缘层32与所述第二绝缘层36。所述第一绝缘层32用于隔绝所述胶层34，防止所述胶层34在后续压合过程中与所述连接垫145粘结。所述第一绝缘层32在满足一定硬度条件且无粘性的条件下并不限制，其中，所述第一绝缘层32无粘性，便于后续所述第一绝缘层32与所述覆盖层20的分离。所述第二绝缘层36用于保护所述胶层34，有利于所述隔离层30的使用，防止所述胶层34背离所述第一绝缘层32的表面粘结于其他物体表面。所述第二绝缘层36的材质并不限制。在本实施方式中，所述第一绝缘层32与所述第二绝缘层36的材质均为聚酰亚胺。
进一步地，沿垂直于所述电路板100的厚度方向即第一方向L1的第二方向L2，所述第一绝缘层32的宽度W1小于所述胶层34的宽度W2。以便于在后续压合制程后，具有流动性的胶层34至少能够包覆部分所述第一绝缘层32的周缘，并将所述隔离层30粘结于所述覆盖层20上，防止在后续压合制程中，所述隔离层30产生位移。
进一步地，沿所述第一方向L1，所述胶层34位于所述第一绝缘层32的投影区域内，即所述胶层34位于所述第一绝缘层32中心区域的表面，所述胶层34凸伸于所述第一绝缘层32的周缘。以便于在后续压合制程后，具有流动性的胶层34能够包覆全部所述第一绝缘层32的周缘。
所述第一绝缘层32的周缘覆盖于所述覆盖层20形成所述开窗22的周缘。沿第二方向L2，所述第一绝缘层32与所述覆盖层20重合的宽度W3大于或等于0.3mm，可有效防止胶层34与所述连接垫145连接而导致残胶残留于所述连接垫145上，从而导致外观不良以及品质缺陷。
形成包括所述隔离层30的隔离膜35的步骤可以包括步骤S31-S32。
步骤S31：请参阅图4，提供承载膜38与第一绝缘层32，将所述第一绝缘层32叠设于所述承载膜38的表面，切割所述第一绝缘层32，以使所述第一绝缘层32沿所述第二方向L2的宽度W1小于所述承载膜38的宽度。
步骤S32：请参阅图5，在所述第一绝缘层32背离所述承载膜38的表面依次形成所述胶层34与所述第二绝缘层36，即得到包括所述隔离层30的隔离膜35。其中，所述胶层34沿所述第二方向L2的宽度W2大于所述第一绝缘层32的宽度W1，所述第二绝缘层36沿所述第二方向L2的宽度大于或等于所述胶层34的宽度W2。
在使用过程中，去除所述承载膜38，即得到所述隔离层30。
步骤S4：请参阅图6和图7，在所述覆盖层20背离所述第一线路基板10的表面形成第二线路基板40。
所述第二线路基板40包括第二介质层42以及第二线路层44，所述第二介质层42与所述覆盖层20连接，所述第二线路层44位于所述第二介质层42背离所述覆盖层20的表面。
所述第二线路基板40为硬质线路基板，所述介质层的材质可以选自聚丙烯(Polypropylene，PP)以及聚四氟乙烯(Polytetrafluoroethylene，PTFE)等材料中的一种。
所述第二线路基板40与所述第一线路基板10电连接。
在所述覆盖层20背离所述第一线路基板10的表面形成第二线路基板40具体可以包括步骤S41-S43。
步骤S41：请参阅图6，在所述覆盖层20背离所述第一线路基板10的表面压合一第二介质层42，所述第二介质层42还覆盖所述隔离层30。
步骤S42：请参阅图7，在所述第二介质层42背离所述第一线路基板10的表面压合一铜箔，对所述铜箔进行线路制作形成第二线路层44，所述第二介质层42与所述第二线路层44即为所述第二线路基板40。
采用步骤S41和步骤S42两步法形成所述第二线路基板40，即先压合所述第二介质层42，再在所述第二介质层42表面形成第二线路层44。这是由于所述隔离层30设置，所述隔离层30背离所述第一线路基板10的表面与所述覆盖层20背离所述第一线路基板10的表面不在同一平面上，在压合所述第二介质层42的过程中，由于第二介质层42的流动性，可以填充因高度差形成的空间，形成的第二介质层42背离所述第一线路基板10的表面在同一平面上，从而有利于保证形成于所述第二介质层42表面的第二线路层44的平整性。
步骤S43：请再次参阅图7，开孔处理，形成贯穿所述第二线路基板40、所述覆盖层20以及所述第一线路基板10的通孔(图未标)，在所述通孔中形成导电孔54，所述导电孔54用于电连接所述第一线路基板10以及所述第二线路基板40。
步骤S5：请参阅图8至图11，去除所述隔离层30以及所述隔离层30对应的第二线路基板40，形成所述连接垫145暴露于所述第二线路基板40的电路板100。
所述隔离层30与所述隔离层30对应的第二线路基板40(即沿叠设方向所述隔离层30所对应的投影区域)为废料区(图未标)。所述废料区去除后，所述焊垫暴露于所述电路板100。
在一些实施方式中，以所述第一线路基板10的相对两表面均设置有第二线路基板40为例，去除所述废料区的步骤可以包括：
步骤S51：请参阅图8和图9，在位于所述第一线路基板10其中一侧的第二线路基板40上沿所述隔离层30的周缘形状形成开槽56。
所述开槽56的底部位于所述第二绝缘层36背离所述第一线路基板10的表面与所述第一线路基板10的表面之间。
具体地，请参阅图8，在所述第一线路基板10其中一侧的所述第二线路层44上沿所述隔离层30的周缘形状进行蚀刻以形成第一开槽562。请参阅图9，在所述第一开槽562内切割所述第二介质层42形成第二开槽564。形成所述第二开槽564的方式可以是激光切割或者机械切割。所述第一开槽562与所述第二开槽564共同形成所述开槽56。
所述第二开槽564的底部位于所述第二绝缘层36背离所述第一线路基板10的表面与所述第一线路基板10的表面之间。在本实施方式中，所述第二开槽564的底部位于所述第二绝缘层36背离所述第一线路基板10的表面。其中，所述第二开槽564不与所述开窗22连通。
步骤S52：请参阅图10，从所述开槽56的凹陷方向相反的方向形成贯穿另一所述第二线路基板40、另一所述隔离层30以及所述第一线路基板10的开孔58，所述隔离层30背离所述第二开槽564的底部暴露于所述开孔58，采用一顶料(图未示)***所述开孔58将所述废料区顶出，从而形成所述电路板100(请参阅图11)。
其中，需要说明的是，图10与图11为分别沿不同平面但相互平行的平面的截面示意图。可以理解地，通过上述将废料区顶出的方式去除所述废料区，可以避免开设连通所述开窗22的孔，从而避免因开孔58形成的残胶掉落至所述连接垫145上而污染所述连接垫145。
在一些实施方式中，将所述铜箔形成第二线路层44的步骤也可以是在去除废料区的步骤之后。
在一些实施方式中，在所述第一线路基板10的表面形成第二线路基板之前，先在所述第一线路基板10上沿叠设方向形成贯穿所述第一线路基板10的通孔(图未示)；形成覆盖所述通孔的所述隔离层30；再形成具有开孔58的所述第二线路基板40，所述开孔58与所述通孔的位置对应，从而将所述废料区取出。
可以理解地，在其他实施方式中，所述电路板100并不仅限于包括一层第一线路基板10以及一层第二线路基板40，线路基板的数量可以根据需要进行设置。
本申请提供的包括隔离层30的隔离膜35，在电路板100的制作过程中，在具有连接垫145的第一线路基板10上，在电路板100开盖处理前覆盖隔离层30，再形成第二线路基板40的制作，在形成第二线路基板40的过程中，在隔离层30的隔离作用下，不会对外露于第一线路基板10上的连接垫145产生污染(即残胶)；第二线路基板40制作完成后在进行开盖处理，取出废料区，以得到无污染的电路板100。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (11)

1.一种隔离膜，其特征在于，包括沿第一方向叠设的承载膜与隔离层，所述隔离层包括沿所述第一方向叠设于第一绝缘层、胶层以及第二绝缘层，沿垂直于所述第一方向的第二方向，所述第一绝缘层的宽度小于所述胶层的宽度，所述承载膜的宽度大于所述胶层的宽度。
2.根据权利要求1所述的隔离膜，其特征在于，沿所述第一方向，所述胶层位于所述第一绝缘层的投影区域内。
3.根据权利要求1所述的隔离膜，其特征在于，所述第一绝缘层与所述第二绝缘层的材质均为聚酰亚胺。
4.一种隔离膜的制作方法，其特征在于，包括以下步骤：
提供承载膜与第一绝缘层，将所述第一绝缘层沿第一方向叠设于所述承载膜的表面，切割所述第一绝缘层，以使所述第一绝缘层沿垂直于所述第一方向的第二方向的宽度小于所述承载膜的宽度；以及
在所述第一绝缘层背离所述承载膜的表面依次形成胶层与第二绝缘层，沿所述第二方向，所述胶层的宽度大于所述第一绝缘层的宽度。
5.根据权利要求4所述的隔离膜的制作方法，其特征在于，沿所述第二方向，所述胶层的周缘凸伸于所述胶层的周缘。
6.一种电路板的制作方法，其特征在于，包括以下步骤：
提供一第一线路基板，所述第一线路基板包括第一介质层以及位于所述第一介质层表面的第一线路层，所述第一线路层包括连接垫；
覆盖一覆盖层于所述第一线路层的表面，所述覆盖层具有开窗，所述连接垫暴露于所述开窗；
提供一隔离层，将所述隔离层置于所述覆盖层的表面，所述隔离层覆盖所述开窗，所述隔离层包括沿第一方向层叠设置的第一绝缘层、胶层以及第二绝缘层，沿垂直于所述第一方向的第二方向，所述第一绝缘层的宽度小于所述胶层的宽度；
在所述覆盖层背离所述第一线路基板的表面形成第二线路基板；以及
去除所述隔离层以及所述隔离层对应的第二线路基板，形成所述连接垫暴露于所述第二线路基板的所述电路板。
7.根据权利要求6所述的电路板的制作方法，其特征在于，沿所述第一方向，所述胶层位于所述第一绝缘层的投影区域内。
8.根据权利要求6所述的电路板的制作方法，其特征在于，沿第二方向，所述第一绝缘层与所述覆盖层重合的宽度大于或等于0.3mm。
9.根据权利要求6所述的电路板的制作方法，其特征在于，在所述覆盖层背离所述第一线路基板的表面形成第二线路基板的步骤包括：
在所述覆盖层背离所述第一线路基板的表面压合一第二介质层，所述第二介质层还覆盖所述隔离层；以及
在所述第二介质层背离所述第一线路基板的表面压合一铜箔，对所述铜箔进行线路制作形成第二线路层，所述第二介质层与所述第二线路层形成第二线路基板；以及
开孔处理，形成贯穿所述第二线路基板、所述覆盖层以及所述第一线路基板的通孔，在所述通孔中形成导电孔，所述导电孔用于电连接所述第一线路基板以及所述第二线路基板。
10.根据权利要求6所述的电路板的制作方法，其特征在于，去除所述隔离层以及所述隔离层对应的第二线路基板的步骤包括：
在位于所述第一线路基板其中一侧的第二线路基板上沿所述隔离层的周缘形状形成开槽；以及
从所述开槽的凹陷方向相反的方向形成开孔，所述隔离层背离所述开槽的底部暴露于所述开孔，通过所述开孔将所述隔离层以及所述隔离层对应的第二线路基板顶出。
11.根据权利要求10所述的电路板的制作方法，其特征在于，所述开槽的底部位于所述第二绝缘层背离所述第一线路基板的表面与所述第一线路基板的表面之间。
CN202110426800.XA 2021-04-20 2021-04-20 隔离膜、隔离膜的制作方法以及电路板的制作方法 Active CN115214209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110426800.XA CN115214209B (zh) 2021-04-20 2021-04-20 隔离膜、隔离膜的制作方法以及电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110426800.XA CN115214209B (zh) 2021-04-20 2021-04-20 隔离膜、隔离膜的制作方法以及电路板的制作方法

Publications (2)

Publication Number Publication Date
CN115214209A true CN115214209A (zh) 2022-10-21
CN115214209B CN115214209B (zh) 2024-05-10

Family

ID=83604979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110426800.XA Active CN115214209B (zh) 2021-04-20 2021-04-20 隔离膜、隔离膜的制作方法以及电路板的制作方法

Country Status (1)

Country Link
CN (1) CN115214209B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471700B1 (ko) * 2004-09-17 2005-03-14 동양반도체 주식회사 연성 인쇄회로기판 및 이를 이용한 반도체 장치
CN201267058Y (zh) * 2008-08-22 2009-07-01 欣兴电子股份有限公司 复合线路板
CN101790285A (zh) * 2009-05-13 2010-07-28 华为技术有限公司 通信设备及其电路板的制造方法
US20120097326A1 (en) * 2010-10-20 2012-04-26 Zhen Ding Technology Co., Ltd. Method for manufacturing rigid-flexible printed circuit board
CN102487577A (zh) * 2010-12-01 2012-06-06 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN102917532A (zh) * 2011-08-04 2013-02-06 刘艾萍 具有隔离膜保护的基础电路板及其制备方法
CN103425299A (zh) * 2012-05-14 2013-12-04 友达光电股份有限公司 隔离膜及使用该隔离膜的触控模块
US20140124474A1 (en) * 2012-11-02 2014-05-08 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing printed circuit board
CN104470250A (zh) * 2013-09-25 2015-03-25 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN106304694A (zh) * 2015-05-18 2017-01-04 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
CN108102569A (zh) * 2017-12-31 2018-06-01 广州云普电子科技有限公司 一种用于柔性线路板的超薄覆盖膜及其制备方法
CN112314061A (zh) * 2019-05-30 2021-02-02 宏恒胜电子科技（淮安）有限公司 电路板、制备方法及背光板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471700B1 (ko) * 2004-09-17 2005-03-14 동양반도체 주식회사 연성 인쇄회로기판 및 이를 이용한 반도체 장치
CN201267058Y (zh) * 2008-08-22 2009-07-01 欣兴电子股份有限公司 复合线路板
CN101790285A (zh) * 2009-05-13 2010-07-28 华为技术有限公司 通信设备及其电路板的制造方法
US20120097326A1 (en) * 2010-10-20 2012-04-26 Zhen Ding Technology Co., Ltd. Method for manufacturing rigid-flexible printed circuit board
CN102487577A (zh) * 2010-12-01 2012-06-06 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN102917532A (zh) * 2011-08-04 2013-02-06 刘艾萍 具有隔离膜保护的基础电路板及其制备方法
CN103425299A (zh) * 2012-05-14 2013-12-04 友达光电股份有限公司 隔离膜及使用该隔离膜的触控模块
US20140124474A1 (en) * 2012-11-02 2014-05-08 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing printed circuit board
CN104470250A (zh) * 2013-09-25 2015-03-25 富葵精密组件(深圳)有限公司 软硬结合电路板的制作方法
CN106304694A (zh) * 2015-05-18 2017-01-04 富葵精密组件(深圳)有限公司 软硬结合电路板及其制作方法
CN108102569A (zh) * 2017-12-31 2018-06-01 广州云普电子科技有限公司 一种用于柔性线路板的超薄覆盖膜及其制备方法
CN112314061A (zh) * 2019-05-30 2021-02-02 宏恒胜电子科技（淮安）有限公司 电路板、制备方法及背光板

Also Published As

Publication number Publication date
CN115214209B (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
WO2020093400A1 (zh) 软硬结合电路板及其制作方法
CN109429443B (zh) 软硬结合电路板的制作方法
TWI669036B (zh) 軟硬結合電路板的製造方法
TW201913835A (zh) 軟硬結合板及其製作方法
CN102340933B (zh) 电路板的制作方法
TW201401942A (zh) 多層電路板及其製作方法
TW201524298A (zh) 軟硬結合電路板的製作方法
CN113423172B (zh) 软硬结合电路板及其制作方法
CN112911809B (zh) 一种多层印制电路板盲槽结构的加工方法和装置
CN112888171B (zh) 一种多层印制板盲槽的加工方法和装置
CN113179588B (zh) Pcb的制作方法
CN111295056B (zh) 一种阶梯线路柔性板的制作方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
CN113225940B (zh) Pcb的制作方法
CN115214209A (zh) 隔离膜、隔离膜的制作方法以及电路板的制作方法
CN116095941A (zh) 一种软硬结合板及其制作方法
JP6387226B2 (ja) 複合基板
JP2011216675A (ja) 多層配線基板の製造方法
CN106604545B (zh) 铜箔基板的制作方法
CN114096059B (zh) 线路板及其制作方法
WO2021212480A1 (zh) 软硬结合电路板及其制作方法
JP4745128B2 (ja) ビルドアップ基板の製造方法、ビルドアップ基板、及びビルドアップ基板を用いた電子装置
CN116963393A (zh) 基板结构及其制作方法
US9859632B2 (en) Composite substrate and rigid substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant