CN115148713A - Pip封装结构及其制作方法 - Google Patents

Pip封装结构及其制作方法 Download PDF

Info

Publication number
CN115148713A
CN115148713A CN202110336514.4A CN202110336514A CN115148713A CN 115148713 A CN115148713 A CN 115148713A CN 202110336514 A CN202110336514 A CN 202110336514A CN 115148713 A CN115148713 A CN 115148713A
Authority
CN
China
Prior art keywords
wiring substrate
layer
front surface
connection point
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110336514.4A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110336514.4A priority Critical patent/CN115148713A/zh
Publication of CN115148713A publication Critical patent/CN115148713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种PIP封装结构及其制作方法，PIP封装结构包括：中间封装结构、多个电连接结构、外塑封层、第一预布线基板、第二预布线基板以及无源器件。将各种功能的单独裸片或者多个裸片先进行一次封装，即形成单个裸片的一次封装或者裸片组件的一次封装，实现一次再布线过程；之后将中间封装结构进行二次封装，形成PIP封装结构。预布线基板包括复杂多电路，这些复杂多电路将中间封装结构进行再布线，可提高整个PIP封装结构的性能，还实现了将无源器件纳入PIP封装结构。预布线基板可在封装之前进行测试，避免使用已知不良预布线基板。预布线基板为预制基板，其制作过程独立于封装过程，可节省整个封装工艺的封装时间。

Description

PIP封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种PIP封装结构及其制作方法。
背景技术
随着电子设备小型轻量化，具有紧凑结构、小体积的半导体封装结构受到越来越多的市场青睐。
随着芯片的集成度更高，实现的功能更加复杂，芯片的封装在近年来呈现出越来越复杂的再布线需求，由此会产生因为芯片表面积太小而导致布线困难。另外，由于布线过于密集容易导致微细布线易产生短路，从而影响产品的良率，同时，芯片的使用寿命也较低；特别是在需要形成多层布线层的情况下由于工艺的复杂使过程难以管控。
发明内容
本发明的发明目的是提供一种PIP(Package in package，封装体内堆叠封装体)封装结构及其制作方法，以解决相关技术中的问题。
为实现上述目的，本发明的第一方面提供一种PIP封装结构，包括：
中间封装结构，具有对外连接端；
多个电连接结构，位于所述中间封装结构的侧边，所述电连接结构包括相对的第一端与第二端；
外塑封层，包覆所述中间封装结构与所述多个电连接结构，所述外塑封层的正面暴露所述中间封装结构的对外连接端与所述电连接结构的第一端，所述外塑封层的背面暴露所述电连接结构的第二端；
第一预布线基板，内设第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；所述第一预布线基板的背面与所述外塑封层的正面朝向相向；部分数目的所述第一背面电连接点连接于所述电连接结构的第一端，部分数目的所述第一背面电连接点连接于所述中间封装结构的对外连接端；
第二预布线基板，内设第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；所述第二预布线基板的背面与所述外塑封层的背面朝向相向；所述第二背面电连接点连接于所述电连接结构的第二端；以及
无源器件，电连接于所述第一预布线基板的所述第一正面电连接点或所述第二预布线基板的所述第二正面电连接点。
可选地，所述中间封装结构包括：第一裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；内塑封层，包覆所述第一裸片，所述内塑封层的正面暴露所述第一裸片的活性面；第一内导电迹线，位于所述第一焊盘以及所述内塑封层的正面上；第一内导电凸块，连接于所述第一内导电迹线；以及第一内介电层，包埋所述第一内导电迹线与所述第一内导电凸块，所述第一内导电凸块暴露在所述第一内介电层外，所述第一内导电凸块为所述对外连接端。
可选地，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层暴露所述第一焊盘；所述内塑封层的正面暴露所述第一保护层与所述第一焊盘；所述第一内导电迹线还位于所述第一保护层上。
可选地，所述中间封装结构为MCM封装结构，所述MCM封装结构还包括：第二裸片，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述内塑封层还包覆所述第二裸片，所述内塑封层的正面还暴露所述第二裸片的活性面；所述第一内导电迹线还位于所述第二焊盘上，用于电连接所述第一裸片与所述第二裸片。
可选地，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层暴露所述第一焊盘；所述第二裸片的活性面覆盖有第二保护层，所述第二保护层暴露所述第二焊盘；所述内塑封层的正面暴露所述第一保护层、所述第一焊盘、所述第二保护层与所述第二焊盘；所述第一内导电迹线位于所述第一保护层与所述第二保护层上。
可选地，所述电连接结构为导电柱或导电插塞。
可选地，所述中间封装结构具有两个或两个以上。
可选地，所述中间封装结构至少包括第一中间封装结构与第二中间封装结构，所述第一中间封装结构为MCM封装结构，所述第二中间封装结构为单芯片封装结构。
可选地，所述中间封装结构还包括：第二内导电迹线，位于所述第一内导电凸块与所述第一内介电层上；
第二内导电凸块，连接于所述第二内导电迹线；
第二内介电层，包埋所述第二内导电迹线与所述第二内导电凸块，所述第二内导电凸块暴露在所述第二内介电层外；所述第二内导电凸块连接于所述第一背面电连接点，所述第二内导电凸块为所述对外连接端。
可选地，所述中间封装结构还包括：第三内介电层，位于所述第一裸片的活性面、所述电连接结构的第一端以及所述内塑封层的正面；所述第三内介电层暴露所述第一焊盘与所述电连接结构的第一端；所述第一内导电迹线位于所述第一焊盘、所述电连接结构的第一端以及所述第三内介电层上。
可选地，还包括：第一外介电层，包埋所述第一预布线基板，所述第一预布线基板的正面暴露在所述第一外介电层外；和/或第二外介电层，包埋所述第二预布线基板，所述第二预布线基板的正面暴露在所述第二外介电层外。
本发明的第二方面提供一种PIP封装结构的制作方法，包括：
提供多组第一待塑封件，每组所述第一待塑封件包括：中间封装结构以及位于所述中间封装结构的侧边的多个导电柱，所述中间封装结构具有对外连接端；所述导电柱包括相对的第一端与第二端；
形成外塑封层，所述外塑封层包覆所述多组第一待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端以及各个所述导电柱的第一端，所述外塑封层的背面暴露各个所述导电柱的第二端；
将各组所述第一待塑封件对应的各个所述第一预布线基板的背面连接于所述外塑封层的正面，所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述导电柱的第一端，部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
将各组所述第一待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；每个所述第二预布线基板的所述第二背面电连接点连接于组内的所述导电柱的第二端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第一待塑封件。
可选地，所述多组第一待塑封件承载于第一载板，每个所述中间封装结构的对外连接端以及每个所述导电柱的第一端朝向所述第一载板；
在所述第一载板的表面形成包埋各组所述第一待塑封件的外塑封层；减薄所述外塑封层，直至露出所述导电柱的第二端；
去除所述第一载板，暴露各个所述中间封装结构的对外连接端、各个所述导电柱的第一端以及所述外塑封层的正面。
可选地，所述中间封装结构的形成方法包括：
提供第二载板与承载于所述第二载板的多组第二待塑封件，每组所述第二待塑封件包括：第一裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片的活性面朝向所述第二载板；
在所述第二载板的表面形成包埋各组所述第二待塑封件的内塑封层；
去除所述第二载板，暴露所述第一裸片的活性面以及所述内塑封层的正面；
在所述第一焊盘以及所述内塑封层的正面上形成第一内导电迹线，以电连接同一所述第一裸片的所述第一焊盘；
在所述第一内导电迹线上形成第一内导电凸块以及形成包埋所述第一内导电迹线与所述第一内导电凸块的第一内介电层，所述第一内导电凸块暴露在所述第一内介电层外，以做为所述中间封装结构的对外连接端；
切割形成多个中间封装结构，每个所述中间封装结构包括一组所述第二待塑封件。
可选地，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层具有暴露所述第一焊盘的第一开口；所述第一开口作为对准图案特征，以将所述第一裸片按照预定的排布位置排布在所述第二载板上。
可选地，每组所述第二待塑封件还包括：第二裸片，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面朝向所述第二载板；去除所述第二载板后，还暴露所述第二裸片的活性面；所述第一内导电迹线还形成在所述第二焊盘上，以电连接组内的所述第一裸片与所述第二裸片。
可选地，还包括：形成包埋所述第一预布线基板的第一外介电层，所述第一预布线基板的正面暴露在所述第一外介电层外；和/或形成包埋所述第二预布线基板的第二外介电层，所述第二预布线基板的正面暴露在所述第二外介电层外。
可选地，各组所述第一待塑封件对应的各个所述第一预布线基板连接在一起，所述切割形成多个PIP封装结构步骤中各个所述第一预布线基板被切割开；和/或各组所述第一待塑封件对应的各个所述第二预布线基板连接在一起，所述切割形成多个PIP封装结构步骤中各个所述第二预布线基板被切割开。
本发明的第三方面提供一种PIP封装结构的制作方法，包括：
提供多组第三待塑封件，每组所述第三待塑封件包括：中间封装结构，所述中间封装结构具有对外连接端；
形成外塑封层，所述外塑封层包覆所述多组第三待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端；
将各组所述第三待塑封件对应的各个第一预布线基板的背面连接于所述外塑封层的正面，所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
在所述外塑封层内形成多个导电插塞，所述导电插塞位于所述中间封装结构的侧边，所述导电插塞包括相对的第一端与第二端，所述第一端暴露于所述外塑封层的正面并连接于对应所述第一预布线基板的部分数目的所述第一背面电连接点，所述第二端暴露于所述外塑封层的背面；
将各组所述第三待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；每个所述第二预布线基板的所述第二背面电连接点连接于组内的所述导电插塞的第二端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第三待塑封件。
本发明的第四方面提供一种PIP封装结构的制作方法，包括：
提供多组第三待塑封件，每组所述第三待塑封件包括：中间封装结构，所述中间封装结构具有对外连接端；
形成外塑封层，所述外塑封层包覆所述多组第三待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端；
将各组所述第三待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；
在所述外塑封层内形成多个导电插塞，所述导电插塞位于所述中间封装结构的侧边，所述导电插塞包括相对的第一端与第二端，所述第一端暴露于所述外塑封层的正面，所述第二端暴露于所述外塑封层的背面并连接于对应所述第二预布线基板的所述第二背面电连接点；
将各组所述第三待塑封件对应的各个所述第一预布线基板的背面连接于所述外塑封层的正面，所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述导电插塞的第一端，部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第三待塑封件。
与现有技术相比，本发明的有益效果在于：
第一，将各种功能的单独裸片或者多个裸片先进行一次封装，即形成单个裸片的一次封装或者裸片组件的一次封装，实现一次再布线过程；之后将中间封装结构进行二次封装，形成PIP封装结构；PIP封装结构中，采用预布线基板实现中间封装结构的再布线，预布线基板包括复杂多电路，这些复杂多电路将中间封装结构进行再布线，可提高整个PIP封装结构的性能，还实现了将无源器件纳入PIP封装结构。第二，将再布线层中的细微布线转移到预布线基板上进行，减小了短路的概率，增加了产品良率，同时可减少导电迹线的层数，降低工艺复杂程度。第三，提供预成型的预布线基板，可以在封装之前进行预布线基板的测试，避免使用已知不良预布线基板。第四，预布线基板为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。第五，预布线基板包括第一预布线基板与第二预布线基板，实现了双面布线，相对于单面布线，可进一步提高PIP封装结构的布线复杂度。
此外，该PIP封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
附图说明
图1是本发明第一实施例的PIP封装结构的截面结构示意图；
图2是图1中的PIP封装结构的制作方法的流程图；
图3至图14是图2中的流程对应的中间结构示意图；
图15是本发明第二实施例的PIP封装结构的截面结构示意图；
图16是本发明第三实施例的PIP封装结构的截面结构示意图；
图17是本发明第四实施例的PIP封装结构的截面结构示意图；
图18是本发明第五实施例的PIP封装结构的截面结构示意图；
图19是本发明第六实施例的PIP封装结构的截面结构示意图；
图20是本发明第七实施例的PIP封装结构的截面结构示意图；
图21至图23是图20中的PIP封装结构的制作方法对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
PIP封装结构1-1、1-2、1-3、1-4、1-5、1-6、 中间封装结构10
1-7
第一裸片11 第一焊盘111
第一裸片的活性面11a 第一裸片的背面11b
内塑封层12 内塑封层的正面12a
内塑封层的背面12b 第一内导电迹线13
第一内导电凸块14 第一内介电层15
电连接结构20 电连接结构的第一端20a
电连接结构的第二端20b 外塑封层30
外塑封层的正面30a 外塑封层的背面30b
第一预布线基板40 第一预布线线路400
第一正面电连接点401 第一背面电连接点402
第一预布线基板的正面40a 第一预布线基板的背面40b
第二预布线基板50 第二预布线线路500
第二正面电连接点501 第二背面电连接点502
第二预布线基板的正面50a 第二预布线基板的背面50b
无源器件60 第一保护层110
第一开口110a 导电柱21
导电柱的第一端21a 导电柱的第二端21b
导电插塞22 导电插塞的第一端22a
导电插塞的第一端22a 第二裸片31
第二焊盘311 第二裸片的活性面31a
第二裸片的背面31b 第二开口310a
第二保护层310 第二内导电迹线16
第二内导电凸块17 第二内介电层18
金属图案块13a、16a 通孔221
对外连接端10a 第一外介电层41
第二外介电层51 第一中间封装结构10-1
第二中间封装结构10-2 第一待塑封件2
第一载板3 第二载板4
第二待塑封件5 第一支撑板6
第二支撑板7 第三支撑板8
第三待塑封件9
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的PIP封装结构的截面结构示意图。
参照图1所示，PIP封装结构1-1包括：
中间封装结构10，具有对外连接端10a；
多个电连接结构20，位于中间封装结构10的侧边，电连接结构20包括相对的第一端20a与第二端20b；
外塑封层30，包覆中间封装结构10与多个电连接结构20，外塑封层30的正面30a暴露中间封装结构10的对外连接端10a与电连接结构20的第一端20a，外塑封层30的背面30b暴露电连接结构20的第二端20b；
第一预布线基板40，内设第一预布线线路400，第一预布线线路400包括第一正面电连接点401与第一背面电连接点402，第一正面电连接点401暴露在第一预布线基板40的正面40a，第一背面电连接点402暴露在第一预布线基板40的背面40b；第一预布线基板40的背面40b与外塑封层30的正面30a朝向相向；部分数目的第一背面电连接点402连接于电连接结构20的第一端20a，部分数目的第一背面电连接点402连接于中间封装结构10的对外连接端10a；
第二预布线基板50，内设第二预布线线路500，第二预布线线路500包括第二正面电连接点501与第二背面电连接点502，第二正面电连接点501暴露在第二预布线基板50的正面50a，第二背面电连接点502暴露在第二预布线基板50的背面50b；第二预布线基板50的背面50b与外塑封层30的背面30b朝向相向；第二背面电连接点502连接于电连接结构20的第二端20b；以及
无源器件60，电连接于第二预布线基板50的第二正面电连接点501。
本实施例中，参照图1所示，中间封装结构10包括：第一裸片11，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；内塑封层12，包覆第一裸片11，内塑封层12的正面12a暴露第一裸片11的活性面11a；第一内导电迹线13，位于第一焊盘111以及内塑封层12的正面12a上；第一内导电凸块14，连接于第一内导电迹线13；以及第一内介电层15，包埋第一内导电迹线13与第一内导电凸块14，第一内导电凸块14暴露在第一内介电层15外，第一内导电凸块14为对外连接端10a。
第一裸片11可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图1所示，第一裸片11包括相对的活性面11a与背面11b。第一焊盘111暴露于活性面11a。第一裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
本实施例中，第一裸片11的活性面11a设置有第一保护层110。其它实施例中，第一裸片11的活性面11a也可以省略第一保护层110。
第一保护层110为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
内塑封层12的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。内塑封层12的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
内塑封层12包括相对的正面12a与背面12b。本实施例中，内塑封层12的正面12a暴露第一保护层110与第一焊盘111。
图1所示实施例中，第一内导电迹线13包括若干金属图案块13a，具有一层。部分数目的的金属图案块13a选择性电连接多个第一焊盘111，以实现该些第一焊盘111的电路布局或电导通。
第一内导电迹线13的布局可根据预设电路布局而定。
第一内介电层15的材料可以为有机高分子聚合物绝缘材料或无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止中间封装结构10表面出现翘曲。
本实施例中，参照图1所示，电连接结构20具体为导电柱21。导电柱21包括相对的第一端21a与第二端21b。导电柱21的材料可以为铜等导电性优良的金属。
导电柱21的数目及位置可根据预设电路布局而定。
外塑封层30的材料可以参照内塑封层12的材料。
第一预布线基板40包括第一预布线线路400以及填充于第一预布线线路400之间的绝缘材料层。第一预布线基板40可以包括相对的正面40a与背面40b，第一正面电连接点401暴露在第一预布线基板40的正面40a，第一背面电连接点402暴露在第一预布线基板40的背面40b。暴露在第一预布线基板正面40a的第一正面电连接点401可以有多个，暴露在第一预布线基板背面40b的第一背面电连接点402也可以有多个。
第二预布线基板50包括第二预布线线路500以及填充于第二预布线线路500之间的绝缘材料层。第二预布线基板50可以包括相对的正面50a与背面50b，第二正面电连接点501暴露在第二预布线基板50的正面50a，第二背面电连接点502暴露在第二预布线基板50的背面50b。暴露在第二预布线基板正面50a的第二正面电连接点501可以有多个，暴露在第二预布线基板背面50b的第二背面电连接点502也可以有多个。
继续参照图1所示，第一预布线基板40与第二预布线基板50的面积都大于中间封装结构10的面积，以对应暴露第一背面电连接点402与第二背面电连接点502。
相对于在第一裸片11的塑封体上制作再布线层的方案，本方案采用第一预布线基板40与第二预布线基板50的好处在于：第一，将再布线层中的细微布线转移到第一预布线基板40与第二预布线基板50上进行，减小了短路的概率，增加了产品良率，同时可减少导电迹线的层数，降低工艺复杂程度。第二，提供预成型的第一预布线基板40与第二预布线基板50，可以在封装之前进行第一预布线基板40与第二预布线基板50的测试，避免使用已知不良预布线基板。第三，第一预布线基板40与第二预布线基板50为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。第五，通过电连接结构20实现了将外塑封层正面30a的布线引至外塑封层背面30b，外塑封层正面30a具有第一预布线基板40，外塑封层背面30b具有第二预布线基板50，实现了双面布线，相对于单面布线，可进一步提高PIP封装结构1-1的布线复杂度。
此外，通过第一预布线基板40与第二预布线基板50，不但将无源器件60纳入PIP封装结构1-1，丰富了PIP封装结构1-1的功能，由于第一预布线基板40与第二预布线基板50包括复杂多电路，因而还可实现无源器件60与第一裸片11之间的复杂布线。
无源器件60可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。无源器件60包括电连接点，电连接点与第二预布线基板50的正面电连接点501连接，以实现无源器件60的电信号接入/接出。
本实施例不限定第一裸片11与无源器件60的数目及种类。
本实施例中，第一预布线基板40的第一正面电连接点401作为PIP封装结构1-1的对外电连接端。
其它实施例中，也可以将无源器件60电连接于第一预布线基板40的第一正面电连接点401。换言之，第二预布线基板50的第二正面电连接点501作为PIP封装结构1-1的对外电连接端。
本发明一实施例提供了图1中的PIP封装结构1-1的一种制作方法。图2是制作方法的流程图。图3至图14是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3至图9所示，提供多组第一待塑封件2，每组第一待塑封件2包括：中间封装结构10以及位于中间封装结构10的侧边的多个导电柱21，中间封装结构10具有对外连接端10a，导电柱21包括相对的第一端21a与第二端21b。
本实施例中，参照图4所示，中间封装结构10包括：第一裸片11，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；内塑封层12，包覆第一裸片11，内塑封层12的正面12a暴露第一裸片11的活性面11a；第一内导电迹线13，位于第一焊盘111以及内塑封层12的正面12a上；第一内导电凸块14，连接于第一内导电迹线13；以及第一内介电层15，包埋第一内导电迹线13与第一内导电凸块14，第一内导电凸块14暴露在第一内介电层15外，第一内导电凸块14为对外连接端10a。
具体地：参照图3与图4所示，提供第一载板3与承载于第一载板3的多组第一待塑封件2，每组第一待塑封件2包括：中间封装结构10以及位于中间封装结构10的侧边的多个导电柱21，中间封装结构10的第一内导电凸块14、第一内介电层15以及导电柱21的第一端21a朝向第一载板3。其中，图3是第一载板和多组第一待塑封件的俯视图；图4是沿着图3中的AA线的剖视图。
具体地，形成中间封装结构10可以包括步骤S111至S113。
步骤S111：参照图5与图6所示，提供第二载板4与承载于第二载板4的多组第二待塑封件5，每组第二待塑封件5包括：第一裸片11，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a；第一裸片11的活性面11a朝向第二载板4。其中，图5是第二载板和多组第二待塑封件的俯视图；图6是沿着图5中的BB线的剖视图。
第一裸片11可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图6所示，第一裸片11包括相对的活性面11a与背面11b。第一裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于第一裸片11的活性面11a的第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
本实施例中，第一裸片11的活性面11a设置有第一保护层110，以在减薄内塑封层12时对第一焊盘111进行应力缓冲。其它实施例中，第一裸片11的活性面11a也可以省略第一保护层110。
第一裸片11为分割晶圆形成。晶圆包括晶圆活性面与晶圆背面，晶圆活性面暴露第一焊盘111和保护第一焊盘111的绝缘层(未示出)。晶圆切割后形成第一裸片11，相应地，第一裸片11包括活性面11a与背面11b，第一焊盘111和电绝缘相邻第一焊盘111的绝缘层暴露于裸片活性面11a。
在第一裸片11的活性面11a上施加第一保护层110，第一保护层110的施加过程可以为：在晶圆切割为第一裸片11之前在晶圆活性面上施加第一保护层110，切割具有第一保护层110的晶圆形成具有第一保护层110的第一裸片11，也可以为：在晶圆切割为第一裸片11之后，在第一裸片11的活性面11a上施加第一保护层110。
第一保护层110为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一焊盘111以及相邻第一焊盘111之间的绝缘层上，或b)先涂布或印刷在第一焊盘111以及相邻第一焊盘111之间的绝缘层上、后固化，或c)通过注塑工艺固化在第一焊盘111以及相邻第一焊盘111之间的绝缘层上。
第一保护层110的材料为二氧化硅或氮化硅等无机材料时，可通过沉积工艺形成在第一焊盘111以及相邻第一焊盘111之间的绝缘层上。
第一保护层110可以包括一层或多层。
本实施例中，参照图6所示，还在第一保护层110内开设暴露第一焊盘111的第一开口110a。第一开口110a可通过干法刻蚀或湿法刻蚀实现。
晶圆在切割前可以自背面减薄厚度，以降低第一裸片11的厚度。
第二载板4为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
多组第二待塑封件5设置在第二载板4的表面时，可以包括：
第一保护层110朝向第二载板4，将多个第一裸片11排布在第二载板4上。具体地，第二载板4的表面设置有多个第一贴装区，每一第一贴装区设有对位标识，可以第一开口110a作为对准图案特征，以将第一裸片11按照预定的排布位置排布在第二载板4上。第二载板4的表面可以涂布一整面粘结层，以固定多个第一裸片11；
粘结层可以采用易剥离的材料，以便将多个第一裸片11从第二载板4上剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料；
一组第二待塑封件5位于第二载板4表面的一块区域，便于后续切割。第二载板4表面固定多组第二待塑封件5，以同时制作多个中间封装结构10，有利于批量化生产、降低成本。
步骤S112：参照图7所示，在第二载板4的表面形成包埋各组第二待塑封件5的内塑封层12。
内塑封层12的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。内塑封层12的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个第一裸片11之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，内塑封层12也可以采用热压成型、传递成型等塑性材料成型的方式成型。
内塑封层12可以包括相对的正面12a与背面12b。
一些实施例中，可以减薄内塑封层12。内塑封层12的减薄可以自背面12b进行，例如采用机械研磨例如采用砂轮研磨。
在形成内塑封层12以及研磨内塑封层12过程中，第一保护层110可对第一焊盘111进行应力缓冲。
步骤S113：参照图8所示，去除第二载板4，暴露第一裸片11的活性面11a以及内塑封层12的正面12a。
第二载板4的去除方式可以为激光剥离、UV照射等现有去除方式。
去除第二载板4后，还可以在内塑封层12的背面12b上设置第一支撑板6。第一支撑板6为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第一支撑板6在后续形成第一内导电迹线13、和/或形成第一内导电凸块14、和/或形成第一内介电层15工序中，可起支撑作用。
步骤S114：继续参照图8所示，在第一焊盘111以及内塑封层12的正面12a上形成第一内导电迹线13，以电连接同一第一裸片11的第一焊盘111。
本实施例中，形成第一内导电迹线13包括如下步骤S1141～S1144。
步骤S1141：在各个第一裸片11的第一保护层110、第一保护层110暴露出的第一焊盘111以及内塑封层12的正面12a上形成光刻胶层。
本步骤S1141中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个第一裸片11的第一保护层110、第一保护层110暴露出的第一焊盘111以及内塑封层12的正面12a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S1142：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一内导电迹线13的金属图案块13a所在区域互补。
步骤S1143：在第一预定区域的互补区域填充金属层以形成第一内导电迹线13的金属图案块13a。
部分数目的金属图案块13a选择性电连接多个第一焊盘111，以实现该些第一焊盘111的电路布局。
本步骤S1143可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S1141形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个第一裸片11的第一保护层110、第一保护层110暴露出的第一焊盘111以及内塑封层12的正面12a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成金属图案块13a。
步骤S1144：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一内导电迹线13的金属图案块13a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S114中的第一内导电迹线13的金属图案块13a根据设计需要进行布置，不同组第二待塑封件5上的第一内导电迹线13的分布可以相同，也可以不同。
其它实施例中，第一裸片11中，若第一焊盘111上覆盖有第一保护层110，制作第一内导电迹线13前，在第一保护层110内形成第一开口110a，以暴露第一焊盘111。
对于第一保护层110的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第一开口110a。对于第一保护层110的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第一开口110a。对于第一保护层110的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第一开口110a。
步骤S115：继续参照图8所示，在第一内导电迹线13上形成第一内导电凸块14以及形成包埋第一内导电迹线13与第一内导电凸块14的第一内介电层15，第一内导电凸块14暴露在第一内介电层15外。
形成第一内导电凸块14以及第一内介电层15可以包括步骤S1151-S1155。
步骤S1151：在金属图案块13a、金属图案块13a暴露出的第一保护层110以及内塑封层12的正面12a上形成光刻胶层。
本步骤S1151中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在金属图案块13a、金属图案块13a暴露出的第一保护层110以及内塑封层12的正面12a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S1152：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成第一内导电凸块14的区域互补。
本步骤S1152对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S1153：在第二预定区域的互补区域填充金属层以形成第一内导电凸块14。
本步骤S1153可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S1154：灰化去除第二预定区域剩余的光刻胶层。
第一内导电凸块14可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S1155：参照图8所示，在内第一内导电凸块14、金属图案块13a、金属图案块13a暴露出的第一保护层110以及内塑封层12的正面12a上形成第一内介电层15；减薄第一内介电层15，直至暴露出第一内导电凸块14。
第一内介电层15为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一内导电迹线13、第一内导电凸块14、未覆盖第一内导电迹线13的第一保护层110以及内塑封层12的正面12a上，或b)先涂布在第一内导电迹线13、第一内导电凸块14、未覆盖第一内导电迹线13的第一保护层110以及内塑封层12的正面12a上、后固化，或c)通过注塑工艺固化在第一内导电迹线13、第一内导电凸块14、未覆盖第一内导电迹线13的第一保护层110以及内塑封层12的正面12a上。
第一内介电层15的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一内导电迹线13、第一内导电凸块14、未覆盖第一内导电迹线13的第一保护层110以及内塑封层12的正面12a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止第一内介电层15大面积形成时引发塑封体出现翘曲。
第一内介电层15可以包括一层或多层。
当第一内介电层15包覆第一内导电凸块14时，抛光第一内介电层15直至暴露出第一内导电凸块14。
暴露出第一内导电凸块14后，参照图8所示，第一内导电凸块14充当中间封装结构10的对外连接端。
暴露出第一内导电凸块14后，参照图9所示，去除第一支撑板6。
第一支撑板6的去除方式可以为激光剥离、UV照射等现有去除方式。
步骤S116：参照图9所示，切割形成多个中间封装结构10，每个中间封装结构10包括一组第二待塑封件5。
接着，参照图2中的步骤S2、图10与图11所示，形成外塑封层30，外塑封层30包覆多组第一待塑封件2，外塑封层30的正面30a暴露各个中间封装结构10的对外连接端10a以及各个导电柱21的第一端21a，外塑封层30的背面30b暴露各个导电柱21的第二端21b。
本实施例中，步骤S2具体包括步骤S21至S22。
步骤S21：参照图10所示，在第一载板3的表面形成包埋各组第一待塑封件2的外塑封层30；参照图11所示，减薄外塑封层30，直至露出各个导电柱21的第二端21b。
外塑封层30的材料及其形成方法可以参照内塑封层12的材料及其形成方法。
外塑封层30可以包括相对的正面30a与背面30b。
参照图11所示，外塑封层30的减薄自背面30b进行，可采用机械研磨例如采用砂轮研磨，以暴露各个导电柱21的第二端21b。
步骤S22：参照图12所示，去除第一载板3，暴露各个中间封装结构10的第一内导电凸块14、第一内介电层15、各个导电柱21的第一端21a以及外塑封层30的正面30a。
第一载板3的去除方式可以为激光剥离、UV照射等现有去除方式。
去除第一载板3后，还可以在外塑封层30的背面30b与各个导电柱21的第二端21b上设置第二支撑板7。第二支撑板7为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第二支撑板7在后续施加第一预布线基板40工序中，可起支撑作用。
再接着，参照图2中的步骤S3与图12所示，将各组第一待塑封件2对应的各个第一预布线基板40的背面40b连接于外塑封层30的正面30a，第一预布线基板40内设有第一预布线线路400，第一预布线线路400包括第一正面电连接点401与第一背面电连接点402，第一正面电连接点401暴露在第一预布线基板40的正面40a，第一背面电连接点402暴露在第一预布线基板40的背面40b；每个第一预布线基板40的部分数目的第一背面电连接点402连接于组内的导电柱21的第一端21a，部分数目的第一背面电连接点402连接于组内的中间封装结构10的对外连接端10a。
本实施例中，第一背面电连接点402可通过焊锡等方式对应连接于导电柱21的第一端21a或第一内导电凸块14。
本实施例中，各组第一待塑封件2对应的第一预布线基板40连接在一起。其它实施例中，各组第一待塑封件2对应的第一预布线基板40也可以相互分立。
第一预布线基板40的背面40b连接于外塑封层30的正面30a后，参照图13所示，去除第二支撑板7。
第二支撑板7的去除方式可以为激光剥离、UV照射等现有去除方式。
去除第二支撑板7后，还可以在第一预布线基板40的正面40a上设置第三支撑板8。第三支撑板8为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第三支撑板8在后续施加第二预布线基板50工序中，可起支撑作用。
之后，参照图2中的步骤S4与图13所示，将各组第一待塑封件2对应的各个第二预布线基板50的背面50b连接于外塑封层30的背面30b；第二预布线基板50内设有第二预布线线路500，第二预布线线路500包括第二正面电连接点501与第二背面电连接点502，第二正面电连接点501暴露在第二预布线基板50的正面50a，第二背面电连接点502暴露在第二预布线基板50的背面50b；每个第二预布线基板50的第二背面电连接点502连接于组内的导电柱21的第二端21b。
第二背面电连接点502可通过焊锡等方式连接于导电柱21的第二端21b。
本实施例中，各组第一待塑封件2对应的第二预布线基板50连接在一起。其它实施例中，各组第一待塑封件2对应的第二预布线基板50也可以相互分立。
接着，参照图2中的步骤S5与图13所示，将各个无源器件60电连接于对应的第二预布线基板50的第二正面电连接点501。
无源器件60电连接于第二预布线基板50的第二正面电连接点501后，参照图14所示，去除第三支撑板8。
第三支撑板8的去除方式可以为激光剥离、UV照射等现有去除方式。
可以看出，本实施例中，第一预布线基板40的第一正面电连接点401作为PIP封装结构1-1的对外电连接端。其它实施例中，第一预布线基板40的第一正面电连接点401上还可以设置焊球。
其它实施例中，也可以将各个无源器件60电连接于对应的第一预布线基板40的第一正面电连接点401。换言之，第二预布线基板50的第二正面电连接点501作为PIP封装结构1-1的对外电连接端。
无源器件60可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。无源器件60包括电连接点，电连接点与第二预布线基板50的正面电连接点501连接，以实现无源器件60的电信号接入/接出。无源器件60的电连接点与第二预布线基板50的正面电连接点501可通过焊锡连接在一起。
之后，参照图2中的步骤S6、图14与图1所示，切割形成多个PIP封装结构1-1，每个PIP封装结构1-1中包括一组第一待塑封件2。
对于各组第一待塑封件2对应的各个第一预布线基板40连接在一起的实施例，各个第一预布线基板40在本步骤S6切割过程中切割开。对于各组第一待塑封件2对应的各个第二预布线基板50连接在一起的实施例，各个第二预布线基板50在本步骤S6切割过程中切割开。
经过上述各步骤形成的PIP封装结构1-1中，将各种功能的单独裸片或者多个裸片先进行一次封装，即形成单个裸片的一次封装或者裸片组件的一次封装，实现一次再布线过程；之后将中间封装结构进行二次封装，形成PIP封装结构。
图15是本发明第二实施例的PIP封装结构的截面结构示意图。参照图15所示，本实施例中的PIP封装结构1-2与前述实施例的PIP封装结构1-1大致相同，区别仅在于：中间封装结构10还包括：
第二内导电迹线16，位于第一内导电凸块14与第一内介电层15上；
第二内导电凸块17，连接于第二内导电迹线16；
第二内介电层18，包埋第二内导电迹线16与第二内导电凸块17，第二内导电凸块17暴露在第二内介电层18外。
换言之，本实施例中，第二内导电迹线16上的第二内导电凸块17充当中间封装结构10的对外连接端10a，用于连接于第一背面电连接点402。
图15所示实施例中，第二内导电迹线16包括若干金属图案块16a，具有一层。第二内导电迹线16可实现第二内导电迹线16与第一内导电凸块14的再次电路布局。
相应地，对于制作方法，与前述实施例的区别在于：在步骤S115后、步骤S116前，还进行：
在第一内导电凸块14与第一内介电层15上形成第二内导电迹线16；
在第二内导电迹线16上形成第二内导电凸块17以及形成包埋第二内导电迹线16与第二内导电凸块17的第二内介电层18，第二内导电凸块17暴露在第二内介电层18外。
第二内导电迹线16的材料及形成工艺可以参照第一内导电迹线13的材料及形成工艺。
第二内导电凸块17的材料及形成工艺可以参照第一内导电凸块14的材料及形成工艺。
第二内介电层18的材料及形成工艺可以参照第一内介电层15的材料及形成工艺。
其它实施例中，第二内导电迹线16与第一内导电凸块14之间还可以具有一层或多层导电迹线布局。
图16是本发明第三实施例的PIP封装结构的截面结构示意图。参照图16所示，本实施例中的PIP封装结构1-3与前述实施例的PIP封装结构1-1、1-2大致相同，区别仅在于：中间封装结构10中，省略第一保护层110，替换为：第一裸片11的活性面11a以及内塑封层12的正面12a设置有第三内介电层19；第三内介电层19具有暴露第一焊盘111的第三开口19a；第一内导电迹线13位于第一焊盘111以及第三内介电层19上。
相应地，对于制作方法，与前述实施例的区别在于：步骤S1中，形成第一内导电迹线13前，在暴露的第一裸片11的活性面11a以及内塑封层12的正面12a上形成第三内介电层19；在第三内介电层19内形成多个第三开口19a，第三开口19a暴露第一焊盘111；之后在第一焊盘111以及第三内介电层19上形成第一内导电迹线13。
第三内介电层19的材料参照第一内介电层15的材料。
对于第三内介电层19的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第三开口19a。对于第三内介电层19的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第三开口19a。对于第三内介电层19的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第三开口19a。
图17是本发明第四实施例的PIP封装结构的截面结构示意图。参照图17所示，本实施例中的PIP封装结构1-4与前述实施例的PIP封装结构1-1、1-2大致相同，区别仅在于：第二待塑封件5还包括：第二裸片31，第二裸片31包括若干第二焊盘311，第二焊盘311位于第二裸片31的活性面31a；第一内导电迹线13还形成在第二焊盘311上，以电连接组内的第一裸片11与第二裸片31。
第二焊盘311可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)等。
第二裸片31包括相对的活性面31a与背面31b。第二焊盘311暴露于活性面31a。第二裸片31内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第二焊盘311与电互连结构连接，用于将各个器件的电信号输入/输出。
本实施例中，第二裸片31的活性面31a设置有第二保护层310。其它实施例中，第二裸片31的活性面31a也可以省略第二保护层310。
第二裸片31与第一裸片11的功能可以不同。此外，第一裸片11上的第一保护层110与第二裸片31上的第二保护层310的厚度也可以不同。
第二保护层310的材料及其形成方法可以参照第一保护层110的材料及其形成方法。
相应地，对于PIP封装结构1-4的制作方法，与前述实施例的区别在于：步骤S111形成中间封装结构10时，每组第二待塑封件5还包括：第二裸片31；第二裸片31的活性面31a朝向第二载板4；步骤S113中，去除第二载板4后，还暴露第二裸片31的活性面31a。
在形成内塑封层12前，第二保护层310内可以开设有暴露第二焊盘311的第二开口310a。步骤S111中，第二开口310a可以作为对准图案特征，以将第二裸片31按照预定的排布位置排布在第二载板4上。或在形成内塑封层12前，第二保护层310也可以覆盖于第二焊盘311，第二开口310a在形成第一内导电迹线13前制作。
图18是本发明第五实施例的PIP封装结构的截面结构示意图。参照图18所示，本实施例中的PIP封装结构1-5与前述实施例的PIP封装结构1-1、1-2、1-3、1-4大致相同，区别仅在于：中间封装结构10至少包括第一中间封装结构10-1与第二中间封装结构10-2，第一中间封装结构10-1为MCM封装结构，第二中间封装结构10-2为单芯片封装结构。
图19是本发明第六实施例的PIP封装结构的截面结构示意图。参照图19所示，本实施例中的PIP封装结构1-6与前述实施例的PIP封装结构1-1、1-2、1-3、1-4、1-5大致相同，区别仅在于：还包括：包埋第一预布线基板40的第一外介电层41，第一预布线基板40的正面40a暴露在第一外介电层41外；以及包埋第二预布线基板50的第二外介电层51，第二预布线基板50的正面50a暴露在第二外介电层51外。
相应地，对于PIP封装结构1-6的制作方法，与前述实施例的区别在于：步骤S3后，还包括：形成包埋第一预布线基板40的第一外介电层41，第一预布线基板40的正面40a暴露在第一外介电层41外；以及步骤S4后，还包括：形成包埋第二预布线基板50的第二外介电层51，第二预布线基板50的正面50a暴露在第二外介电层51外。
其它实施例中，第一外介电层41与第二外介电层51可以择一使用。
图20是本发明第七实施例的PIP封装结构的截面结构示意图。参照图20所示，本实施例中的PIP封装结构1-7与前述实施例的PIP封装结构1-1、1-2、1-3、1-4、1-5、1-6大致相同，区别仅在于：导电插塞22替换导电柱21。换言之，本实施例中的电连接结构20为导电插塞22。
相应地，对于PIP封装结构1-7的制作方法，与前述实施例的区别在于：步骤S1，参照图21与图22所示，图22是沿着图21中的CC线的剖视图，相对于第一待塑封件2，第三待塑封件9省略导电柱21，替换为：步骤S3后，步骤S4前，在外塑封层30内形成多个导电插塞22，导电插塞22位于中间封装结构10的侧边，导电插塞22包括相对的第一端22a与第二端22b，第一端22a连接于对应第一预布线基板40的部分数目的第一背面电连接点402，第二端22b暴露于外塑封层30的背面30b，步骤S4施加第二预布线基板50后，导电插塞22的第二端22b连接于组内的第二预布线基板50的第二背面电连接点502。
本实施例中，参照图23所示，可以先在外塑封层30内形成多个通孔221，通孔221的底部暴露第一背面电连接点402；之后在通孔221内填充金属层以形成导电插塞22。
通孔221可通过干法刻蚀、湿法刻蚀或激光开孔法形成。
其它实施例中，也可以先在外塑封层30的背面30b上施加第二预布线基板50，之后制作导电插塞22，然后在外塑封层30的正面30a上施加第一预布线基板40。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种PIP封装结构，其特征在于，包括：
中间封装结构，具有对外连接端；
多个电连接结构，位于所述中间封装结构的侧边，所述电连接结构包括相对的第一端与第二端；
外塑封层，包覆所述中间封装结构与所述多个电连接结构，所述外塑封层的正面暴露所述中间封装结构的对外连接端与所述电连接结构的第一端，所述外塑封层的背面暴露所述电连接结构的第二端；
第一预布线基板，内设第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；所述第一预布线基板的背面与所述外塑封层的正面朝向相向；部分数目的所述第一背面电连接点连接于所述电连接结构的第一端，部分数目的所述第一背面电连接点连接于所述中间封装结构的对外连接端；
第二预布线基板，内设第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；所述第二预布线基板的背面与所述外塑封层的背面朝向相向；所述第二背面电连接点连接于所述电连接结构的第二端；以及
无源器件，电连接于所述第一预布线基板的所述第一正面电连接点或所述第二预布线基板的所述第二正面电连接点。
2.根据权利要求1所述的PIP封装结构，其特征在于，所述中间封装结构包括：第一裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；内塑封层，包覆所述第一裸片，所述内塑封层的正面暴露所述第一裸片的活性面；第一内导电迹线，位于所述第一焊盘以及所述内塑封层的正面上；第一内导电凸块，连接于所述第一内导电迹线；以及第一内介电层，包埋所述第一内导电迹线与所述第一内导电凸块，所述第一内导电凸块暴露在所述第一内介电层外，所述第一内导电凸块为所述对外连接端。
3.根据权利要求2所述的PIP封装结构，其特征在于，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层暴露所述第一焊盘；所述内塑封层的正面暴露所述第一保护层与所述第一焊盘；所述第一内导电迹线还位于所述第一保护层上。
4.根据权利要求2所述的PIP封装结构，其特征在于，所述中间封装结构为MCM封装结构，所述MCM封装结构还包括：第二裸片，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述内塑封层还包覆所述第二裸片，所述内塑封层的正面还暴露所述第二裸片的活性面；所述第一内导电迹线还位于所述第二焊盘上，用于电连接所述第一裸片与所述第二裸片。
5.根据权利要求4所述的PIP封装结构，其特征在于，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层暴露所述第一焊盘；所述第二裸片的活性面覆盖有第二保护层，所述第二保护层暴露所述第二焊盘；所述内塑封层的正面暴露所述第一保护层、所述第一焊盘、所述第二保护层与所述第二焊盘；所述第一内导电迹线位于所述第一保护层与所述第二保护层上。
6.根据权利要求1所述的PIP封装结构，其特征在于，所述电连接结构为导电柱或导电插塞。
7.根据权利要求1所述的PIP封装结构，其特征在于，所述中间封装结构具有两个或两个以上。
8.根据权利要求7所述的PIP封装结构，其特征在于，所述中间封装结构至少包括第一中间封装结构与第二中间封装结构，所述第一中间封装结构为MCM封装结构，所述第二中间封装结构为单芯片封装结构。
9.根据权利要求2所述的PIP封装结构，其特征在于，所述中间封装结构还包括：第二内导电迹线，位于所述第一内导电凸块与所述第一内介电层上；
第二内导电凸块，连接于所述第二内导电迹线；
第二内介电层，包埋所述第二内导电迹线与所述第二内导电凸块，所述第二内导电凸块暴露在所述第二内介电层外，所述第二内导电凸块为所述对外连接端。
10.根据权利要求2所述的PIP封装结构，其特征在于，所述中间封装结构还包括：第三内介电层，位于所述第一裸片的活性面、所述电连接结构的第一端以及所述内塑封层的正面；所述第三内介电层暴露所述第一焊盘与所述电连接结构的第一端；所述第一内导电迹线位于所述第一焊盘、所述电连接结构的第一端以及所述第三内介电层上。
11.根据权利要求1所述的PIP封装结构，其特征在于，还包括：第一外介电层，包埋所述第一预布线基板，所述第一预布线基板的正面暴露在所述第一外介电层外；和/或第二外介电层，包埋所述第二预布线基板，所述第二预布线基板的正面暴露在所述第二外介电层外。
12.一种PIP封装结构的制作方法，其特征在于，包括：
提供多组第一待塑封件，每组所述第一待塑封件包括：中间封装结构以及位于所述中间封装结构的侧边的多个导电柱，所述中间封装结构具有对外连接端；所述导电柱包括相对的第一端与第二端；
形成外塑封层，所述外塑封层包覆所述多组第一待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端以及各个所述导电柱的第一端，所述外塑封层的背面暴露各个所述导电柱的第二端；
将各组所述第一待塑封件对应的各个第一预布线基板的背面连接于所述外塑封层的正面；所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述导电柱的第一端，部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
将各组所述第一待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；每个所述第二预布线基板的所述第二背面电连接点连接于组内的所述导电柱的第二端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第一待塑封件。
13.根据权利要求12所述的PIP封装结构的制作方法，其特征在于，所述多组第一待塑封件承载于第一载板，每个所述中间封装结构的对外连接端以及每个所述导电柱的第一端朝向所述第一载板；
在所述第一载板的表面形成包埋各组所述第一待塑封件的外塑封层；减薄所述外塑封层，直至露出所述导电柱的第二端；
去除所述第一载板，暴露各个所述中间封装结构的对外连接端、各个述导电柱的第一端以及所述外塑封层的正面。
14.根据权利要求12所述的PIP封装结构的制作方法，其特征在于，所述中间封装结构的形成方法包括：
提供第二载板与承载于所述第二载板的多组第二待塑封件，每组所述第二待塑封件包括：第一裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面；所述第一裸片的活性面朝向所述第二载板；
在所述第二载板的表面形成包埋各组所述第二待塑封件的内塑封层；
去除所述第二载板，暴露所述第一裸片的活性面以及所述内塑封层的正面；
在所述第一焊盘以及所述内塑封层的正面上形成第一内导电迹线，以电连接同一所述第一裸片的所述第一焊盘；
在所述第一内导电迹线上形成第一内导电凸块以及形成包埋所述第一内导电迹线与所述第一内导电凸块的第一内介电层，所述第一内导电凸块暴露在所述第一内介电层外，以做为所述中间封装结构的对外连接端；
切割形成多个中间封装结构，每个所述中间封装结构包括一组所述第二待塑封件。
15.根据权利要求14所述的PIP封装结构的制作方法，其特征在于，所述第一裸片的活性面覆盖有第一保护层，所述第一保护层具有暴露所述第一焊盘的第一开口；所述第一开口作为对准图案特征，以将所述第一裸片按照预定的排布位置排布在所述第二载板上。
16.根据权利要求14所述的PIP封装结构的制作方法，其特征在于，每组所述第二待塑封件还包括：第二裸片，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面朝向所述第二载板；去除所述第二载板后，还暴露所述第二裸片的活性面；所述第一内导电迹线还形成在所述第二焊盘上，以电连接组内的所述第一裸片与所述第二裸片。
17.根据权利要求12所述的PIP封装结构的制作方法，其特征在于，还包括：形成包埋所述第一预布线基板的第一外介电层，所述第一预布线基板的正面暴露在所述第一外介电层外；和/或形成包埋所述第二预布线基板的第二外介电层，所述第二预布线基板的正面暴露在所述第二外介电层外。
18.根据权利要求12至17任一项所述的PIP封装结构的制作方法，其特征在于，各组所述第一待塑封件对应的各个所述第一预布线基板连接在一起，所述切割形成多个PIP封装结构步骤中各个所述第一预布线基板被切割开；和/或各组所述第一待塑封件对应的各个所述第二预布线基板连接在一起，所述切割形成多个PIP封装结构步骤中各个所述第二预布线基板被切割开。
19.一种PIP封装结构的制作方法，其特征在于，包括：
提供多组第三待塑封件，每组所述第三待塑封件包括：中间封装结构，所述中间封装结构具有对外连接端；
形成外塑封层，所述外塑封层包覆所述多组第三待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端；
将各组所述第三待塑封件对应的各个第一预布线基板的背面连接于所述外塑封层的正面，所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
在所述外塑封层内形成多个导电插塞，所述导电插塞位于所述中间封装结构的侧边，所述导电插塞包括相对的第一端与第二端，所述第一端暴露于所述外塑封层的正面并连接于对应所述第一预布线基板的部分数目的所述第一背面电连接点，所述第二端暴露于所述外塑封层的背面；
将各组所述第三待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；每个所述第二预布线基板的所述第二背面电连接点连接于组内的所述导电插塞的第二端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第三待塑封件。
20.一种PIP封装结构的制作方法，其特征在于，包括：
提供多组第三待塑封件，每组所述第三待塑封件包括：中间封装结构，所述中间封装结构具有对外连接端；
形成外塑封层，所述外塑封层包覆所述多组第三待塑封件，所述外塑封层的正面暴露各个所述中间封装结构的对外连接端；
将各组所述第三待塑封件对应的各个第二预布线基板的背面连接于所述外塑封层的背面；所述第二预布线基板内设有第二预布线线路，所述第二预布线线路包括第二正面电连接点与第二背面电连接点，所述第二正面电连接点暴露在所述第二预布线基板的正面，所述第二背面电连接点暴露在所述第二预布线基板的背面；
在所述外塑封层内形成多个导电插塞，所述导电插塞位于所述中间封装结构的侧边，所述导电插塞包括相对的第一端与第二端，所述第一端暴露于所述外塑封层的正面，所述第二端暴露于所述外塑封层的背面并连接于对应所述第二预布线基板的所述第二背面电连接点；
将各组所述第三待塑封件对应的各个所述第一预布线基板的背面连接于所述外塑封层的正面，所述第一预布线基板内设有第一预布线线路，所述第一预布线线路包括第一正面电连接点与第一背面电连接点，所述第一正面电连接点暴露在所述第一预布线基板的正面，所述第一背面电连接点暴露在所述第一预布线基板的背面；每个所述第一预布线基板的部分数目的所述第一背面电连接点连接于组内的所述导电插塞的第一端，部分数目的所述第一背面电连接点连接于组内的所述中间封装结构的对外连接端；
将各个无源器件电连接于对应的所述第一预布线基板的所述第一正面电连接点或对应的所述第二预布线基板的所述第二正面电连接点；
切割形成多个PIP封装结构，每个所述PIP封装结构包括一组所述第三待塑封件。
CN202110336514.4A 2021-03-29 2021-03-29 Pip封装结构及其制作方法 Pending CN115148713A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110336514.4A CN115148713A (zh) 2021-03-29 2021-03-29 Pip封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110336514.4A CN115148713A (zh) 2021-03-29 2021-03-29 Pip封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115148713A true CN115148713A (zh) 2022-10-04

Family

ID=83404097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110336514.4A Pending CN115148713A (zh) 2021-03-29 2021-03-29 Pip封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115148713A (zh)

Similar Documents

Publication Publication Date Title
CN110098147B (zh) 半导体器件和制作半导体器件的方法
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN107644847B (zh) 半导体封装与其制造方法
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
TWI715567B (zh) 晶片封裝
WO2014104516A1 (ko) 인터포저가 임베디드 되는 회로 보드, 이를 이용하는 전자 모듈 및 그 제조방법
CN210607192U (zh) 面板组件、晶圆封装体以及芯片封装体
TW201916296A (zh) 積體電路組件及具有所述積體電路組件的封裝結構
CN109427700A (zh) 集成电路封装及其制作方法
CN113871307A (zh) Ipm封装结构及其制作方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN115148713A (zh) Pip封装结构及其制作方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN113571461A (zh) 芯片封装结构的形成方法
US9786515B1 (en) Semiconductor device package and methods of manufacture thereof
CN115148710A (zh) Mcm封装结构及其制作方法
CN115148716A (zh) 半导体封装结构及其制作方法
CN113725088A (zh) 芯片封装结构的制作方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN112133695B (zh) ***级封装结构及其制作方法
CN114446921A (zh) Mcm封装结构及其制作方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
CN114446920A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination