JP7468594B2 - 撮像素子及び撮像装置 - Google Patents
撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP7468594B2 JP7468594B2 JP2022161189A JP2022161189A JP7468594B2 JP 7468594 B2 JP7468594 B2 JP 7468594B2 JP 2022161189 A JP2022161189 A JP 2022161189A JP 2022161189 A JP2022161189 A JP 2022161189A JP 7468594 B2 JP7468594 B2 JP 7468594B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- timing
- controlled
- imaging device
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 claims description 263
- 238000009792 diffusion process Methods 0.000 claims description 198
- 238000006243 chemical reaction Methods 0.000 claims description 192
- 230000003321 amplification Effects 0.000 claims description 39
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 39
- 230000035945 sensitivity Effects 0.000 claims description 10
- 230000000875 corresponding effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
前記課題を解決するための手段として、以下の各態様も提示する。第1の面による撮像素子は、光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第1拡散部に電気的に接続される第1トランジスタと、前記第2拡散部に電気的に接続される第2トランジスタとを備え、前記第1トランジスタと前記第2トランジスタとは、前記第1拡散部と前記第2拡散部とを電気的に接続する接続経路において直列に接続され、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第1拡散部から前記第1トランジスタまでの長さが前記第1トランジスタから前記第2トランジスタまでの長さよりも短くなるように配置されるものである。
第2の面による撮像素子は、前記第1の面による撮像素子において、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第1拡散部から前記第1トランジスタのゲートまでの長さが前記第1トランジスタのゲートから前記第2トランジスタのゲートまでの長さよりも短くなるように配置されるものである。
第3の面による撮像素子は、前記第1または第2の面による撮像素子において、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第2拡散部から前記第2トランジスタまでの長さが前記第2トランジスタから前記第1トランジスタまでの長さよりも短くなるように配置されるものである。
第4の面による撮像素子は、前記第3の面による撮像素子において、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第2拡散部から前記第2トランジスタのゲートまでの長さが前記第2トランジスタのゲートから前記第1トランジスタのゲートまでの長さよりも短くなるように配置されるものである。
第5の面による撮像素子は、前記第1乃至第4のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第1トランジスタと前記第2トランジスタとは、第3配線を介して電気的に接続されるものである。
第6の面による撮像素子は、前記第5の面による撮像素子において、前記第1配線の長さは、前記接続経路において、前記第3配線の長さよりも短く、前記第2配線の長さは、前記接続経路において、前記第3配線の長さよりも短いものである。
第7の面による撮像素子は、前記第1乃至第6のいずれかの面による撮像素子において、前記第1拡散部と、所定電圧が供給される供給部とを電気的に接続するための第1リセットトランジスタと、前記第2拡散部と、前記供給部とを電気的に接続するための第2リセットトランジスタとを備えるものである。
第8の面による撮像素子は、前記第1乃至第6のいずれかの面による撮像素子において、前記第1拡散部の電圧をリセットする第1リセットトランジスタと、前記第2拡散部の電圧をリセットする第2リセットトランジスタとを備えるものである。
第9の面による撮像素子は、前記第7または第8の面による撮像素子において、前記第1トランジスタは、前記第1リセットトランジスタを形成する拡散部の少なくとも一部を用いて形成され、前記第2トランジスタは、前記第2リセットトランジスタを形成する拡散部の少なくとも一部を用いて形成されるものである。
第10の面による撮像素子は、前記第7または第8の面による撮像素子において、前記第1トランジスタと前記第1リセットトランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、前記第2トランジスタと前記第2リセットトランジスタとは、1つの拡散部の少なくとも一部を共有して形成されるものである。
第11の面による撮像素子は、前記第7乃至第10のいずれかの面による撮像素子において、前記第1拡散部に電気的に接続されるゲートを有する第1増幅トランジスタと、前記第2拡散部に電気的に接続されるゲートを有する第2増幅トランジスタとを備えるものである。
第12の面による撮像素子は、前記第11の面による撮像素子において、前記第1増幅トランジスタのゲート幅は、前記第1トランジスタのゲート幅よりも大きく、前記第2増幅トランジスタのゲート幅は、前記第2トランジスタのゲート幅よりも大きいものである。
第13の面による撮像素子は、前記第11または第12の面による撮像素子において、前記第1増幅トランジスタのゲート幅は、前記第1リセットトランジスタのゲート幅よりも大きく、前記第2増幅トランジスタのゲート幅は、前記第2リセットトランジスタのゲート幅よりも大きいものである。
第14の面による撮像素子は、前記第11乃至第13のいずれかの面による撮像素子において、前記第1増幅トランジスタのゲート長は、前記第1トランジスタのゲート長よりも大きく、前記第2増幅トランジスタのゲート長は、前記第2トランジスタのゲート長よりも大きいものである。
第15の面による撮像素子は、前記第11乃至第14のいずれかの面による撮像素子において、前記第1増幅トランジスタのゲート長は、前記第1リセットトランジスタのゲート長よりも大きく、前記第2増幅トランジスタのゲート長は、前記第2リセットトランジスタのゲート長よりも大きいものである。
第16の面による撮像素子は、前記第11乃至第15のいずれかの面による撮像素子において、前記第1増幅トランジスタに電気的に接続される第1選択トランジスタと、前記第2増幅トランジスタに電気的に接続される第2選択トランジスタとを備えるものである。
第17の面による撮像素子は、前記第16の面による撮像素子において、前記第1増幅トランジスタのゲート幅は、前記第1選択トランジスタのゲート幅よりも大きく、前記第2増幅トランジスタのゲート幅は、前記第2選択トランジスタのゲート幅よりも大きいものである。
第18の面による撮像素子は、前記第16または第17の面による撮像素子において、前記第1増幅トランジスタのゲート長は、前記第1選択トランジスタのゲート長よりも大きく、前記第2増幅トランジスタのゲート長は、前記第2選択トランジスタのゲート長よりも大きいものである。
第19の面による撮像素子は、前記第16乃至第18のいずれかの面による撮像素子において、前記第1増幅トランジスタは、前記第1選択トランジスタを形成する拡散部の少なくとも一部を用いて形成され、前記第2増幅トランジスタは、前記第2選択トランジスタを形成する拡散部の少なくとも一部を用いて形成されるものである。
第20の面による撮像素子は、前記第16乃至第18のいずれかの面による撮像素子において、前記第1増幅トランジスタと前記第1選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、前記第2増幅トランジスタと前記第2選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成されるものである。
第21の面による撮像素子は、前記第1乃至第6のいずれかの面による撮像素子において、前記第1拡散部に電気的に接続されるゲートを有する第1増幅トランジスタと、前記第2拡散部に電気的に接続されるゲートを有する第2増幅トランジスタとを備えるものである。
第22の面による撮像素子は、前記第21の面による撮像素子において、前記第1増幅トランジスタのゲート幅は、前記第1トランジスタのゲート幅よりも大きく、前記第2増幅トランジスタのゲート幅は、前記第2トランジスタのゲート幅よりも大きいものである。
第23の面による撮像素子は、前記第21または第22の面による撮像素子において、前記第1増幅トランジスタのゲート長は、前記第1トランジスタのゲート長よりも大きく、前記第2増幅トランジスタのゲート長は、前記第2トランジスタのゲート長よりも大きいものである。
第24の面による撮像素子は、前記第21乃至第23のいずれかの面による撮像素子において、前記第1増幅トランジスタに電気的に接続される第1選択トランジスタと、前記第2増幅トランジスタに電気的に接続される第2選択トランジスタとを備えるものである。
第25の面による撮像素子は、前記第24の面による撮像素子において、前記第1増幅トランジスタのゲート幅は、前記第1選択トランジスタのゲート幅よりも大きく、前記第2増幅トランジスタのゲート幅は、前記第2選択トランジスタのゲート幅よりも大きいものである。
第26の面による撮像素子は、前記第24または第25の面による撮像素子において、前記第1増幅トランジスタのゲート長は、前記第1選択トランジスタのゲート長よりも大きく、前記第2増幅トランジスタのゲート長は、前記第2選択トランジスタのゲート長よりも大きいものである。
第27の面による撮像素子は、前記第24乃至第26のいずれかの面による撮像素子において、前記第1増幅トランジスタは、前記第1選択トランジスタを形成する拡散部の少なくとも一部を用いて形成され、前記第2増幅トランジスタは、前記第2選択トランジスタを形成する拡散部の少なくとも一部を用いて形成されるものである。
第28の面による撮像素子は、前記第24乃至第26のいずれかの面による撮像素子において、前記第1増幅トランジスタと前記第1選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、前記第2増幅トランジスタと前記第2選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成されるものである。
第29の面による撮像素子は、前記第1乃至第28のいずれかの面による撮像素子において、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、第3トランジスタを介して電気的に接続されるものである。
第30の面による撮像素子は、前記第29の面による撮像素子において、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタは、前記接続経路において、直列に接続されるものである。
第31の面による撮像素子は、前記第1乃至第28のいずれかの面による撮像素子において、前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、直列に接続された複数のトランジスタを介して電気的に接続されるものである。
第32の面による撮像素子は、前記第1乃至第31のいずれかの面による撮像素子において、光を電荷に変換する光電変換部であって、前記第1光電変換部の隣に配置される第3光電変換部と、光を電荷に変換する光電変換部であって、前記第2光電変換部の隣に配置される第4光電変換部とを備え、前記第1拡散部は、前記第3光電変換部で変換された電荷が転送され、前記第2拡散部は、前記第4光電変換部で変換された電荷が転送されるものである。
第33の面による撮像素子は、前記第32の面による撮像素子において、前記第3光電変換部は、前記列方向において前記第1光電変換部の隣に配置され、前記第4光電変換部は、前記列方向において前記第2光電変換部の隣に配置されるものである。
第34の面による撮像素子は、前記第32または第33の面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1転送トランジスタと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2転送トランジスタと、前記第3光電変換部で変換された電荷を前記第1拡散部に転送する第3転送トランジスタと、前記第4光電変換部で変換された電荷を前記第2拡散部に転送する第4転送トランジスタとを備えるものである。
第35の面による撮像素子は、前記第34の面による撮像素子において、前記第1転送トランジスタと前記第3転送トランジスタとは、前記第1光電変換部から前記第1拡散部に前記第1光電変換部で変換された電荷を転送する方向と、前記第3光電変換部から前記第1拡散部に前記第3光電変換部で変換された電荷を転送する方向とが異なる方向になるように配置され、前記第2転送トランジスタと前記第4転送トランジスタとは、前記第2光電変換部から前記第2拡散部に前記第2光電変換部で変換された電荷を転送する方向と、前記第4光電変換部から前記第2拡散部に前記第4光電変換部で変換された電荷を転送する方向とが異なる方向になるように配置されるものである。
第36の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御するものである。
第37の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御するものである。
第38の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御するものである。
第39の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御するものである。
第40の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードとのうちいずれか一方のモードを実行するものである。
第41の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードとのうちいずれか一方のモードを実行するものである。
第42の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードとのうちいずれか一方のモードを実行するものである。
第43の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードとのうちいずれか一方のモードを実行するものである。
第44の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第1モードと前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードとのうちいずれか一方のモードを実行するものである。
第45の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第3モードとのうちいずれか一方のモードを実行するものである。
第46の面による撮像素子は、前記第1乃至第35のいずれかの面による撮像素子において、前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、前記制御部は、前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと、前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第3モードとのうちいずれか一方のモードを実行するものである。
第47の面による撮像装置は、前記第1乃至第46のいずれかの面による撮像素子を備えるものである。
第48の面による撮像装置は、前記第47の面による撮像装置において、前記撮像素子を制御する撮像制御部を備えるものである。
第49の面による撮像装置は、前記第48の面による撮像装置において、前記撮像制御部は、前記第1トランジスタの動作と前記第2トランジスタの動作とを制御するものである。
第50の面による撮像装置は、前記第49の面による撮像装置において、前記撮像制御部は、設定されたISO感度に基づいて前記第1トランジスタの動作と前記第2トランジスタの動作とを制御するものである。
図1は、本発明の第1の実施の形態による電子カメラ1を模式的に示す概略ブロック図である。
図11は、本発明の第2の実施の形態による電子カメラの固体撮像素子の3つの画素ブロックBLの付近を示す回路図であり、図3に対応している。図12は、図9に示す3つの画素ブロックBLの付近を模式的に示す概略平面図であり、図4及び図5に対応している。図11及び図12において、図3、図4及び図5中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
図13は、本発明の第3の実施の形態による電子カメラの固体撮像素子84の概略構成を示す回路図であり、図2に対応している。図13において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
図14は、本発明の第4の実施の形態による電子カメラの固体撮像素子94の概略構成を示す回路図であり、図2に対応している。図15は、図14中の列方向に順次並んだ4つの画素ブロックBLの付近を拡大して示す回路図であり、図3に対応している。図14及び図15において、図2及び図3中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第1の実施の形態と異なる所は、以下に説明する点である。
図21は、本発明の第5の実施の形態による電子カメラの固体撮像素子104の概略構成を示す回路図であり、図14に対応している。図21において、図14中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
BL 画素ブロック
PX 画素
PD フォトダイオード
TXA,TXB 転送トランジスタ
P ノード
AMP 増幅トランジスタ
SWa,SWb 連結トランジスタ
Claims (50)
- 光を電荷に変換する第1光電変換部と、
光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、
前記第1光電変換部で変換された電荷が転送される第1拡散部と、
前記第2光電変換部で変換された電荷が転送される第2拡散部と、
前記第1拡散部に電気的に接続される第1トランジスタと、
前記第2拡散部に電気的に接続される第2トランジスタと
を備え、
前記第1トランジスタと前記第2トランジスタとは、前記第1拡散部と前記第2拡散部とを電気的に接続する接続経路において直列に接続され、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第1拡散部から前記第1トランジスタまでの長さが前記第1トランジスタから前記第2トランジスタまでの長さよりも短くなるように配置される、
撮像素子。 - 請求項1に記載の撮像素子において、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第1拡散部から前記第1トランジスタのゲートまでの長さが前記第1トランジスタのゲートから前記第2トランジスタのゲートまでの長さよりも短くなるように配置される、
撮像素子。 - 請求項1または請求項2に記載の撮像素子において、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第2拡散部から前記第2トランジスタまでの長さが前記第2トランジスタから前記第1トランジスタまでの長さよりも短くなるように配置される、
撮像素子。 - 請求項3に記載の撮像素子において、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、前記第2拡散部から前記第2トランジスタのゲートまでの長さが前記第2トランジスタのゲートから前記第1トランジスタのゲートまでの長さよりも短くなるように配置される、
撮像素子。 - 請求項1から請求項4のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第1トランジスタと前記第2トランジスタとは、第3配線を介して電気的に接続される、
撮像素子。 - 請求項5に記載の撮像素子において、
前記第1配線の長さは、前記接続経路において、前記第3配線の長さよりも短く、
前記第2配線の長さは、前記接続経路において、前記第3配線の長さよりも短い、
撮像素子。 - 請求項1から請求項6のいずれか一項に記載の撮像素子において、
前記第1拡散部と、所定電圧が供給される供給部とを電気的に接続するための第1リセットトランジスタと、
前記第2拡散部と、前記供給部とを電気的に接続するための第2リセットトランジスタと
を備える撮像素子。 - 請求項1から請求項6のいずれか一項に記載の撮像素子において、
前記第1拡散部の電圧をリセットする第1リセットトランジスタと、
前記第2拡散部の電圧をリセットする第2リセットトランジスタと
を備える撮像素子。 - 請求項7または請求項8に記載の撮像素子において、
前記第1トランジスタは、前記第1リセットトランジスタを形成する拡散部の少なくとも一部を用いて形成され、
前記第2トランジスタは、前記第2リセットトランジスタを形成する拡散部の少なくとも一部を用いて形成される、
撮像素子。 - 請求項7または請求項8に記載の撮像素子において、
前記第1トランジスタと前記第1リセットトランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、
前記第2トランジスタと前記第2リセットトランジスタとは、1つの拡散部の少なくとも一部を共有して形成される、
撮像素子。 - 請求項7から請求項10のいずれか一項に記載の撮像素子において、
前記第1拡散部に電気的に接続されるゲートを有する第1増幅トランジスタと、
前記第2拡散部に電気的に接続されるゲートを有する第2増幅トランジスタと
を備える撮像素子。 - 請求項11に記載の撮像素子において、
前記第1増幅トランジスタのゲート幅は、前記第1トランジスタのゲート幅よりも大きく、
前記第2増幅トランジスタのゲート幅は、前記第2トランジスタのゲート幅よりも大きい、
撮像素子。 - 請求項11または請求項12に記載の撮像素子において、
前記第1増幅トランジスタのゲート幅は、前記第1リセットトランジスタのゲート幅よりも大きく、
前記第2増幅トランジスタのゲート幅は、前記第2リセットトランジスタのゲート幅よりも大きい、
撮像素子。 - 請求項11から請求項13のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタのゲート長は、前記第1トランジスタのゲート長よりも大きく、
前記第2増幅トランジスタのゲート長は、前記第2トランジスタのゲート長よりも大きい、
撮像素子。 - 請求項11から請求項14のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタのゲート長は、前記第1リセットトランジスタのゲート長よりも大きく、
前記第2増幅トランジスタのゲート長は、前記第2リセットトランジスタのゲート長よりも大きい、
撮像素子。 - 請求項11から請求項15のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタに電気的に接続される第1選択トランジスタと、
前記第2増幅トランジスタに電気的に接続される第2選択トランジスタと
を備える撮像素子。 - 請求項16に記載の撮像素子において、
前記第1増幅トランジスタのゲート幅は、前記第1選択トランジスタのゲート幅よりも大きく、
前記第2増幅トランジスタのゲート幅は、前記第2選択トランジスタのゲート幅よりも大きい、
撮像素子。 - 請求項16または請求項17に記載の撮像素子において、
前記第1増幅トランジスタのゲート長は、前記第1選択トランジスタのゲート長よりも大きく、
前記第2増幅トランジスタのゲート長は、前記第2選択トランジスタのゲート長よりも大きい、
撮像素子。 - 請求項16から請求項18のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタは、前記第1選択トランジスタを形成する拡散部の少なくとも一部を用いて形成され、
前記第2増幅トランジスタは、前記第2選択トランジスタを形成する拡散部の少なくとも一部を用いて形成される、
撮像素子。 - 請求項16から請求項18のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタと前記第1選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、
前記第2増幅トランジスタと前記第2選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成される、
撮像素子。 - 請求項1から請求項6のいずれか一項に記載の撮像素子において、
前記第1拡散部に電気的に接続されるゲートを有する第1増幅トランジスタと、
前記第2拡散部に電気的に接続されるゲートを有する第2増幅トランジスタと
を備える撮像素子。 - 請求項21に記載の撮像素子において、
前記第1増幅トランジスタのゲート幅は、前記第1トランジスタのゲート幅よりも大きく、
前記第2増幅トランジスタのゲート幅は、前記第2トランジスタのゲート幅よりも大きい、
撮像素子。 - 請求項21または請求項22に記載の撮像素子において、
前記第1増幅トランジスタのゲート長は、前記第1トランジスタのゲート長よりも大きく、
前記第2増幅トランジスタのゲート長は、前記第2トランジスタのゲート長よりも大きい、
撮像素子。 - 請求項21から請求項23のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタに電気的に接続される第1選択トランジスタと、
前記第2増幅トランジスタに電気的に接続される第2選択トランジスタと
を備える撮像素子。 - 請求項24に記載の撮像素子において、
前記第1増幅トランジスタのゲート幅は、前記第1選択トランジスタのゲート幅よりも大きく、
前記第2増幅トランジスタのゲート幅は、前記第2選択トランジスタのゲート幅よりも大きい、
撮像素子。 - 請求項24または請求項25に記載の撮像素子において、
前記第1増幅トランジスタのゲート長は、前記第1選択トランジスタのゲート長よりも大きく、
前記第2増幅トランジスタのゲート長は、前記第2選択トランジスタのゲート長よりも大きい、
撮像素子。 - 請求項24から請求項26のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタは、前記第1選択トランジスタを形成する拡散部の少なくとも一部を用いて形成され、
前記第2増幅トランジスタは、前記第2選択トランジスタを形成する拡散部の少なくとも一部を用いて形成される、
撮像素子。 - 請求項24から請求項26のいずれか一項に記載の撮像素子において、
前記第1増幅トランジスタと前記第1選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成され、
前記第2増幅トランジスタと前記第2選択トランジスタとは、1つの拡散部の少なくとも一部を共有して形成される、
撮像素子。 - 請求項1から請求項28のいずれか一項に記載の撮像素子において、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、第3トランジスタを介して電気的に接続される、
撮像素子。 - 請求項29に記載の撮像素子において、
前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタは、前記接続経路において、直列に接続される、
撮像素子。 - 請求項1から請求項28のいずれか一項に記載の撮像素子において、
前記第1トランジスタと前記第2トランジスタとは、前記接続経路において、直列に接続された複数のトランジスタを介して電気的に接続される、
撮像素子。 - 請求項1から請求項31のいずれか一項に記載の撮像素子において、
光を電荷に変換する光電変換部であって、前記第1光電変換部の隣に配置される第3光電変換部と、
光を電荷に変換する光電変換部であって、前記第2光電変換部の隣に配置される第4光電変換部と
を備え、
前記第1拡散部は、前記第3光電変換部で変換された電荷が転送され、
前記第2拡散部は、前記第4光電変換部で変換された電荷が転送される、
撮像素子。 - 請求項32に記載の撮像素子において、
前記第3光電変換部は、前記列方向において前記第1光電変換部の隣に配置され、
前記第4光電変換部は、前記列方向において前記第2光電変換部の隣に配置される、
撮像素子。 - 請求項32または請求項33に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1転送トランジスタと、
前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2転送トランジスタと、
前記第3光電変換部で変換された電荷を前記第1拡散部に転送する第3転送トランジスタと、
前記第4光電変換部で変換された電荷を前記第2拡散部に転送する第4転送トランジスタと
を備える撮像素子。 - 請求項34に記載の撮像素子において、
前記第1転送トランジスタと前記第3転送トランジスタとは、
前記第1光電変換部から前記第1拡散部に前記第1光電変換部で変換された電荷を転送する方向と、
前記第3光電変換部から前記第1拡散部に前記第3光電変換部で変換された電荷を転送する方向と
が異なる方向になるように配置され、
前記第2転送トランジスタと前記第4転送トランジスタとは、
前記第2光電変換部から前記第2拡散部に前記第2光電変換部で変換された電荷を転送する方向と、
前記第4光電変換部から前記第2拡散部に前記第4光電変換部で変換された電荷を転送する方向と
が異なる方向になるように配置される、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、
前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、
前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、
前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、
前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第1モードと
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第2モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて前記第1トランジスタがオフになるように制御し、前記第2タイミングにおいて前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第3モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項35のいずれか一項に記載の撮像素子において、
前記第1光電変換部で変換された電荷を前記第1拡散部に転送する第1タイミングと、前記第2光電変換部で変換された電荷を前記第2拡散部に転送する第2タイミングとが異なるタイミングになるように制御する制御部を備え、
前記制御部は、
前記第1タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオフになるように制御する第1モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオフになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオフ、かつ、前記第2トランジスタがオンになるように制御する第2モードと、
前記第1タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御し、前記第2タイミングにおいて、前記第1トランジスタがオン、かつ、前記第2トランジスタがオンになるように制御する第3モードと
のうちいずれか一方のモードを実行する、
撮像素子。 - 請求項1から請求項46のいずれか一項に記載の撮像素子を備える撮像装置。
- 請求項47に記載の撮像装置において、
前記撮像素子を制御する撮像制御部を備える撮像装置。 - 請求項48に記載の撮像装置において、
前記撮像制御部は、前記第1トランジスタの動作と前記第2トランジスタの動作とを制御する、
撮像装置。 - 請求項49に記載の撮像装置において、
前記撮像制御部は、設定されたISO感度に基づいて前記第1トランジスタの動作と前記第2トランジスタの動作とを制御する、
撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022161189A JP7468594B2 (ja) | 2020-04-29 | 2022-10-05 | 撮像素子及び撮像装置 |
JP2024052539A JP2024074850A (ja) | 2020-04-29 | 2024-03-27 | 撮像素子及び撮像装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079870A JP7156330B2 (ja) | 2020-04-29 | 2020-04-29 | 撮像素子及び撮像装置 |
JP2022161189A JP7468594B2 (ja) | 2020-04-29 | 2022-10-05 | 撮像素子及び撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079870A Division JP7156330B2 (ja) | 2020-04-29 | 2020-04-29 | 撮像素子及び撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024052539A Division JP2024074850A (ja) | 2020-04-29 | 2024-03-27 | 撮像素子及び撮像装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2022174347A JP2022174347A (ja) | 2022-11-22 |
JP2022174347A5 JP2022174347A5 (ja) | 2023-02-16 |
JP7468594B2 true JP7468594B2 (ja) | 2024-04-16 |
Family
ID=72355572
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079870A Active JP7156330B2 (ja) | 2020-04-29 | 2020-04-29 | 撮像素子及び撮像装置 |
JP2022161189A Active JP7468594B2 (ja) | 2020-04-29 | 2022-10-05 | 撮像素子及び撮像装置 |
JP2024052539A Pending JP2024074850A (ja) | 2020-04-29 | 2024-03-27 | 撮像素子及び撮像装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079870A Active JP7156330B2 (ja) | 2020-04-29 | 2020-04-29 | 撮像素子及び撮像装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024052539A Pending JP2024074850A (ja) | 2020-04-29 | 2024-03-27 | 撮像素子及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7156330B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212769A (ja) | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | 撮像装置 |
JP2012257028A (ja) | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
JP2013062789A (ja) | 2011-08-22 | 2013-04-04 | Sony Corp | 固体撮像装置及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5126291B2 (ja) | 2010-06-07 | 2013-01-23 | 株式会社ニコン | 固体撮像素子 |
JP5686765B2 (ja) | 2011-07-21 | 2015-03-18 | キヤノン株式会社 | 撮像装置およびその制御方法 |
JP6702371B2 (ja) | 2018-07-25 | 2020-06-03 | 株式会社ニコン | 撮像素子及び撮像装置 |
-
2020
- 2020-04-29 JP JP2020079870A patent/JP7156330B2/ja active Active
-
2022
- 2022-10-05 JP JP2022161189A patent/JP7468594B2/ja active Active
-
2024
- 2024-03-27 JP JP2024052539A patent/JP2024074850A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212769A (ja) | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | 撮像装置 |
JP2012257028A (ja) | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
JP2013062789A (ja) | 2011-08-22 | 2013-04-04 | Sony Corp | 固体撮像装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2020145699A (ja) | 2020-09-10 |
JP7156330B2 (ja) | 2022-10-19 |
JP2022174347A (ja) | 2022-11-22 |
JP2024074850A (ja) | 2024-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240006427A1 (en) | Imaging device and imaging system | |
KR102015900B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
JPWO2018207731A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP2013005397A (ja) | 電子機器、電子機器の駆動方法 | |
JP6413401B2 (ja) | 固体撮像素子 | |
US10425605B2 (en) | Image sensor and image capturing apparatus | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP7468594B2 (ja) | 撮像素子及び撮像装置 | |
JP6702371B2 (ja) | 撮像素子及び撮像装置 | |
JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
JP7439772B2 (ja) | 撮像素子及び撮像装置 | |
JP7136168B2 (ja) | 撮像素子及び撮像装置 | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP6760907B2 (ja) | 撮像素子及び撮像装置 | |
JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
JP6375614B2 (ja) | 固体撮像素子及び撮像装置 | |
JP2018038091A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7468594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |