CN115101447A - 用于旋涂碳平坦化的技术 - Google Patents

用于旋涂碳平坦化的技术 Download PDF

Info

Publication number
CN115101447A
CN115101447A CN202210741104.2A CN202210741104A CN115101447A CN 115101447 A CN115101447 A CN 115101447A CN 202210741104 A CN202210741104 A CN 202210741104A CN 115101447 A CN115101447 A CN 115101447A
Authority
CN
China
Prior art keywords
microelectronic substrate
substrate
light source
light
soc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210741104.2A
Other languages
English (en)
Inventor
乔舒亚·S·霍格
本杰曼·M·拉特扎克
迈克尔·A·卡尔卡西
马克·H·萨默维尔
伊恩·J·布朗
***·P·普林茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115101447A publication Critical patent/CN115101447A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了用于旋涂碳平坦化的技术，其中描述了用于SOC平坦化的***和方法。在实施例中，用于SOC平坦化的设备包括被配置成支承微电子衬底的衬底保持器。另外，该设备可以包括被配置成朝向微电子衬底的表面发射紫外(UV)光的光源。在实施例中，该设备还可以包括布置在光源和微电子衬底之间的隔离窗。此外，该设备可以包括被配置成在隔离窗与微电子衬底之间的区域中注入气体的气体分配单元。另外，该设备可以包括被配置成降低微电子衬底的UV光处理的不均匀性的回蚀调平部件。

Description

用于旋涂碳平坦化的技术
本申请为2016年6月2日提交的国际申请号为PCT/US2016/035438、发明名称为“用于旋涂碳平坦化的技术”的PCT申请的分案申请，该PCT申请进入中国国家阶段日期为2017年12月26日，国家申请号为201680037660.4。
技术领域
本发明涉及用于衬底处理的***和方法，并且更具体地涉及用于旋涂碳(SOC)平坦化的***和方法。
背景技术
本文中公开的是涉及使用旋涂碳(SOC)材料的半导体图案化的方法和设备。为了实现高纵横比图案，通常使用多层堆叠。光致抗蚀剂保持薄以使图案塌陷最小化并图案化为薄的含硅层。该图案被转换成厚的碳层以产生之后可以被蚀刻到下面的硅中的高纵横比特征。与化学气相沉积(CVD)碳相比，旋涂碳更便宜并且对表面的平坦化更好。然而，随着更小的计算机芯片的开发，工艺裕度继续下降，碳的平坦化需要进一步提高。
在图1A至图1C中示出了使用紫外(UV)回蚀工艺来平坦化SOC材料的一种手段。如图1A所示，可以在衬底102的表面上形成一个或更多个特征104，并且可以在衬底102上形成第一SOC层106。如所示出的，在第一SOC层106的表面中存在显著的不均匀性108。图1B示出了已经执行UV回蚀工艺之后的器件。如所示出的，回蚀工艺去除了第一SOC层106的一部分。图1C示出了在施加第二SOC层110之后的器件。如所示出的，第二SOC层110的不均匀性112可以小于第一SOC层106的不均匀性108。普通技术人员将认识到，这样的工艺的步骤可以以各种可替选的顺序执行。例如，第二SOC层可以在回蚀之前布置在第一SOC层106上，这可以限制下面的特征的露出。
用于执行用于平坦化的UV回蚀工艺的***通常包括一个或更多个UV光源和用于允许UV光进入保持工件(例如，晶片)的腔的窗。另外，这样的***可以包括用于将氧引入UV光的空气源或浓缩的氧气源，并由此产生有助于回蚀工艺的臭氧和氧自由基。
在2015年3月5日公布的整体并入本文中的日本专利申请公报第JP2014-165252号中描述了用于UV回蚀的现有工艺和硬件的示例。然而，本文公开的实施例不限于在JP2014-165252中描述的工艺和硬件。这些实施例可以在SOC回蚀或平坦化的上下文内更广泛地使用。不幸的是，现有UV回蚀***中的不足之处，例如器件表面上的UV辐射强度不相等，或者腔中臭氧和氧自由基浓度不等，可能会在UV回蚀工艺中产生不均匀性。
发明内容
描述了用于SOC平坦化的***和方法。在实施例中，用于SOC平坦化的设备包括被配置成支承微电子衬底的衬底保持器。另外，该设备可以包括被配置成朝向微电子衬底的表面发射紫外(UV)光的光源。在实施例中，该设备还可以包括布置在光源和微电子衬底之间的隔离窗。此外，该设备可以包括被配置成在隔离窗与微电子衬底之间的区域中注入气体的气体分配单元。另外，该设备可以包括被配置成降低微电子衬底的UV光处理的不均匀性的回蚀调平部件。
在实施例中，一种方法包括：接收包括布置在图案化的底层上方的第一层的衬底，膜包括具有第一不均匀性的表面。该方法还可以包括将膜暴露于在与膜的溶解度控制区相匹配的第一温度下的第一烘烤。另外，所述方法可以包括通过将膜暴露于液体溶剂来去除所述膜的一部分。此外，该方法可以包括施加膜的第二涂层。在实施例中，该方法还包括将膜暴露于在使膜固化的第二温度下的第二烘烤，其中，所述膜包括具有小于第一不均匀性的第二不均匀性的表面。
附图说明
附图并入本说明书中并构成本说明书的一部分，附图示出了本发明的实施例，并且与上面给出的本发明的一般描述和下面给出的详细描述一起用于描述本发明。
图1A描绘了现有技术的SOC平坦化工艺的第一阶段。
图1B描绘了现有技术的SOC平坦化工艺的第二阶段。
图1C描绘了现有技术的SOC平坦化工艺的第三阶段。
图2是示出用于SOC平坦化的***的一个实施例的示意图。
图3A示出了在没有回蚀调平器的情况下来自UV回蚀***的SOC厚度均匀性结果。
图3B示出了具有回蚀调平器的实施例的来自UV回蚀***的SOC厚度均匀性结果。
图4示出了用于SOC平坦化的***的实施例。
图5示出了用于SOC平坦化的***的实施例。
图6A示出了UV光源的实施例。
图6B示出了具有用于SOC平坦化的***的UV光源的实施例。
图6C示出了具有用于SOC平坦化的***的UV光源的实施例。
图7A是示出用于SOC平坦化的***的一个实施例的侧视图。
图7B是示出用于SOC平坦化的***的一个实施例的顶视图。
图8A是示出用于SOC平坦化的***的一个实施例的侧视图。
图8B是示出用于SOC平坦化的***的一个实施例的顶视图。
图8C是示出用于SOC平坦化的***的一个实施例的侧视图。
图8D是示出用于SOC平坦化的***的一个实施例的顶视图。
图9是示出用于SOC平坦化的***的一个实施例的侧视图。
图10A是示出用于SOC平坦化的***的一个实施例的侧视图。
图10B是示出用于SOC平坦化的***的一个实施例的顶视图。
图11A是示出用于SOC平坦化的方法的一个实施例的工艺流程图。
图11B是示出关于本文公开的方法的溶解度控制区的图。
图11C是示出关于本文公开的膜的各种特性的图。
图12是示出用于SOC平坦化的方法的一个实施例的示意性流程图。
具体实施方式
介绍了用于平坦化的方法和***。然而，相关领域的技术人员将认识到，可以在没有一个或更多个具体细节的情况下，或者利用其他替换和/或另外的方法、材料或部件来实施各个实施例。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免混淆本发明的各种实施例的方面。
类似地，为了说明的目的，阐述了具体的数字、材料和配置以便提供对本发明的透彻理解。尽管如此，本发明可以在没有具体细节的情况下实施。此外，可以理解的是，附图中示出的各种实施例是说明性的表示，并且不一定按比例绘制。在参考附图时，相同的附图标记始终指代相同的部分。
贯穿本说明书对“一个实施例”或“实施例”或其变型的引用意味着结合该实施例描述的特定特征、结构、材料或特性被包括在本发明的至少一个实施例中，但是并不表示它们存在于每个实施例中。因此，贯穿本说明书各处出现诸如“在一个实施例中”或“在实施例中”的短语不一定是指本发明的同一实施例。此外，特定的特征、结构、材料或特性可以以任何合适的方式在一个或更多个实施例中组合。在其他实施例中可以包括各种另外的层和/或结构和/或可以省略所描述的特征。
另外，应该理解的是，除非另有明确说明，否则单数形式可以表示“一个或更多个”。
将以对理解本发明最有帮助的方式依次将各种操作描述为多个离散操作。然而，描述的顺序不应该被解释为暗示这些操作必须依赖于顺序。特别是，这些操作不需要按照演示顺序来执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在另外的实施例中可以执行各种另外的操作和/或可以省略所描述的操作。
如本文所使用的，术语“衬底”意指并且包括在上面形成有材料的基底材料或构造。应该理解的是，衬底可以包括单一材料、多层不同材料、其中具有不同材料或不同结构的区域的一个或更多个层等。这些材料可以包括半导体、绝缘体、导体或其组合。例如，衬底可以是半导体衬底，在支承结构上的基底半导体层，具有在其上形成的一个或更多个层、结构或区域的金属电极或半导体衬底。衬底可以是常规的硅衬底或者包括半导体材料层的其他体衬底。如本文所使用的，术语“体衬底”意指并且包括不仅硅晶片，而且还包括诸如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底的绝缘体上硅(“SOI”)衬底，在基底半导体基础上的硅的外延层以及诸如硅锗、锗、砷化镓、氮化镓和磷化铟的其他半导体或光电子材料。衬底可以是掺杂的或不掺杂的。
所描述的实施例集中于改善UV辐射的均匀性或跨越晶片生成的活性氧物质的均匀性。一次性曝光整个晶片具有生产量优势，但却产生均匀性的挑战。一个实施例向灯下的窗添加漫射层以更均匀地漫射照度。该漫射层可以是粗糙的或图案化的表面。另一实施例使用在窗上具有变化的组成或厚度的吸收层来使光强度均匀。另外的实施例改变了窗的厚度以利用窗的自然吸光度来使光强度均匀。
一个实施例使用类似于具有可调半径的相机的孔。将该孔与环形透镜组合能够实现可控的径向强度。其他实施例跨越晶片表面来扫描灯。氧的流向指向扫描灯的相反方向，以确保晶片的正好在灯下面的区域总是接受高氧浓度。可替选地，晶片可以在灯下移动以完成扫描。此外，窗和灯可以一起扫描，使得可以使用较小的窗来降低成本。另一实施例使用晶片背面上的一圈销(pin)来在曝光期间旋转晶片。灯可以被定位成在旋转的晶片上产生均匀的强度。
SOC去除的反应速率取决于晶片的温度。另一实施例使用背侧IRLED烘烤来加热晶片。不同的LED面板可以独立调节，以校正跨越晶片的影响反应速率的照度或氧浓度差异。另外的实施例在窗中使用小孔以实现氧跨越晶片更均匀地输送。改变跨越晶片的孔的大小或定向可以校正跨越晶片的光强度的变化。其他实施例在腔外部产生活性氧物质，然后将气体泵送到晶片。UV光仍然会被用于破坏表面键合并产生臭氧，但是反应速率可能随着氧物质的外部引入而加快。光源可以具有较高波长(200nm至300nm)，因为臭氧生成将不再是必需的。可以使用商用臭氧发生器或原子氧束。
一个实施例使用低温烘烤和溶剂SOC去除代替UV曝光。SOC化学品的溶解度可通过调整SOC涂覆后的烘烤温度来调节。使用较低温度的烘烤将允许施加到晶片的溶剂去除SOC。最终的高温烘烤会使得在进一步的加工步骤中SOC不溶。
又一实施例结合了数字光处理(DLP)***，其曝光SOC的一部分以增加衬底上选定位置处的回蚀速率。DLP***可以使用可以被编程以朝向或远离衬底上的特定位置反射UV光的反射部件的阵列。以这种方式，可以基于UV光的量和方向来调整回蚀速率。例如，衬底上的大阵列或特征可能需要不同量的能量以增加或实现跨越衬底的均匀的SOC去除。DLP***可以用作独立的回蚀去除技术，或者可以与本文公开的一种或更多种技术结合使用。下面参照各种视图和附图描述这些和其他实施例。
图2示出了用于SOC平坦化的***200的实施例，其可以根据本文所述的一个或更多个实施例进行配置，用于与现有***相比增强SOC材料的平坦化。在一个实施例中，***200包括一个或更多个UV灯202、窗204和加热器212。窗206透射UV光但是分离由灯202产生的任何活性氧物质。空气或浓缩的O2被***晶片210和窗206之间的间隙，在这里其被UV光转换成活性氧物质，例如臭氧、原子氧、单线态氧、三线态氧和氧自由基。UV光还会破坏表面键合，从而形成更具活性的表面。SOC材料然后以二氧化碳形式离开室。加热器212升高晶片温度以加快反应速率。
在一个实施例中，硬件使用UV灯202、窗206和气流来从晶片表面去除多余的SOC。最初，以典型的三层流(tri-layer flow)在形貌上方的SOC涂覆不产生均匀的表面。执行第二SOC涂覆以使表面平坦化。然后将晶片移入UV蚀刻模块以去除多余的SOC。UV灯202曝光晶片210以破坏表面处的化学键并激发氧气以形成活性氧物质，例如臭氧和原子氧。所制备的表面和活性氧的组合导致材料被去除并且以CO2形式离开模块。晶片210和窗206之间的小间隙确保曝光的氧气靠近晶片表面。UV蚀刻模块的优选实施例将在晶片表面上的任何点处具有相等的移除速率。使移除速率尽可能快以降低使用多个模块的成本也是有利的。
图3B的实施例在窗206的表面上使用漫射层来使来自灯202的光强度均匀。尽管图3A的实施例不包括漫射层304，但是表面302不如图3B中的实施例的表面306均匀。用粗糙的或图案化的窗表面散射光给晶片上不直接在灯下的区域带来更多的光。窗206可以使用市售的喷砂或抛光工具来粗糙化。此外，可以使用光刻工艺在窗表面上形成图案以实现接近朗伯漫射、在每个方向上的等效光强度。另一实施例仅在曝光于最高光强度的窗的某些部分中使用漫射层，或者改变跨越透镜的粗糙度以增加在高强度区域中的散射。
图4示出了使用光交互层402或膜来降低具有最高反应率的区域中的光强度的实施例。在实施例中，光交互层可以覆盖窗206的整个表面。在其他实施例中，多个光交互层区域可以布置在窗206上或窗206中。光交互层在各种实施例可以漫射、反射或吸收。在另一实施例中，光交互层可以变化漫射、反射或吸收的程度。
在这样的实施例中，从晶片210的外部输送氧气，增加晶片边缘处的反应率。沿着窗206的边缘并且在灯下面的最高强度区域放置第二光交互层404可以使跨越晶片的反应率均匀。该层的吸光度或反射率可以逐渐增加到接近最高强度的区域。此外，图3和图4的实施例可以通过使用在边缘处的第二光交互层404和在如通过图4中的区域402示出的最高光强度的区域中的漫射层304来组合。与仅使用吸收层相比，该选择可以提高总体的移除率。
图5的实施例利用熔融石英窗206的自然吸收来减少跨越晶片的SOC移除率的变化。即使是最高质量的UV熔融石英仍然只能透射小于90％的光线。窗厚度在具有最高测量移除率的区域502中增加以获得更平坦的表面。窗206在较低强度的区域504中较薄。
图6A至图6C示出了使用隔板快门型(diaphragm shutter-type)开口来径向控制允许进入窗206的光的强度的实施例。快门型开口形成用于以可变强度可控制地通过光的孔。在实施例中，光源包括环形灯泡602，其形成如图6A所示的杂散光604的中心区域。隔板快门606在如图6B所示动态放大的同时将保持圆形开口。打开的速率将被控制成以确保在曝光过程期间接收的每个半径尽可能接近相同的光量。环形灯602可具有近似晶片210的半径的半径。这样的实施例可通过调节快门开口以保持综合的剂量恒定来确保沿半径的平均强度总是相等，如图6C所示。
在图7的实施例中，衬底保持器212旋转晶片210以保持从UV灯202更均匀的曝光。在这样的实施例中，在数秒的曝光之后，一圈销可以将晶片210提升并旋转预设角度。可替选地，所述销可以位于所述衬底保持器212的表面上方仅0.5mm处，使得晶片210可以在缓慢旋转的同时在所述销上烘烤。这个操作可以以销距离衬底保持器212的表面几毫米的方式以一定的时间间隔完成，或者以销在衬底保持器的表面之上0.5mm或更小的方式连续完成。该实施例实现了跨越晶片210的均匀曝光，而不会牺牲多个灯202的生产量益处。
可替选地，如图7所示，可以使用具有超过晶片直径的长度的单个灯202。可以使用机械臂或轨道跨越晶片210沿第一方向702扫描灯202，如图8A所示。氧气或空气沿与第一方向702相反的第二方向704流动，以在灯202下方保持恒定的氧浓度。在晶片的相对侧的单个气体出口可以在晶片210的相对侧从开始扫描的位置分配氧。可以使用多个气体出口或挡板来使垂直于扫描灯的氧流速均匀。可替选地，灯202可以保持静止，并且晶片210可以在灯下方扫描，如图8A和图8B的实施例中那样。类似于图7的实施例，晶片210可以放置在沿轨道滑动的销上。然而，在这种情况下，轨道将被定位成垂直于灯202的纵向移动晶片210。在图8C至图8D的实施例中，窗802和灯202可以一起扫描。该方法将窗802的尺寸减小到略大于灯202的尺寸，从而节约了可观的成本。
另一实施例使用红外加热元件902来控制跨越晶片210的反应率，如图9所示。在某些实施例中，移除率是依赖于温度的，因此跨越晶片引起温度差提供附加的过程控制。由一些加热元件902(其在一些实施例中可以是红外发光二极管)的阵列提供的能量在晶片背侧被吸收。由于晶片210的厚度小，贯穿晶片温度快速上升，但跨越晶片温度扩散慢得多。结果是在加工期间会保持温度梯度。晶片210使用加热元件面板之间的销悬挂在加热元件902上方。
在图10A至图10B所示的实施例中，气体分配悬臂或臂1004可以布置在距离光源202预定的距离处。气体分配臂1004可以联接到用于从外部气源接收气体的气体进口软管或管1002。另外，沿着气体分配臂1004可以布置一个或更多个气体出口1006，例如喷头或喷嘴。在这样的实施例中，气体可以被注入到光源202和气体分配臂1004之间的间隙中。在一些实施例中，晶片210可以相对于光源202和气体分配臂1004移动。在可替选的实施例中，光源202和气体分配臂1004可以扫描晶片210。
各种可替选的实施例可以在窗中使用小孔以更均匀地将空气或氧气输送到窗和晶片之间的间隙。窗上方的正压力可能会迫使氧气通过小孔进入间隙。将孔定尺寸并放置成使氧气跨越晶片均匀地分布或者将更多的氧添加到低光强度的区域以改善跨越晶片的移除率的均匀性。该实施例允许双波长情况，其中200nm以下的光用于在窗上方产生臭氧，但是该光被窗上的吸收层或仅由窗材料本身过滤。200nm至300nm的光仍然透过窗打破SOC化学物质内部的键。当SOC被放置在诸如通常使用的低k材料的对200nm以下的光敏感的材料之上时，该实施例是有吸引力的。
在各种实施例中，可以使用单独的机构来将活性氧物质输送到晶片。可以使用诸如电晕放电的商用臭氧发生器产生臭氧，然后将臭氧泵入UV曝光室。管道将臭氧带到晶片的多侧。管道可以馈送到具有朝着晶片和窗之间的间隙定向的出口的环。还可以产生具有高反应性和可接受的半衰期的原子氧，并将其泵入腔中或直接辐射(beamed)到晶片上，如在美国专利申请公开第2014/0130825号中描述的那样，通过引用将其全部内容并入本文。在这样的实施例中可以使用>200nm的较高波长的灯，因为不再需要臭氧产生。因此，光只需要破坏SOC表面处的键。
可替选的实施例，诸如图11A中所示的那些，可能不需要UV光或活性氧物质来使旋涂材料平坦化。仍然施加较厚的材料涂层来使表面平坦化，但是不在使材料不溶解所需的高温下烘烤。低温烘烤使涂层稳定，但保持材料的溶解性，使得可以在不完全去除材料的情况下进行溶剂冲洗。存在关于任何挥发性旋涂材料的如图11B所示的溶解度控制区，使得在该区域内的温度下烘烤将允许部分溶解。去除的材料的量取决于溶剂冲洗时间和由喷嘴设计、旋转速度和溶剂体积控制的扩散边界层。已经在RRC(减少抗蚀剂损耗)工艺中使用的帮助有机膜在涂覆期间散布在晶片上的溶剂，也可以用在去除工艺中。可替选地，可以选择或多或少的侵蚀性溶剂来将去除率调节到所需应用。除了如图所示的具有单个开口的直喷嘴之外，还可以使用多排较小的开口来改善跨越晶片的溶剂/材料边界层的均匀性。
在另外的实施例中，除了UV辐射工艺之外，还可以同时或依次使用溶剂。旋涂膜的溶解度可以根据烘烤温度而变化。图11B示出了关于有机膜的一些示例的根据温度变化的各种溶解度曲线。
在图11A的示例中，该工艺可以包括在厚有机膜上旋涂，例如SOC材料。下一步可以包括低温烘烤，例如在150℃与250℃之间的温度范围内。第三步可以包括执行溶剂冲洗以部分去除有机膜并使涂层平坦化。最后一步包括高温烘烤以设定涂层。在实施例中，高温烘烤可以在500℃与700℃之间的温度范围内。本领域的普通技术人员将认识到可以在衬底的表面上旋涂各种材料，并且可以使用各种溶剂。所使用的特定溶剂可以取决于涂层的化学性质或初始烘烤温度范围。类似地，第一烘烤温度范围和第二烘烤温度范围可以取决于待使用的涂层和/或溶剂的化学性质。
在一个变型例中，可以使用的有机溶剂包括PGMEA(丙二醇甲基醚乙酸酯)、PGME、乳酸乙酯、PGME/EL共混物、γ-丁内酯、异丙醇、MAK(甲基戊基酮)、MIBK(甲基异丁基酮)、乙酸正丁酯、MIBC(甲基异丁基甲醇)、环己酮、苯甲醚、甲苯、丙酮、NMP(N-甲基吡咯烷酮)。待平坦化的材料可以包括(除SOC以外还包括)：含硅聚合物(硅氧烷)、旋涂金属硬掩模(包括金属，例如钛、铪、锆、锡)。类似于光刻胶的其中具有包含亲水基团(OH端基)和溶剂可溶基团两者的共聚物的材料，也可以以这种方式平坦化，其中将每个基团的平衡(下文的，n比1-n)调整到给定的期望的溶解度。更多的亲水基团将使材料溶解性降低。普通技术人员将认识到可以用于旋涂涂层和/或溶剂的各种另外的有机和无机材料。
图12示出了用于SOC平坦化的方法1200的一个实施例。在实施例中，方法1200包括接收包括布置在图案化的底层上方的第一层的衬底，膜包括具有第一不均匀性的表面，如框1202所示。在框1204处，方法1200还可以包括将膜暴露于与关于膜的溶解度控制区相匹配的第一温度下的第一烘烤。另外，方法1200可以包括通过将膜暴露于液体溶剂来去除膜的一部分，如1206所示。此外，该方法可以包括如1208所示施加膜的第二涂层。在实施例中，方法1200还包括将膜暴露于在使膜固化的第二温度下的第二烘烤，其中膜包括具有小于第一不均匀性的第二不均匀性的表面，如框1208所示。
在另外的实施例中，例如，膜包含有机材料，例如SOC。在这样的实施例中，第一次烘烤可以在150℃和250℃之间的温度范围内执行。在这样的实施例中，SOC材料仍然可以在烘烤后溶解。在溶剂回蚀之后，可以在500℃和700℃之间的温度范围内执行第二次烘烤以使膜硬化。
对于本领域技术人员来说，另外的优点和修改将是明显的。因此，本发明在其更广泛的方面不限于所示出和描述的具体细节、代表性设备和方法以及说明性示例。因此，在不脱离本发明总体构思的范围的情况下，可以偏离这些细节。

Claims (18)

1.一种用于衬底处理的设备，包括：
衬底保持器，其被配置成支承微电子衬底；
光源，其被配置成朝向所述微电子衬底的表面发射紫外UV光；
隔离窗，其被布置在所述光源与所述微电子衬底之间；
气体分配单元，其被配置成在所述隔离窗与所述微电子衬底之间的区域中注入气体；以及
回蚀调平部件，其被配置成降低所述微电子衬底的UV光处理的不均匀性；
红外加热元件阵列，其被配置为在所述微电子衬底的背侧提供能量，其中所述微电子衬底被悬挂在所述红外加热元件阵列的上方，其中所述红外加热元件阵列中的每个红外加热元件被配置为被独立调节，
其中，所述气体分配单元被配置成与所述光源同时移动，
其中，所述隔离窗联接至所述光源，并且所述隔离窗被配置成与所述光源一起相对于所述微电子衬底移动。
2.根据权利要求1所述的设备，其中，回蚀调平机构还包括布置在所述隔离窗的至少一部分上的光交互层。
3.根据权利要求2所述的设备，其中，所述光交互层还包括被配置成根据选自漫射、反射和吸收的相互作用机制而与光能相互作用的层。
4.根据权利要求2所述的设备，其中，所述回蚀调平机构还包括布置在所述隔离窗上的第一多个光交互区和布置在所述隔离窗上的第二多个光交互区，所述第二多个光交互区包括与所述第一多个光交互区不同的至少一个光学特性。
5.根据权利要求1所述的设备，其中，所述隔离窗包括厚度比一个或更多个第二区域大的一个或更多个第一区域。
6.根据权利要求1所述的设备，其中，所述回蚀调平机构还包括布置在所述光源与所述微电子衬底之间的孔装置。
7.根据权利要求1所述的设备，其中，所述回蚀调平机构被配置成相对于所述光源移动所述微电子衬底。
8.根据权利要求7所述的设备，其中，所述回蚀调平机构被配置成围绕轴旋转所述微电子衬底。
9.根据权利要求7所述的设备，其中，所述回蚀调平机构被配置成沿着与布置所述光源的平面平行的平面滑动所述微电子衬底。
10.根据权利要求1所述的设备，其中，所述回蚀调平机构被配置成相对于所述微电子衬底的表面移动所述光源。
11.根据权利要求1所述的设备，其中，所述气体分配单元被配置成在所述窗与所述微电子衬底之间的区域外部生成蚀刻剂成分。
12.根据权利要求1所述的设备，其中，所述气体分配单元包括：
气体分配喷嘴，其被布置成邻近且平行于所述光源，气体喷嘴包括：
沿所述光源的至少一部分延伸的喷嘴长度；以及
沿所述喷嘴长度分布的多个气体出口。
13.根据权利要求1所述的设备，其中，所述衬底保持器还包括多个加热元件，所述加热元件被配置成动态地控制施加到所述微电子衬底的加热分布。
14.一种由根据权利要求1-13中任一项所述的设备实现的用于衬底处理的方法，包括：
接收包括布置在图案化的底层上方的第一层的衬底，膜包括具有第一不均匀性的表面；
将所述膜暴露于在与关于所述膜的溶解度控制区相匹配的第一温度下的第一烘烤；
通过将所述膜暴露于液体溶剂来去除所述膜的一部分；
施加所述膜的第二涂层；以及
将所述膜暴露于在使所述膜固化的第二温度下的第二烘烤，其中，所述膜包括具有小于所述第一不均匀性的第二不均匀性的表面；
使用红外加热元件阵列在所述衬底的背侧提供能量，其中所述衬底被悬挂在所述红外加热元件阵列的上方，其中所述红外加热元件阵列中的每个红外加热元件被配置为被独立调节。
15.根据权利要求14所述的方法，其中，所述膜包含有机材料。
16.根据权利要求15所述的方法，其中，所述有机材料包含旋涂碳SOC。
17.根据权利要求14所述的方法，其中，所述第一温度在150℃与250℃之间的范围内。
18.根据权利要求14所述的方法，其中，所述第二温度在500℃与700℃之间的范围内。
CN202210741104.2A 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术 Pending CN115101447A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562170024P 2015-06-02 2015-06-02
US62/170,024 2015-06-02
CN201680037660.4A CN107710384A (zh) 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术
PCT/US2016/035438 WO2016196739A1 (en) 2015-06-02 2016-06-02 Techniques for Spin-on-Carbon Planarization

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680037660.4A Division CN107710384A (zh) 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术

Publications (1)

Publication Number Publication Date
CN115101447A true CN115101447A (zh) 2022-09-23

Family

ID=57441883

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680037660.4A Pending CN107710384A (zh) 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术
CN202210741104.2A Pending CN115101447A (zh) 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680037660.4A Pending CN107710384A (zh) 2015-06-02 2016-06-02 用于旋涂碳平坦化的技术

Country Status (6)

Country Link
US (1) US20160358786A1 (zh)
JP (1) JP6928745B2 (zh)
KR (1) KR102538281B1 (zh)
CN (2) CN107710384A (zh)
TW (1) TWI608521B (zh)
WO (1) WO2016196739A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315810B2 (en) * 2019-05-17 2022-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus for wafer processing
US11476108B2 (en) 2020-08-03 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Spin on carbon composition and method of manufacturing a semiconductor device
CN113126441B (zh) * 2021-03-29 2024-06-07 上海华力集成电路制造有限公司 一种改善光刻前层薄膜吸附水导致光刻缺陷的优化方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236119A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd 加熱処理装置
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
JP3166065B2 (ja) * 1996-02-08 2001-05-14 東京エレクトロン株式会社 処理装置及び処理方法
WO1999009587A2 (en) * 1997-08-13 1999-02-25 Applied Materials, Inc. Method of etching copper for semiconductor devices
JP2002176046A (ja) * 2000-12-07 2002-06-21 Oki Electric Ind Co Ltd 真空紫外光ｃｖｄ装置
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
US7160813B1 (en) * 2002-11-12 2007-01-09 Novellus Systems, Inc. Etch back process approach in dual source plasma reactors
JP2005197348A (ja) * 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 半導体製造装置及び半導体装置の製造方法
JP2006114848A (ja) * 2004-10-18 2006-04-27 Apex Corp 紫外線照射処理装置、紫外線照射処理方法及び半導体製造装置
KR101842300B1 (ko) * 2010-06-23 2018-03-26 닛산 가가쿠 고교 가부시키 가이샤 탄화규소 기판 연마용 조성물 및 탄화규소 기판의 연마 방법
JP2012049305A (ja) * 2010-08-26 2012-03-08 Hitachi High-Technologies Corp 真空紫外光処理装置
US8865599B2 (en) * 2011-11-08 2014-10-21 Brewer Science Inc. Self-leveling planarization materials for microelectronic topography
US9287154B2 (en) * 2012-06-01 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. UV curing system for semiconductors
US8753449B2 (en) * 2012-06-25 2014-06-17 Applied Materials, Inc. Enhancement in UV curing efficiency using oxygen-doped purge for ultra low-K dielectric film
JP5934665B2 (ja) * 2013-02-22 2016-06-15 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム
CN104051298B (zh) * 2013-03-14 2017-09-19 台湾积体电路制造股份有限公司 可精细控制温度的晶圆加热***
US9123541B2 (en) * 2013-04-03 2015-09-01 Brewer Science Inc. Highly etch-resistant polymer block for use in block copolymers for directed self-assembly
JP5783472B2 (ja) * 2013-06-10 2015-09-24 ウシオ電機株式会社 アッシング装置
JP5917459B2 (ja) * 2013-08-05 2016-05-18 東京エレクトロン株式会社 紫外線照射装置及び基板処理方法
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
TWI579918B (zh) * 2015-04-12 2017-04-21 東京威力科創股份有限公司 開放式特徵部中用以建立介電隔離結構之消去法

Also Published As

Publication number Publication date
JP6928745B2 (ja) 2021-09-01
KR20180004827A (ko) 2018-01-12
TWI608521B (zh) 2017-12-11
JP2018520511A (ja) 2018-07-26
KR102538281B1 (ko) 2023-05-30
WO2016196739A1 (en) 2016-12-08
TW201705214A (zh) 2017-02-01
US20160358786A1 (en) 2016-12-08
CN107710384A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US9741559B2 (en) Film forming method, computer storage medium, and film forming system
TWI608871B (zh) Substrate processing method, substrate processing apparatus, substrate processing system, and memory medium
KR102343226B1 (ko) 스팟 히터 및 이를 이용한 웨이퍼 클리닝 장치
US9454081B2 (en) Line pattern collapse mitigation through gap-fill material application
TWI538745B (zh) 圖案形成方法、圖案形成裝置及電腦可讀取記憶媒體
US9530645B2 (en) Pattern forming method, pattern forming apparatus, and non-transitory computer-readable storage medium
US20120207940A1 (en) Pattern forming method and pattern forming device
CN115101447A (zh) 用于旋涂碳平坦化的技术
TW201515086A (zh) 基板處理方法及基板處理裝置
US20130284204A1 (en) Method for uv based silylation chamber clean
JP5304771B2 (ja) 現像装置、現像方法及び記憶媒体
US20080296258A1 (en) Plenum reactor system
KR100733137B1 (ko) 웨이퍼 에지 노광 장치
CN107833847B (zh) 蚀刻装置、基板处理装置、蚀刻方法以及基板处理方法
WO2018190273A1 (ja) 露光装置、基板処理装置、基板の露光方法および基板処理方法
TW201842543A (zh) 曝光裝置、基板處理裝置、基板曝光方法以及基板處理方法
US10658204B2 (en) Spin chuck with concentrated center and radial heating
KR20210051502A (ko) 기판 처리 장치 및 기판 처리 방법
KR20220026132A (ko) 기판 처리 장치
US11862457B2 (en) Wafer cleaning apparatus, method for cleaning wafer and method for fabricating semiconductor device
CN111843218A (zh) 基板处理方法、基板处理装置和基板处理***
KR100834242B1 (ko) 반도체 소자 제조용 설비
US20230004088A1 (en) Apparatus and Method for Spin Processing
WO2022014323A1 (ja) 基板処理方法および基板処理装置
KR20220025556A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination