CN115099182B

CN115099182B - 分段cdac桥接电容整数化设计方法及模数转换器

Info

Publication number: CN115099182B
Application number: CN202210880356.3A
Authority: CN
Inventors: 邓欢; 朱朝峰; 罗杨贵; 唐金波; 龙睿; 戴超雄; 鄢光强; 李光耀
Original assignee: Hunan Guliang Microelectronics Co ltd
Current assignee: Hunan Guliang Microelectronics Co ltd
Priority date: 2022-07-25
Filing date: 2022-07-25
Publication date: 2022-11-22
Anticipated expiration: 2042-07-25
Also published as: CN115099182A

Abstract

本申请涉及分段CDAC桥接电容整数化设计方法及模数转换器，该方法包括：根据所需设计的目标SARADC的位数需求，设计确定所需要的分段DAC电容阵列；保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压端分别一一对应连接至各段的段参考电压；根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒分别计算桥接电容整数化前后的DAC输出变化量并据此计算得到各段参考电压；确定DAC电容阵列的目标参考电压，根据目标参考电压通过电阻分压产生其余段的段参考电压，完成分段CDAC桥接电容整数化设计；目标参考电压为所有的段参考电压中的一个。电容阵列面积有效减小且避免产生CDAC增益误差。

Description

分段CDAC桥接电容整数化设计方法及模数转换器

技术领域

本发明属于电子电路技术领域，涉及一种分段CDAC桥接电容整数化设计方法及模数转换器。

背景技术

随着工艺技术更迭，SARADC（逐次逼近型模数转换器）因其具有结构简单、工艺兼容性强与功耗低等特点，被运用在各种场景中。在很多需要模数转换器的电路中，SARADC已经成为一种常用的选择。SARADC主要由DAC（数模转换器）、比较器、SAR逻辑等模块组成。而DAC作为SARADC的核心组成模块，可以分为电阻分压型DAC、电流叠加型DAC、电荷重分配型DAC（CDAC）以及混合型DAC等类型。目前主流的SARADC大部分基于电荷重分配式DAC（CDAC）结构设计的。

常用的CDAC由二进制权重的电容组成，电容之间有很好的匹配性，电容阵列符合二进制关系，随着SARADC分辨率的增大，总电容成指数倍增加，设计面积也成指数倍增加，将消耗更多的版图资源。为解决该问题，传统的设计方法是将全二进制电容分段处理，通过分数倍的桥接电容将其分为两段甚至更多段，来减少DAC所需要的电容数，从而有效地减小电容阵列的面积。然而，在实现本发明的过程中，发明人发现前述传统的设计方法，存在着分数倍的桥接电容在版图上实现困难且匹配精度差的问题。

发明内容

针对上述传统方法中存在的问题，本发明提出了一种分段CDAC桥接电容整数化设计方法以及一种模数转换器，能够解决分数倍的桥接电容在版图上实现困难且匹配精度差的问题，将桥接电容整数化而在版图上易于实现、匹配精度高且避免产生增益误差。

为了实现上述目的，本发明实施例采用以下技术方案：

一方面，提供一种分段CDAC桥接电容整数化设计方法，包括步骤：

根据所需设计的目标SARADC的位数需求，设计确定所需分段的DAC电容阵列；

保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压端分别一一对应连接至各段参考电压；各段参考电压用于将DAC电容阵列的桥接电容整数化；

根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算桥接电容整数化前后的DAC输出变化量，利用DAC输出变化量计算得到各段参考电压；

确定DAC电容阵列的目标参考电压，根据目标参考电压通过电阻分压产生其余段参考电压，完成分段CDAC桥接电容整数化设计；目标参考电压为所有的段参考电压中的一个。

在其中一个实施例中，设计确定所需分段的DAC电容阵列的过程，包括：

确定DAC电容阵列中各段电容阵列的结构及桥接电容的分数值。

在其中一个实施例中，DAC电容阵列包括低段电容阵列、高段电容阵列以及桥接电容。

在其中一个实施例中，各段参考电压包括第一参考电压和第二参考电压，高段电容阵列对应连接第一参考电压，低段电容阵列对应连接第二参考电压；

根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算桥接电容整数化前后的DAC输出变化量，利用DAC输出变化量计算得到各段参考电压的步骤，包括：

在参考电压分开前的DAC电容阵列中所有电容下极板均接地时，确定高段电容阵列中任一位电容的下极板电压由接地变化到基础参考电压所引起的第一DAC输出变化量；

在参考电压分开后的DAC电容阵列中高位电容和低位电容的下极板均接地时，确定高段电容阵列中任一位电容的下极板电压由接地变化到第一参考电压所引起的第二DAC输出变化量；其中，低位电容的下极板均接地；

设置第一DAC输出变化量等于第二DAC输出变化量，计算得到第一参考电压的值。

在其中一个实施例中，根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算桥接电容整数化前后的DAC输出变化量，利用DAC输出变化量计算得到各段参考电压的步骤，还包括：

在参考电压分开前的DAC电容阵列中所有电容下极板均接地时，确定低段电容阵列中任一位电容的下极板电压由接地变化到基础参考电压所引起的第三DAC输出变化量；

在参考电压分开后的DAC电容阵列中所有电容下极板均接地时，确定低段电容阵列中任一位电容的下极板电压由接地变化到第二参考电压所引起的第四DAC输出变化量；其中，高位电容的下极板均接地；

设置第三DAC输出变化量等于第四DAC输出变化量，计算得到第二参考电压的值。

在其中一个实施例中，目标参考电压通过外部电压源输入或由带隙基准电路提供。

在其中一个实施例中，根据目标参考电压通过电阻分压产生其余段参考电压的过程，包括：

根据目标参考电压与其余段参考电压的比例关系，采用串联电阻分压与运放缓冲得到其余段参考电压。

另一方面，还提供一种模数转换器，包括分段的DAC电容阵列，DAC电容阵列中各段电容阵列的参考电压端分别一一对应连接至各段参考电压，各段参考电压用于将DAC电容阵列的桥接电容整数化；其中，DAC电容阵列的桥接电容整数化根据上述的设计方法完成设计。

在其中一个实施例中，DAC电容阵列包括三段式的分段DAC电容阵列或四段式的分段DAC电容阵列。

在其中一个实施例中，模数转换器包括8位SAR ADC、12位SAR ADC、14位SAR ADC或16位SAR ADC。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述分段CDAC桥接电容整数化设计方法、装置和接收器，通过根据所需设计的目标SARADC的位数需求，首先设计确定所需分段的DAC电容阵列，然后保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压分开设置，再利用电荷守恒计算各段参考电压的值，最后将其中一个段参考电压作为DAC电容阵列新的参考电压，并且利用电阻分压产生其余段参考电压，即可实现分段CDAC桥接电容整数化设计。

相比于传统的设计方法，上述方案对于既有位数的分段CDAC，在不增加电容总数量的基础上，通过对参考电压缩放，实现桥接电容整数化，保证整个CDAC采用同一类型的电容，避免了分数电容对分段CDAC精度的影响，版图实现容易且匹配精度高。此外，通过改变参考电压的值，保证所有电容权重符合二进制关系，保证了电容阵列良好的线性度，同时不会产生CDAC增益误差；使用上述分段CDAC的电容阵列，相比于传统同位数的分段CDAC而言，电容面积可做到大幅缩减。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为常用的8位全差分CDAC的电容阵列示意图；

图2为一个实施例中分段CDAC桥接电容整数化设计方法的流程示意图；

图3为一个实施例中8位CDAC设计示意图；

图4为一个实施例中优化后的CDAC等效结构示意图；

图5为一个实施例中CDAC分数桥接电容优化前的设计示意图；

图6为一个实施例中CDAC分数桥接电容优化后的设计示意图；

图7为一个实施例中CDAC仿真结果得到的INL/DNL示意图；其中，（a）为DNL结果示意，（b）为INL结果示意。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。

本领域技术人员可以理解，本文所描述的实施例可以与其它实施例相结合。在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如图1所示，为常用的8位电容阵列示意图，由一组二进制权重的电容组成，电容之间有很好的匹配性。电容阵列符合二进制关系，容值为 C_i=2ⁱ _*C（i=0,1,2…8）（C为单位电容），总电容C_tot=2⁸ _*C。随着ADC分辨率的增大，总电容成指数倍增加，面积也成指数倍增加，将消耗更多的资源。其中，VIP、VREFLO、VREFHI和VIN分别为电容极板需要接通的电位，COMP为模拟比较器，VCM为共模电压。

随着设计技术的发展，有人提出将全二进制电容分段处理，通过桥接电容将其分为两段甚至更多段，来减少DAC所需要的电容数，从而有效地减小电容阵列的面积。将电容阵列分段处理，常见的做法是桥接电容采用分数值。在实际版图设计和生产时，整数倍电容之间可以通过复制的方式做到非常匹配，而分数电容容值需要特别设计，因与其他整数电容之间版图不同而无法复制，所以两者之间的比例无法做到足够精确，便会引入较大的增益误差。

为了避免分数桥接电容对DAC线性度的影响，有些设计者在低段增加补偿电容，将分数桥接电容设计成2C或者其它整数倍的单位电容，但是此种方法往往需要一个比较大的补偿电容，从而增加DAC的总电容数量，增加整个ADC的面积，使分段结构的优势大大减弱；另外，这种做法会引入额外的增益误差，需要进行校准，增加ADC设计的复杂度。

在实际工作中，有一种现有方案是：在分段电容阵列中，为了避免分数桥接电容对DAC的影响，通过在低段增加补偿电容的方式，使分数桥接电容变为2C，避免分数电容的影响。

分析发现如下缺点：采用分段结构DAC目的是为了降低DAC面积，但是增加补偿电容的方法，往往需要一个很大的补偿电容，而补偿电容在实际ADC转换过程中用不到，造成资源浪费。另外，这种做法会引入额外的增益误差，需要进行校准，增加ADC设计的复杂度。

还有另一种现有方案是：将分数电容直接单位电容化，则DAC不完全符合二进制，线性度较差，所以增加了电容修调阵列，通过修调使得DAC高段电容最低位的权重为低段电容的最高位的权重的2.0625倍，近似为两倍。

分析发现如下缺点：需要额外增加修调电容阵列，由于在实际生产过程中的误差不确定，修调电容阵列的容值不确定，所以要想增加修调范围，就要增加电容，从而增加面积。修调后的结果只是近似符合二进制，还存在一定的误差，效果不好。

基于上述现有技术无法在缩减电容阵列面积时避免产生增益误差的缺点，本发明提供一种分段DAC桥接电容的整数化的设计方法，可以在不增加电容总数量的基础上，通过对参考电压缩放，实现桥接电容整数化且不会产生额外增益误差。

下面将结合本发明实施例图中的附图，对本发明实施方式进行详细说明。

请参阅图2，在一个实施例中，本申请实施例提供了一种分段CDAC桥接电容整数化设计方法，包括步骤S12至S18：

S12，根据所需设计的目标SARADC的位数需求，设计确定所需分段的DAC电容阵列。

可以理解，所需设计的目标SARADC是指针对具体应用需要所指定的、将要设计的SARADC，其位数需求可预先给出，例如但不限于8位、10位、12位、13位或14为等位数需求。依据给定的SARADC的位数需求，首先可设计出所需要的分段DAC电容阵列，例如分段DAC电容阵列中需要分为多少段电容阵列、每段电容阵列包含的电容数量及其电容值，以及每段电容阵列之间的桥接电容的分数值等。对于不同位数需求的目标SARADC，可依据设计经验、设计标准或同类竞品等设计确定分段DAC电容阵列的具体分段数、每段电容阵列中包括的具体电容数量及其电容值，进而也可直接确定采用的桥接电容的分数值。

S14，保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压端分别一一对应连接至各段参考电压；各段参考电压用于将DAC电容阵列的桥接电容整数化。

可以理解，在设计出所需分段的DAC电容阵列后，将DAC电容阵列中各段电容阵列的容值都保持不变，将各段电容阵列的参考电压分开，以分别对应连接至待设置的各参考电压（称为上述的段参考电压），例如对于分为两段的DAC电容阵列，其两段电容阵列至位数相对低的一段可以称为低段电容阵列，位数相对高的一段可以称为高段电容阵列；可将低段电容阵列的参考电压和高段电容阵列的参考电压分开，以分别连接至新的相应段参考电压，如：低段电容阵列接至一个段参考电压，高段电容阵列接至另一个段参考电压，以便后续通过改变各段参考电压，从而将分段之间的桥接电容由分数值变为整数值。一般DAC电容阵列分几段就可分开相应设置几个参考电压。

S16，根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算桥接电容整数化前后的DAC输出变化量，利用DAC输出变化量计算得到各段参考电压。

可以理解，在将各段电容阵列的参考电压分开（以便将桥接电容进行整数化）后，即形成了新的DAC电容阵列结构，这时可通过电荷守恒推导计算得出DAC电容阵列中各段参考电压的值，在这些各段参考电压的值，即为保证桥接电容为整数电容下的参考电压值。

具体的，对于DAC电容阵列中任意的某一段电容阵列而言，在DAC电容阵列中所有电容下极板接地时该DAC电容阵列上存储的电荷，与该某一段电容阵列中任一电容的下极板电压从接地变化到参考电压（可分别对应为桥接电容整数化前后所设的不同参考电压）时该DAC电容阵列上存储的电荷守恒，从而可以分别计算出桥接电容整数化前的因该某一段电容阵列下极板电压变化引起的DAC输出（电压）变化量，以及桥接电容整数化后的因相同的该某一段电容阵列下极板电压变化引起的DAC输出（电压）变化量，进而利用桥接电容整数化前后的DAC输出电压变化量相等，即可计算出该某一段电容阵列在桥接电容整数化后所需连接的段参考电压的值。如此，即可同理分别计算出其他各段参考电压的值。

S18，确定DAC电容阵列的目标参考电压，根据目标参考电压通过电阻分压产生其余段参考电压，完成分段CDAC桥接电容整数化设计；目标参考电压为所有的段参考电压中的一个。

可以理解，经过前述步骤的设计处理后，可以将任一个计算得到的段参考电压，作为新的参考电压，其余的段参考电压则可通过电阻分压而分别精确得到。该新的参考电压是相对于传统同类型分段DAC电容阵列中所采用的统一参考电压（为便于描述区分，可记为基础参考电压V_ref）而言的。

至此，通过上述对参考电压的缩放设计，来使分段DAC电容阵列中桥接电容整数化，从而设计得到一个新的目标SARADC的DAC电容阵列。通过上述设计方法，同理可以但不限于实现对两段式的分段DAC电容阵列、三段式的分段DAC电容阵列和四段式的分段DAC电容阵列等各种分段结构的分段CDAC桥接电容整数化设计。

上述分段CDAC桥接电容整数化设计方法，通过根据所需设计的目标SARADC的位数需求，首先设计确定所需分段的DAC电容阵列，然后保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压分开设置，再利用电荷守恒计算各段参考电压的值，最后将其中一个段参考电压作为DAC电容阵列新的参考电压，并且利用电阻分压产生其余段参考电压，即可实现分段CDAC桥接电容整数化设计。

在一个实施例中，设计确定所需分段的DAC电容阵列的过程，可以包括如下：确定DAC电容阵列中各段电容阵列的结构及桥接电容的分数值。

具体的，对于不同位数需求的目标SARADC，依据给定的位数需求，可先设计确定采用统一的基础参考电压V_ref下（也即阵列的参考电压未分开情况下）的各段电容阵列的结构，如包括低段电容阵列和高段电容阵列的两段式结构，或者其他多段式结构等，并且依据确定的各段电容阵列的结构还可直接确定各段电容阵列之间的桥接电容的分数值。如此，即可快速确定所需的DAC电容阵列结构形式及其分数桥接电容。

在一个实施例中，DAC电容阵列包括低段电容阵列、高段电容阵列以及桥接电容。

可以理解，在本实施例中，设计的DAC电容阵列可为两段式的DAC电容阵，即包括低段电容阵列和高段电容阵列，以及两段电容阵列间的桥接电容。

具体的，低段电容阵列接至一个段参考电压，高段电容阵列接至另一个段参考电压，后续可通过改变该两个段参考电压，从而将两段电容阵列间的桥接电容由分数值变为整数值，从而高效完成对两段的DAC电容阵列的设计。

在一个实施例中，各段参考电压包括第一参考电压和第二参考电压。高段电容阵列对应连接第一参考电压。低段电容阵列对应连接第二参考电压。

关于上述步骤S16，具体可以包括如下处理：

可以理解，在本实施例中，可以针对两段的DAC电容阵列的桥接电容整数化设计场景，可以采用上述设计计算步骤来实现第一参考电压的值计算确定。

具体的，为便于说明和对上述方法的直观理解，在本实施例中，例如以8位SARADC为例展开说明，其中各量的正体与斜体同义表示，其他位数的两段式的DAC电容阵列设计同理类似：

先根据目标SARADC的位数需求，设计出所需要的分段DAC电容阵列，如图3的301所示，用C表示为单位电容，则低段电容阵列302分别为C，C，2C，4C和8C。高段电容阵列304分别为C，2C，4C和8C。桥接电容303为分数值

。

以所有电容参与采样的传统开关切换方式为例，基础参考电压均为V_ref，则电容下极板需要接通的电位分别为V_ref，GND和Vin。

低位电容

，高位电容

，桥接电容303为

。

保持低段电容阵列和高段电容阵列的容值都不变，将低段电容阵列的参考电压和高段电容阵列的参考电压分开，分别为图3中的307和308所示，对应的可将第二参考电压记为V_{LSB_REF}和将第一参考电压记为V_{MSB_REF}。通过改变高段电容阵列和低段电容阵列的参考电压，从而将分段桥接电容由

变为C。即桥接电容306为

。

根据电荷守恒推导计算新的电容阵列结构所需要的V_{MSB_REF}和V_{LSB_REF}的值。具体的，V_{MSB_REF}具体计算步骤如下：

当参考电压分开前的DAC电容阵列301中所有电容下极板均接GND时，计算出高段电容阵列304其中一位电容C_Mi下极板电压由GND变化到V_ref引起的DAC输出的第一DAC输出变化量

：

（1）

参考电压分开后的DAC电容阵列305中高位电容和低位电容下极板均接GND时，计算出高段电容阵列其中一位电容C_Mi下极板电压由GND变化到第一参考电压V_{MSB_REF}时，引起DAC输出的第二DAC输出变化量

，此时低位电容下极板也接GND，则：

（2）

根据前面的分析，两个电容阵列需要完全等效，则同一高位电容对应权重应该相同，所以同一高位电容C_Mi下极板电压变化引起的DAC输出变化量需要保持一致，所以：

（3）

根据上式（3）推导第一参考电压V_{MSB_REF}得：

（4）

通过上述处理步骤，即可准确确定第一参考电压V_{MSB_REF}与基础参考电压V_ref的关系，从而可以方便快速确定第一参考电压V_{MSB_REF}的值。

在一个实施例中，关于上述步骤S16，具体还可以包括如下处理：

具体的，为便于说明和对上述方法的直观理解，在本实施例中，例如仍以8位SARADC为例展开说明，其中各量的正体与斜体同义表示，其他位数的两段式的DAC电容阵列设计同理类似。

对于第二参考电压V_{LSB_REF}的值计算确定过程如下：

当参考电压分开前的DAC电容阵列301中所有电容下极板均接GND时，低段电容阵列302其中一位电容C_Li下极板电压由GND变化到V_ref时，等效结构简图如图4所示，则会引起低段电容阵列顶极板电压变化

，从而引起的DAC输出的第三DAC输出变化量

。推导出其关系式为：

（5）

推导出低段电容阵列302中一位电容C_Li下极板电压由GND变化到V_ref时，

的变化量：

（6）

将式（6）代入式（5）得到：

（7）

当参考电压分开后的DAC电容阵列305中所有电容下极板均接GND时，低位电容中一位电容C_Li下极板电压由GND变化到第二参考电压V_{LSB_REF}时，高位电容下极板此时均接GND，从而引起的DAC输出的第四DAC输出变化量为

。同理重复式（5）至式（7）的过程即可推导出：

（8）

根据前面的分析，两个电容阵列需要完全等效，则同一低位电容对应权重也应该相同，所以同一低位电容C_Li下极板电压变化引起的DAC输出变化量需要保持一致，所以:

（9）

根据以上等式(9)可以推导出：

（10）

通过上述处理步骤，即可准确确定第二参考电压V_{LSB_REF}与基础参考电压V_ref的关系，从而可以方便快速确定第二参考电压V_{LSB_REF}的值。

通过上述参考电压的计算确定，得到了第一参考电压V_{MSB_REF}的值和第二参考电压V_{LSB_REF}的值，图3中DAC电容阵列301和DAC电容阵列305两种结构完全等效。DAC相同的输入变化对应的输出电压变化相同。经过前文计算推导，可知V_{MSB_REF}和V_{LSB_REF}有一定的比列关系，即：

（11）

继续推导可得：

（12）

假设把目标参考电压（如选择第一参考电压V_{MSB_REF}）作为新的参考电压V_REF，可以得到

，通过电阻分压可以得到精确的

。

具体的，首先将V_{MSB_REF}作为一个新的参考电压V_REF，按照式（11）的比例关系，可以推导出

。

在一个实施例中，目标参考电压通过外部电压源输入或由带隙基准电路提供。具体的，新的参考电压V_REF可以从外部直接输入，或者由带隙基准电路直接提供，从而快速提供所需的新的参考电压V_REF。

在一个实施例中，关于上述步骤S18中根据目标参考电压通过电阻分压产生其余段参考电压的过程，具体可以包括如下处理：

可以理解，在确定了目标参考电压与其余段参考电压的比例关系后，例如但不限于上述式（11）所示的比例，即可以用多个阻值为R的电阻串串联分压加运放缓冲得到，即可得到其余段参考电压，以上述式（11）所示的比例为例：提供新的参考电压V_REF后，

可以用17个阻值为R的电阻串串联分压加运放缓冲得到，即可得到电压

。另外，也可以采用类似的做法，将

作为新的参考电压V_REF，用17个阻值为R的电阻串串联分压加运放缓冲得到V _{MSB_REF}。对于其他多段式的电容阵列的新的参考电压及其余段参考电压的设置同理类似。

在一个实施例中，为了更直观且容易理解上述方法，提供了另一种SAR ADC的CDAC桥接电容整数化设计应用示例。需要说明的是，本申请的示例仅为示意性的，并非是对本申请方法的应用限制，本领域技术人员可以在上述方法的技术构思上同理实现不同SAR ADC的CDAC桥接电容整数化设计应用。

根据上述设计方法的内容，以设计一个12位SAR ADC的CDAC为例：

首先设计出满足12位SARADC的分段DAC电容阵列401，采用两段式结构，如图5所示，高段电容阵列404分别为64C，32C，16C，8C，4C，2C和C，低段电容阵列402分别为16C，8C，4C，2C，C和C，为满足全二进制关系，桥接电容403为

。SARADC采用传统切换方式且采用下极板采样，参考电压均为Vref，则电容下极板需要接通电位分别为Vref，GND和Vin。

低段电容阵列总容值

，高段电容阵列总容值

，桥接电容为

。

如图6所示，然后通过改变低位和高位参考电压来改变对应的电容权重，从而达到将分数桥接电容C_S1优化为单位电容C_S2。对应的低位电容的段参考电压505为V_{LSB_REF}，高位电容的段参考电压506为V_{MSB_REF}。新桥接电容503容值C_S2=C。

接着根据电荷守恒推导出V_{LSB_REF}和V_{MSB_REF}。

如图6所示，优化后电容阵列501和优化前电容阵列401比较，对应电容下极板电压的变化引起的输出电荷变化应该相同，即保证DAC优化后的线性度和优化前的线性度一样好。利用电荷等效原理推导出V_{LSB_REF}和V_{MSB_REF}：

首先计算出分数桥接电容阵列401其中一个高位电容下极板由GND变化到V_ref时，输出端的电压变化量。然后计算出在优化后电容阵列501中，相同高位电容由GND变化到V_{MSB_REF}时，输出端的电压变化量。根据电荷等效原理，则电压的变化量应该相同，即可推导出由V_{MSB_REF}。具体推导计算如下：

分数桥接电容阵列401中，所有电容下极板均接GND时，此时假设DAC输出端电压为

，计算电容上存储电荷为：

高位电容其中一位电容C_Mi下极板电压由GND变化到V_ref时，DAC输出端电压为

，计算出电容上存储电荷为

根据电荷守恒得

，则：

假设DAC输出的变化量

，则：

优化后的整数桥接电容阵列501中所有电容下极板均接GND时，此时假设DAC输出端电压为

，计算电容上存储电荷为：

整数分段电容阵列501中相同的高位电容C_Mi下极板电压由GND变化到V_{MSB_REF}时，DAC输出端电压为

，计算出电容上存储电荷为：

根据电荷守恒得

，则：

假设DAC输出的变化量

，则：

两个电容阵列需要等效，则同一高位电容对应权重应该相同，所以同一高位电容C_Mi下极板电压变化引起的DAC输出变化量需要保持一致，即

。

可以推导出V_{MSB_REF}：

同理计算出分数桥接电容阵列401其中一个低位电容下极板由GND变化到V_ref时，输出端的电压变化量。然后计算出在优化后整数桥接电容阵列501中，相同低位电容由GND变化到V_{LSB_REF}时，输出端的电压变化量。根据电荷等效原理，则电压的变化量应该相同，即可推导出由V_{LSB_REF}。具体推导计算如下：

在计算低位电容变化引起DAC输出端变化时，首先将DAC电容阵列简化如图4所示，根据电容串并联计算公式可得：

所以可得分数电容阵列401中，某一位低位电容C_Li由0变化到V_ref时，引起的输出变化量：

优化后的整数电容阵列501中，相同的低位电容C_Li由0变化到V_{LSB_REF}时，引起的输出变化量：

根据上式，只需推导出

即可得到输出端的电压变化量，推导

的具体过程如下：

分数桥接电容阵列401中，所有电容下极板均接GND时，此时假设DAC低段电容阵列顶极板电压为

，计算电容上存储电荷为：

低段电容阵列，其中一位电容C_Li下极板电压由GND变化到V_ref时，DAC输出端电压为

，计算出电容上存储电荷为:

根据电荷守恒得

，则：

所以可以推导出：

同理可得：

至此已推导出

，所以可以得到低位变化引起DAC输出端的变化为：

两个电容阵列需要等效，则同一低位电容对应权重也应该相同，所以同一低位电容C_Li下极板电压变化引起的DAC输出变化量需要保持一致，所以

，所以可以推导出V_{LSB_REF}：

推过前面的推导已经确定V_{LSB_REF}和V_{MSB_REF}，然后确定他们之间的比例关系，即：

为了方便SAR ADC后面计算以及简化电路设计，可重新定义参考电压为

，则可以得到：

如此只需要将参考电压分成两个，即能实现和原分数电容阵列相同的电容权重，还能减少后续计算复杂度，对SARADC转换结果没有影响。而且只需要通过电阻串分压即可得到：

至此已实现将分段DAC电容阵列分数桥接电容通过参考电压的缩放实现整数化的设计。最后在Cadence中搭建仿真电路对其线性度进行仿真，线性度良好，满足12位SARADC要求， CDAC仿真结果得到的INL（积分非线性）/DNL（微分非线性）如图7所示。

使用分段式DAC电容阵列，比传统电容面积减少96.096%，计算如下：

该12位设计实例中，总电容：

传统DAC总电容

。相比于传统DAC电容面积减少

使用该设计，在不改变对应电容权重的基础上，通过对参考电压的缩放，使分段DAC电容阵列的桥接电容单位电容化，保证整个DAC采用同一类型的电容，保证所有电容权重符合二进制关系，保证了电容阵列良好的线性度，同时不会产生增益误差，避免了分数电容对精度的影响，版图实现容易且匹配精度高。

应该理解的是，虽然图2流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且图2的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，提供一种模数转换器，包括分段的DAC电容阵列，DAC电容阵列中各段电容阵列的参考电压端分别一一对应连接至各段参考电压，各段参考电压用于将DAC电容阵列的桥接电容整数化。其中，DAC电容阵列的桥接电容整数化根据上述的设计方法完成设计。

可以理解，关于本实施例中分段的DAC电容阵列的解释说明，可以参照上述设计方法各实施例中的相应解释说明同理理解，在此不再赘述。本领域技术人员可以理解，本实施例中所说的模数转换器，除了包括上述分段的DAC电容阵列之外，还可以包括其他本说明书未详尽列举的其他既有组成结构，具体可以参照本领域中SARADC的具体类型的结构组成确定。模数转换器可以是本领域中采用分段式的DAC电容阵列的各型模数转换器。

上述模数转换器，通过应用上述设计方法设计的分段的DAC电容阵列，相比于传统的设计方法，对于既有位数的分段CDAC，在不增加电容总数量的基础上，通过对参考电压缩放，实现桥接电容整数化，保证整个CDAC采用同一类型的电容，避免了分数电容对分段CDAC精度的影响，版图实现容易且匹配精度高。此外，通过改变参考电压的值，保证所有电容权重符合二进制关系，保证了电容阵列良好的线性度，同时不会产生CDAC增益误差；使用上述分段CDAC的电容阵列，相比于传统同位数的分段CDAC而言，电容面积可做到大幅缩减。

在一个实施例中，DAC电容阵列包括三段式的分段DAC电容阵列或四段式的分段DAC电容阵列。可以理解，在本实施例中，基于相同的设计原理，上述模数转换器中的DAC电容阵列还可以是三段式的分段DAC电容阵列，例如其包括第一段电容阵列、第一桥接电容、第二段电容阵列、第二桥接电容和第三段电容阵列，相应的将原统一的基础参考电压分开，分别设置三个段参考电压用于连接相应的三段电容阵列。对该第一桥接电容和第二桥接电容的整数化设计均可采用上述设计方法同理实现。

基于相同的设计原理，上述模数转换器中的DAC电容阵列还可以是四段式的分段DAC电容阵列，例如其包括第一段电容阵列、第一桥接电容、第二段电容阵列、第二桥接电容、第三段电容阵列、第三桥接电容和第四段电容阵列，相应的将原统一的基础参考电压分开，分别设置四个段参考电压用于连接相应的四段电容阵列。对该第一桥接电容、第二桥接电容和第三桥接电容的整数化设计均可采用上述设计方法同理实现。

在一个实施例中，模数转换器包括8位SAR ADC、12位SAR ADC、14位SAR ADC或16位SAR ADC。可以理解，本申请的上述桥接电容整数化设计可以但不限于应用于8位SAR ADC、12位SAR ADC、14位SAR ADC和16位SAR ADC等类似结构的SAR ADC。

关于模数转换器的具体限定，可以参见上文中分段CDAC桥接电容整数化设计方法的相应限定，在此不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可做出若干变形和改进，都属于本申请保护范围。因此本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种分段CDAC桥接电容整数化设计方法，其特征在于，包括步骤：

保持所述DAC电容阵列中各段电容阵列的容值不变，将所述各段电容阵列的参考电压端分别一一对应连接至各段参考电压；所述各段参考电压用于将所述DAC电容阵列的桥接电容整数化；

根据所述各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算所述桥接电容整数化前后的DAC输出变化量，利用所述桥接电容整数化前后的所述DAC输出变化量相等计算得到所述各段参考电压；

确定所述DAC电容阵列的目标参考电压，根据所述目标参考电压通过电阻分压产生其余所述段参考电压，完成分段CDAC桥接电容整数化设计；所述目标参考电压为所有的所述段参考电压中的一个。

2.根据权利要求1所述的分段CDAC桥接电容整数化设计方法，其特征在于，所述DAC电容阵列包括低段电容阵列、高段电容阵列以及桥接电容。

3.根据权利要求2所述的分段CDAC桥接电容整数化设计方法，其特征在于，所述各段参考电压包括第一参考电压和第二参考电压，所述高段电容阵列对应连接所述第一参考电压，所述低段电容阵列对应连接所述第二参考电压；

根据所述各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算所述桥接电容整数化前后的DAC输出变化量，利用所述DAC输出变化量计算得到所述各段参考电压的步骤，包括：

在参考电压分开前的所述DAC电容阵列中所有电容下极板均接地时，确定所述高段电容阵列中任一位电容的下极板电压由接地变化到基础参考电压所引起的第一DAC输出变化量；

在参考电压分开后的所述DAC电容阵列中高位电容和低位电容的下极板均接地时，确定所述高段电容阵列中任一位电容的下极板电压由接地变化到所述第一参考电压所引起的第二DAC输出变化量；其中，所述低位电容的下极板均接地；

设置所述第一DAC输出变化量等于所述第二DAC输出变化量，计算得到所述第一参考电压的值。

4.根据权利要求3所述的分段CDAC桥接电容整数化设计方法，其特征在于，根据所述各段电容阵列下极板电压变化时电容阵列存储电荷守恒，分别计算所述桥接电容整数化前后的DAC输出变化量，利用所述DAC输出变化量计算得到所述各段参考电压的步骤，还包括：

在参考电压分开前的所述DAC电容阵列中所有电容下极板均接地时，确定所述低段电容阵列中任一位电容的下极板电压由接地变化到基础参考电压所引起的第三DAC输出变化量；

在参考电压分开后的所述DAC电容阵列中所有电容下极板均接地时，确定所述低段电容阵列中任一位电容的下极板电压由接地变化到所述第二参考电压所引起的第四DAC输出变化量；其中，所述高位电容的下极板均接地；

设置所述第三DAC输出变化量等于所述第四DAC输出变化量，计算得到所述第二参考电压的值。

5.根据权利要求1至4任一项所述的分段CDAC桥接电容整数化设计方法，其特征在于，所述目标参考电压通过外部电压源输入或由带隙基准电路提供。

6.根据权利要求5所述的分段CDAC桥接电容整数化设计方法，其特征在于，根据所述目标参考电压通过电阻分压产生其余所述段参考电压的过程，包括：

根据所述目标参考电压与其余所述段参考电压的比例关系，采用串联电阻分压与运放缓冲得到其余所述段参考电压。

7.一种模数转换器，其特征在于，包括分段的DAC电容阵列，所述DAC电容阵列中各段电容阵列的参考电压端分别一一对应连接至各段参考电压，所述各段参考电压用于将所述DAC电容阵列的桥接电容整数化；其中，所述DAC电容阵列的桥接电容整数化根据权利要求1-6任一项所述的设计方法完成设计。

8.根据权利要求7所述的模数转换器，其特征在于，所述DAC电容阵列包括低段电容阵列、高段电容阵列以及桥接电容。

9.根据权利要求7所述的模数转换器，其特征在于，所述DAC电容阵列包括三段式的分段DAC电容阵列或四段式的分段DAC电容阵列。

10.根据权利要求8或9所述的模数转换器，其特征在于，所述模数转换器包括8位SARADC、12位SAR ADC、14位SAR ADC或16位SAR ADC。