CN109004934B - 一种阻容混合型数模转换器 - Google Patents
一种阻容混合型数模转换器 Download PDFInfo
- Publication number
- CN109004934B CN109004934B CN201810765585.4A CN201810765585A CN109004934B CN 109004934 B CN109004934 B CN 109004934B CN 201810765585 A CN201810765585 A CN 201810765585A CN 109004934 B CN109004934 B CN 109004934B
- Authority
- CN
- China
- Prior art keywords
- capacitance
- capacitor
- unit
- array unit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种阻容混合型数模转换器,属于模拟集成电路技术领域。包括电阻阵列单元、电容阵列单元和冗余电容;电阻阵列单元采用R2R电阻阵列用于对应输入的第1至第n个比特,电容阵列单元采用二进制权重电容阵列对应输入的第n+1至第n+m个比特,其中将输入最高位即第n+m位对应的电容值为2m‑1Cu电容拆分为2个电容值为2m‑2Cu的电容,与输入次高位对应的电容值为2m‑2Cu的电容共构成3位温度码,降低了电容失配对数模转换器线性度的影响。本发明通过控制电阻阵列单元和电容阵列单元的组合比例,可以实现线性度、面积和功耗的折衷,使得本发明能够应用于不同指标的SAR ADC。
Description
技术领域
本发明属于模拟集成电路技术领域,具体涉及一种阻容混合型的数模转换器(DAC)阵列,可以应用于逐次逼近型模数转换器(SAR ADC)。
背景技术
在模拟集成电路技术中,逐次逼近型模数转换器(SAR ADC)在模数转换器(ADC)领域一直属于国内外研究热点,因其具有低功耗、面积小、中等至高分辨率的特点,使SAR ADC得到了广阔的应用,例如在工业控制、汽车电子和消费电子等领域的应用。
逐次逼近型模数转换器的DAC数模转换模块是其中一个关键模块,它的线性度直接影响着SAR ADC的线性度。当前有四种类别的DAC架构被用于SAR ADC:电压型、电流型、电流舵型与电荷重分配型。前三种类别的DAC静态功耗较大,所以电荷重分配型DAC成为了SARADC常用的结构。传统的电荷重分配型DAC主要采用二进制权重电容阵列,采用二进制权重电容阵列结构的传统n+m位DAC的电路原理图如图1所示,其工作步骤可分为三步:采样阶段、保持阶段和再分配阶段。采用二进制权重电容阵列时SAR ADC不需要额外的采样保持电路,并且控制简单,功耗较小,但有两点不足:1.电容阵列的匹配精度、电容阵列的匹配误差会引入非线性误差;2.随着逼近ADC位数的增多,电容值呈指数增加占用了较大的芯片面积。
发明内容
针对上述传统二进制权重电容阵列的n+m位电荷重分配型DAC存在的具有非线性误差和占用芯片面积大等不足之处,本发明改进了传统的电荷分配型DAC所采用的二进制权重电容阵列,提出一种阻容混合型的数模转换器DAC电路,该电路低位采用R2R电阻阵列,高位采用二进制权重电容阵列,有效的减小了面积并提高了线性度,可应用于低面积、高线性度SAR ADC里。
本发明的技术方案为:
一种阻容混合型数模转换器,包括电阻阵列单元、电容阵列单元和冗余电容;
所述电阻阵列单元包括n+1个串联单元,每个所述串联单元包括串联的两个单位电阻,其中n为正整数;
第2至第n+1个所述串联单元的一端依次记为第一节点至第n节点,另一端分别通过开关连接地电压或参考电压;
所述第一节点至第n节点中每两个相邻节点之间连接一个单位电阻;
第一个所述串联单元的一端连接地电压,另一端连接所述第一节点;
所述电容阵列包括m+1个电容,其中m为正整数;
其中第1至第m-1个电容的电容值依次为Cu、2Cu、22Cu、……2m-3Cu、2m-2Cu,第m和第m+1个电容的电容值均为2m-2Cu,Cu为单位电容值;
所述m+1个电容的一端分别通过开关连接地电压、输入电压或参考电压的其中之一,另一端均相连并作为所述数模转换器的输出节点;
所述冗余电容一端通过开关连接所述第n节点或输入电压,另一端连接所述数模转换器的输出节点。
本发明的工作原理为:
本发明提出的阻容混合型数模转换器输入的总比特数为n+m,电阻阵列单元采用R2R电阻阵列,其中第2至第n+1串联结构分别对应输入的第1至第n个比特;电容阵列单元采用二进制权重电容阵列,其中第1至第m-1个电容分别对应入出的第n+1至第n+m-1个比特,将传统二进制权重电容阵列中电容值为2m-1Cu的电容拆分为本发明中电容值为2m-2Cu的第m和第m+1电容,第m和第m+1电容共同对应输入的第n+m个比特。
本发明的有益效果为:改进了二进制权重电容阵列单元,对其高位采用温度码结构,降低了电容失配对数模转换器线性度的影响;通过控制电阻阵列单元和电容阵列单元的组合比例,可以实现线性度、面积和功耗折衷,使得本发明能够应用于不同指标的SARADC。
附图说明
图1为传统的采用二进制权重电容阵列结构的n+m位DAC的电路原理图。
图2为本发明提出的一种n+m位阻容混合型数模转换器的电路原理图。
图3为本发明提出的一种n+m位的阻容混合型数模转换器应用于逐次逼近型模数转换器SAR ADC的架构图。
具体实施方式
下面结合附图,详细描述本发明的技术方案。
如图2所示为本发明提出的一种阻容混合型数模转换器的结构示意图,本发明为输入总比特数为n+m的阻容混合型数模转换DAC阵列结构,包括对应输入的第1至第n个比特的n位电阻阵列单元、对应输入的第n+1至n+m个比特的m位电容阵列单元和一个冗余电容。其中电阻阵列单元采用R2R电阻阵列结构,每2个阻值为Ru的单位电阻串联组成一个电阻值为2Ru的串联结构,共n个串联结构,需要2n个单位电阻,其中n个电阻值为2Ru的串联结构一端分别通过开关S1至Sn选择接地或者接参考电压Vref,另一端视为相应比特所对应的节点,故n个R2R电阻阵列单元中共有n个节点,即输入的第1至第n个比特分别对应第一节点X1到第n节点Xn;相邻的两个节点间用电阻值为Ru的单位电阻相连接,需要n-1个单位电阻;为了使从输入的最低位对应的第一节点X1看去电阻值为2Ru,需要一个电阻值为2Ru的电阻,即由两个单位电阻构成的一个串联结构,其一端接第一节点X1,一端接地;故电阻阵列单元一共需要3n+1个单位电阻。
传统的m位二进制电容阵列单元中共有m个电容值依次为Cu、2Cu、……2m-1Cu的电容,本发明中的电容阵列单元将输入最高位MSB即第n+m位对应的电容值为2m-1Cu电容拆分为2个电容值为2m-2Cu的电容,与输入次高位对应的电容值为2m-2Cu的电容共构成3位温度码。本发明中电容阵列单元的m+1个电容的下极板分别通过开关Sn+2至Sn+m+2选择接地或者接参考电压Vref或者接输入电压Vin的其中一个,每个电容的上极板连接到一个节点F,该节点作为数模转换器的输出节点,并且该节点电荷守恒。
冗余电容的电容值为Cu,其下极板通过开关选择接输入电压Vin或者接R2R电阻阵列单元的输出电压,即连接第n节点Xn,其上极板和二进制电容阵列的上极板连接在一起。
为了具体说明本发明的工作原理和工作过程,将本发明提出的阻容混合型数模转换DAC阵列结构应用于逐次逼近型模数转换器SAR ADC,如图3所示,将本发明的数模转换器的输出节点Y与比较器的正输入端相接,比较器的负输入端接共模电压Vcm,比较器输出接数字逻辑部分,由数字逻辑提供本发明的阻容混合型数模转换器中各个开关的控制信号并输出SAR ADC的n+m位数字码Dout。
具体工作过程可分为三个步骤:
第一步是采样模式:通过开关组Sn+1到Sn+m+2将冗余电容和电容阵列单元中的所有电容的下极板连接到输入电压Vin,通过连接在比较器正输入端和负输入端之间的开关S0将上极板连接到比较器负输入端连接的共模电压Vcm,这样电容上极板(即输出节点Y)存储了与输入电压Vin成正比的电荷:
QY=-2mCu(Vin-Vcm) (1)
第二步是保持模式:电容阵列单元中电容上极板接地的开关断开,通过开关组Sn+2到Sn+m+2将电容阵列单元中所有电容的下极板接地,同时开关Sn+1将冗余电容接到R2R电阻阵列单元的输出端节点即第n节点Xn,且电阻阵列单元中开关组S1到Sn也接地,这样输出节点Y的电压变成:
VY=-(Vin-Vcm)+1/2mVxn (2)
其中Vxn为R2R电阻阵列单元的输出电压,即经过低n位量化产生。由于开关组S1到Sn接地,故Vxn此时为0。
第三步是再分配模式:其基本思路类似二分法,为从最高位到最低位依次进行遍历比较,不断的改变输出节点Y的电压值VY,使其逐步与共模电压Vcm的值逼近。在本发明中,在高m位的比较中是通过直接改变电容阵列单元中电容接地或接参考电压Vref而改变输出节点Y的电压值VY;在低n位的比较中是先通过R2R电阻阵列单元结构改变第n节点的电压值Vxn,并将其作为冗余电容的参考电压,进而改变输出节点Y的电压值VY。下面具体分析该流程:
先对SAR ADC输出的高m位的比较进行分析:首先确定SAR ADC的最高位(MSB),由于采用温度码设计,即先通过开关Sn+m+1和Sn+m+2将电容阵列单元的第m和第m+1个电容值为2m-2Cu的电容的下极板连接到参考电压Vref,这时候的等效电路即是两个等值电容串联组成的分压器,这一步使得输出节点F的电压值VY增加了1/2Vref,即:
VY=-(Vin-Vcm)+1/2Vref+1/2mVxn (3)
如果VY<Vcm,即Vin>1/2Vref,那么比较器输出0,SAR DAC输出的最高位MSB(Dn+m)为1,开关Sn+m+1和Sn+m+2保持现状不动;如果VY>Vcm,即Vin<1/2Vref,那么比较器输出1,SAR DAC输出的最高位MSB(Dn+m)为0,需要将开关Sn+m+2接回到地。
在次高位的确定中,若SAR DAC输出的最高位Dn+m为1,则通过开关Sn+m将电容阵列单元中电容值为2m-2Cu的第m-1个的电容的下极板连接到参考电压Vref;若SAR DAC输出的最高位Dn+m为0,则所有开关保持现状不动,这会使输出节点F的电压值VY增加1/4Vref,即:
VY=-(Vin-Vcm)+Dn+m×1/2Vref+1/4Vref+1/2mVxn (4)
如果VY<Vcm,那么比较器输出0,SAR DAC输出的次高位Dn+m-1为1,开关组保持现状不动;如果VY>Vcm,那么比较器输出1,SAR DAC输出的次高位Dn+m-1为0,需要将控制次高位对应电容的开关接回到地,具体做法为若此时SAR DAC输出的最高位Dn+m为1,则将开关Sn+m接地,若此时SAR DAC输出的最高位Dn+m为0,则将开关Sn+m+1接地。
相似的,第三高位的测试可以通过将该高位对应的电容下极板连接到参考电压Vref来实现,这会使输出节点F的电压值VY增加1/8Vref。依此类推,通过二进制电容阵列单元的转换过程直到第n+1位确定为止,至此完成了高m位的比较,此时输出节点Y上的电压为:
接下来对低n位进行分析:对于R2R电阻阵列单元结构来说,第i个(i∈[2,n+1])电阻阵列单元中的串联结构所对应的开关若接参考电压Vref,则该位对第n节点电压值Vxn的贡献为:
Vxn=1/2n+2-iVref (6)
首先确定第n位,将开关Sn接至参考电压Vref,开关S1到Sn-1保持接地不变,由于从第n节点Xn向左看去电阻值为2Ru,因此此时第n节点Xn处的电压值为:
Vxn=1/2Vref (7)
结合公式(5),此时输出节点Y上的电压为:
VY=-(Vin-Vcm)+Dn+m×1/2Vref+Dn+m-1×1/4Vref+…+Dn+1×1/2mVref+1/2m+1Vref (8)
如果VY<Vcm,那么比较器输出0,SAR ADC第n位输出Dn为1,开关Sn保持现状不动;如果VY>Vcm,那么比较器输出1,SAR ADC第n位输出Dn为0,需要将开关Sn接回到地。依此类推,通过R2R电阻阵列单元的转换过程直到最低位确定为止。至此全部SAR ADC输出的n+m位转化过程结束,此时第n节点Xn的电压为:
Vxn=Dn×1/2Vref+Dn-1×1/4Vref+…+D1×1/2nVref (9)
结合公式(8),此时输出节点Y上的电压为:
VY=-(Vin-Vcm)+Dn+m×1/2Vref+Dn+m-1×1/4Vref+…+D1×1/2m+nVref (10)
即SAR ADC的精度达到了n+m位。
在采用电容阵列的DAC中,电容失配会对DAC的线性度产生影响,尤其是微分非线性(DNL),DNL与总的切换电容有关。若单位电容Cu的失配统计的标准差为σ(Cu),那么容值为2jCu电容的标准差为2jσ(Cu),那么切换该电容对DNL的贡献为:
若采用传统的二进制电容阵列实现n+m位DAC一共需要2n+m个单位电容,理论上对于n+m位的二进制电容阵列而言,DNL最差的情况出现在011…11切换到100…00的过程中,一共切换了2n+m-1个单位电容,则这一步切换理论上对DNL的贡献为:
而采用本发明提出的阻容混合型阵列实现n+m位DAC一共只需要3n+1个单位电阻以及2m个单位电容值的电容。由于只有高m位采用二进制电容阵列结构,并且最高的两位通过采用温度码实现,因此在011…11切换到100…00的过程中,最高位对应的容值为2m-1Cu的电容是由两个2m-2Cu的电容并联而成,并且其中一个2m-2Cu的电容也对应着次高位,因此一共只切换了2m-1-1个单位电容值的电容,从而降低DNL。这一步切换理论上对DNL的贡献为:
通过对比公式(12)、(13)可以看出,在本发明中,DNL得到了显著的降低。而且本发明中电容阵列一共只用到了2m个单位电容值的电容,相比于传统二进制电容阵列的2n+m个单位电容而言,面积要小很多,因此在本发明中在面积上有更大的裕度,因此可采用更大的单位电容以降低DNL。
需要注意的是,减小高m位电容阵列单元的m值可以提高线性度并减小面积,但低n位R2R电阻阵列单元的n值增大会增加静态功耗,所以需要结合具体需求来调节选取n和m的值,使得本发明提出的数模转换器在功耗、线性度和面积等方面有一个比较均衡的效果。
综上所述,本发明提出了一种阻容混合型数模转换器,具有面积小、线性度高的特点;并且可以通过调节R2R电阻阵列单元和二进制电容阵列单元的比例,有效的在功耗、线性度和面积等方面进行折衷,以满足不同指标SAR ADC对于DAC的要求。值得说明的是,本发明提出的数模转换器不局限于应用于SAR ADC,可以单独作为DAC使用,也可作为其他ADC里的DAC使用。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。
Claims (1)
1.一种阻容混合型数模转换器,其特征在于,包括电阻阵列单元、电容阵列单元和冗余电容;
所述电阻阵列单元包括n+1个串联单元,每个所述串联单元包括串联的两个单位电阻,其中n为正整数;
第2至第n+1个所述串联单元的一端依次记为第一节点至第n节点,另一端分别通过开关连接地电压或参考电压;
所述第一节点至第n节点中每两个相邻节点之间连接一个单位电阻;
第一个所述串联单元的一端连接地电压,另一端连接所述第一节点;
所述电容阵列包括m+1个电容,其中m为正整数;
其中第1至第m-1个电容的电容值依次为Cu、2Cu、22Cu、……2m-3Cu、2m-2Cu,第m和第m+1个电容的电容值均为2m-2Cu,Cu为单位电容值;
所述m+1个电容的一端分别通过开关连接地电压、输入电压或参考电压的其中之一,另一端均相连并作为所述数模转换器的输出节点;
所述冗余电容一端通过开关连接所述第n节点或输入电压,另一端连接所述数模转换器的输出节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810765585.4A CN109004934B (zh) | 2018-07-12 | 2018-07-12 | 一种阻容混合型数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810765585.4A CN109004934B (zh) | 2018-07-12 | 2018-07-12 | 一种阻容混合型数模转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109004934A CN109004934A (zh) | 2018-12-14 |
CN109004934B true CN109004934B (zh) | 2021-09-24 |
Family
ID=64599487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810765585.4A Expired - Fee Related CN109004934B (zh) | 2018-07-12 | 2018-07-12 | 一种阻容混合型数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109004934B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109586725B (zh) * | 2018-12-22 | 2023-04-28 | 成都华微科技有限公司 | 超高精度r-2r电阻网络开关阵列 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154162A (en) * | 1999-01-06 | 2000-11-28 | Centillium Communications, Inc. | Dual-stage switched-capacitor DAC with scrambled MSB's |
CN1671054A (zh) * | 2004-03-15 | 2005-09-21 | 中芯国际集成电路制造(上海)有限公司 | 用于低非线性度模-数转换器的器件与方法 |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
CN104660262A (zh) * | 2013-11-25 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 电容型sar adc |
CN105827245A (zh) * | 2016-03-14 | 2016-08-03 | 中国电子科技集团公司第五十八研究所 | 一种逐次逼近式模数转换器结构 |
CN106877869A (zh) * | 2017-02-10 | 2017-06-20 | 电子科技大学 | 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法 |
CN107819465A (zh) * | 2017-10-25 | 2018-03-20 | 深圳锐越微技术有限公司 | SoC基带芯片及其电流舵数模转换器的失配校准电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188754B2 (en) * | 2009-07-15 | 2012-05-29 | Maxim Integrated Products, Inc. | Method and apparatus for sensing capacitance value and converting it into digital format |
-
2018
- 2018-07-12 CN CN201810765585.4A patent/CN109004934B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154162A (en) * | 1999-01-06 | 2000-11-28 | Centillium Communications, Inc. | Dual-stage switched-capacitor DAC with scrambled MSB's |
CN1671054A (zh) * | 2004-03-15 | 2005-09-21 | 中芯国际集成电路制造(上海)有限公司 | 用于低非线性度模-数转换器的器件与方法 |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
CN104660262A (zh) * | 2013-11-25 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 电容型sar adc |
CN105827245A (zh) * | 2016-03-14 | 2016-08-03 | 中国电子科技集团公司第五十八研究所 | 一种逐次逼近式模数转换器结构 |
CN106877869A (zh) * | 2017-02-10 | 2017-06-20 | 电子科技大学 | 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法 |
CN107819465A (zh) * | 2017-10-25 | 2018-03-20 | 深圳锐越微技术有限公司 | SoC基带芯片及其电流舵数模转换器的失配校准电路 |
Non-Patent Citations (2)
Title |
---|
A high performance 90 nm CMOS SAR ADC with hybrid architecture;Tong Xingyuan 等;《Journal of Semiconductors》;20100131;第31卷(第1期);第1-7页 * |
混合结构逐次逼近模数转换器研究与设计;武海军;《中国博士学位论文全文数据库 信息科技辑》;20141215;第I135-47页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109004934A (zh) | 2018-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199746B1 (en) | Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter | |
US7746262B2 (en) | Coding method for digital to analog converter of a SAR analog to digital converter | |
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
KR102289432B1 (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
US5627537A (en) | Differential string DAC with improved integral non-linearity performance | |
CN112636757B (zh) | 逐次逼近型模数转换器及其失调补偿方法 | |
KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
CN112332849B (zh) | 一种实现低功耗低噪声的数模转换器和模数转换器 | |
CN108155909B (zh) | 一种电容分段结构逐次逼近型模数转换器 | |
KR20180044232A (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
CN115099182B (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
CN111756380A (zh) | 一种共享桥接电容阵列的两步式逐次逼近型模数转换器 | |
CN111585577A (zh) | 一种用于逐次逼近型模数转换器的电容阵列开关方法 | |
CN112953535A (zh) | 分段结构模数转换器增益误差校准装置及方法 | |
CN114614821B (zh) | 基于差分结构的sar adc失调误差校正方法及电路 | |
US9887703B1 (en) | Area efficient digital to analog and analog to digital converters | |
CN109004934B (zh) | 一种阻容混合型数模转换器 | |
CN109586726B (zh) | 分段式数模转换器 | |
CN116599535A (zh) | 一种基于单位桥接电容的三段式电容阵列结构及方法 | |
CN114531153A (zh) | 带有数字增强技术的逐次逼近型模数转换器、电路及设备 | |
CN109936370B (zh) | 一种应用于sar adc的低功耗开关算法 | |
CN109039337B (zh) | 基于预加重的逐次逼近型模数转换器 | |
CN113131940B (zh) | 一种用于电容型逐次逼近模数转换器的电容排序电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210924 |