CN115020446A - 显示屏及其制作方法、终端设备 - Google Patents

Abstract

本申请实施例提供一种显示屏及其制作方法、终端设备，应用于终端技术领域。该显示屏包括衬底、设置在衬底上的多个感光单元，以及设置在感光单元远离衬底一侧的应力防护层，该应力防护层包括多个第一应力防护结构，且每个第一应力防护结构在衬底上的正投影，覆盖感光单元在衬底上的正投影。通过第一应力防护结构对感光单元进行刚性加固，当受到外部的机械应力作用时，通过第一应力防护结构减少作用于感光单元的应力，从而减小感光单元因应力作用而产生的形变，提高了感光单元的性能的稳定性，从而提高光电传感器的性能的稳定性。

Description

显示屏及其制作方法、终端设备

技术领域

本申请涉及终端技术领域，尤其涉及一种显示屏及其制作方法、终端设备。

背景技术

随着终端设备的快速发展，在终端设备上集成有各种光电传感器以实现相应的功能，如在终端设备上设置接近光传感器、环境光传感器、指纹传感器等光电传感器。

当终端设备受到外部的机械应力作用时，显示屏内设置的光电传感器，会因为应力而发生形变，从而影响光电传感器的性能。

发明内容

本申请实施例提供一种显示屏及其制作方法、终端设备，通过在显示屏中设置覆盖感光单元的第一应力防护结构，采用第一应力防护结构对感光单元进行刚性加固，减少应力对感光单元造成的形变，提高光电传感器的性能。

第一方面，本申请实施例提出一种显示屏，包括衬底、设置在衬底上的光电传感器，以及设置在光电传感器远离衬底一侧的应力防护层；光电传感器包括多个感光单元，应力防护层包括多个第一应力防护结构，每个第一应力防护结构在衬底上的正投影，覆盖感光单元在衬底上的正投影。

这样，通过第一应力防护结构对感光单元进行刚性加固，当受到外部的机械应力作用时，通过第一应力防护结构减少作用于感光单元的应力，从而减小感光单元因应力作用而产生的形变，提高了感光单元的性能的稳定性，从而提高光电传感器的性能的稳定性。

在一种可选的实现方式中，第一应力防护结构与感光单元一一对应，且相邻两个感光单元对应的第一应力防护结构断开设置。这样，通过将相邻两个感光单元对应的第一应力防护结构断开设置，使得相邻两个感光单元之间的像素单元内的导电膜层在通过过孔实现连接时，可降低过孔的制作工艺难度，且降低两层导电膜层在过孔内出现断裂的概率。

在一种可选的实现方式中，光电传感器还包括信号读取电路和放大电路，信号读取电路分别与各个感光单元以及放大电路连接。这样，通过信号读取电路读取感光单元生成的感光信号，并通过放大电路对该感光信号进行放大，提高传输至驱动芯片的感光信号的信号强度。

在一种可选的实现方式中，应力防护层还包括第二应力防护结构，第二应力防护结构在衬底上的正投影，覆盖信号读取电路和放大电路在衬底上的正投影。这样，通过第二应力防护结构对信号读取电路和放大电路进行刚性加固，当终端设备受到外部的机械应力作用时，通过第二应力防护结构减少作用于信号读取电路和放大电路的应力，从而减小了信号读取电路和放大电路内的晶体管因外部应力作用而产生的形变，提高了信号读取电路和放大电路内的晶体管的稳定性，从而提高光电传感器的性能的稳定性。

在一种可选的实现方式中，应力防护层还包括第三应力防护结构和第四应力防护结构，第三应力防护结构与第四应力防护结构断开设置；第三应力防护结构在衬底上的正投影覆盖信号读取电路在衬底上的正投影，第四应力防护结构在衬底上的正投影覆盖放大电路在衬底上的正投影。这样，通过第三应力防护结构对信号读取电路进行刚性加固，当终端设备受到外部的机械应力作用时，通过第三应力防护结构减少作用于信号读取电路的应力；而通过第四应力防护结构对放大电路进行刚性加固，当终端设备受到外部的机械应力作用时，通过第四应力防护结构减少作用于放大电路的应力。

在一种可选的实现方式中，应力防护层包括至少一层有机防护层。这样，采用有机材料制作应力防护层，可降低应力防护层的图案化处理的难度，便于应力防护层的制作。

在一种可选的实现方式中，每个感光单元包括至少一个感光元件，每个感光元件为第一晶体管；第一晶体管包括层叠设置的有源层、栅极绝缘层、栅极层、层间介质层以及源漏电极层，源漏电极层包括源极和漏极，且源极和漏极分别通过贯穿层间介质层和栅极绝缘层的过孔与有源层连接；有源层包括沟道区和位于沟道区两侧的掺杂区，掺杂区内的掺杂离子为P型离子。这样，采用第一晶体管作为感光单元，使得感光元件与OLED屏幕的制作工艺兼容，便于在OLED显示屏上集成该感光元件。

在一种可选的实现方式中，第一晶体管的栅极层为第一导电层，且第一导电层的材料为透明导电材料。这样，通过采用透明导电材料制作第一晶体管的栅极层，可提高入射至第一晶体管的有源层的入射光的强度，从而提高生成的感光信号的强度。

在一种可选的实现方式中，信号读取电路中的晶体管和放大电路中的晶体管为第二晶体管，第二晶体管的栅极层包括层叠设置的第一导电层和第二导电层，第二导电层位于第一导电层远离衬底的一侧；第二导电层在衬底上的正投影，覆盖第一导电层在衬底上的正投影，且第二导电层的材料为遮光导电材料。这样，采用遮光导电材料制作得到第二导电层，且通过第二导电层对第一导电层进行覆盖，减少入射至第二晶体管的沟道区的入射光的强度，从而减少第二晶体管产生的漏电流。

在一种可选的实现方式中，显示屏具有显示区和围绕显示区的非显示区，多个感光单元均匀分布在显示区内，信号读取电路和放大电路位于非显示区内。这样，通过将感光单元设置在显示区内，可减少光电传感器在非显示区内的占用面积，从而提高终端设备的屏占比。

第二方面，本申请实施例提出一种显示屏的制作方法，包括：在衬底上形成光电传感器，光电传感器包括多个感光单元；在光电传感器远离衬底一侧形成应力防护层；其中，应力防护层包括多个第一应力防护结构，每个第一应力防护结构在衬底上的正投影，覆盖感光单元在衬底上的正投影。

在一种可选的实现方式中，光电传感器还包括信号读取电路和放大电路；每个感光单元包括至少一个感光元件，每个感光元件为第一晶体管，信号读取电路中的晶体管和放大电路中的晶体管为第二晶体管；在衬底上形成光电传感器，包括：在衬底上形成第一晶体管的有源层和第二晶体管的有源层；形成栅极绝缘层，栅极绝缘层覆盖第一晶体管的有源层和第二晶体管的有源层；在栅极绝缘层上形成第一晶体管的栅极层和第二晶体管的栅极层；形成层间介质层，层间介质层覆盖第一晶体管的栅极层和第二晶体管的栅极层；在层间介质层上形成第一晶体管的源极和漏极，以及第二晶体管的源极和漏极。

这样，第一晶体管的有源层可称为第一有源层，第一晶体管的栅极层可称为第一栅极层，第一晶体管的有源可称为第一源极，第一晶体管的漏极可称为第一漏极；第二晶体管的有源层可称为第二有源层，第二晶体管的栅极层可称为第二栅极层，第二晶体管的源极可称为第二源极，第二晶体管的漏极可称为第二漏极。

在一种可选的实现方式中，在栅极绝缘层上形成第一晶体管的栅极层和第二晶体管的栅极层，包括：在栅极绝缘层上依次形成第一导电薄膜和第二导电薄膜；采用半色调掩模板对第一导电薄膜和第二导电薄膜进行图案化处理，形成第一晶体管的栅极层和第二晶体管的栅极层；其中，第一晶体管的栅极层为第一导电层，第二晶体管的栅极层包括层叠设置的第一导电层和第二导电层；第一导电层是对第一导电薄膜进行图案化处理得到的，第二导电层是对第二导电薄膜进行图案化处理得到的。

在一种可选的实现方式中，在栅极绝缘层上形成第一晶体管的栅极层和第二晶体管的栅极层，包括：在栅极绝缘层上形成第一导电薄膜；对第一导电薄膜进行图案化处理，形成第一晶体管的栅极层，以及第二晶体管的栅极层包括的第一导电层，第一晶体管的栅极层为第一导电层；在第一导电层远离衬底的一侧形成第二导电薄膜；对第二导电薄膜进行图案化处理，形成第二晶体管的栅极层包括的第二导电层。

第三方面，本申请实施例提出一种终端设备，包括驱动芯片以及上述的显示屏，驱动芯片与显示屏包括的放大电路的信号输出端连接。

第二方面和第三方面的各可能的实现方式，效果与第一方面以及第一方面的可能的设计中的效果类似，在此不再赘述。

附图说明

图1为本申请实施例提供的一种终端设备的结构示意图；

图2为本申请实施例提供的一种显示屏的结构示意图；

图3为本申请实施例提供的感光单元的平面结构示意图；

图4为沿图3所示的截面B-B’得到的剖视图；

图5为本申请实施例提供的信号读取电路或放大电路中的晶体管的剖视图；

图6为本申请实施例提供的另一种显示屏的结构示意图；

图7为本申请实施例提供的感光单元、信号读取电路、放大电路与驱动芯片之间的连接示意图；

图8为本申请实施例提供的一种显示屏的制作方法的流程图。

具体实施方式

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一芯片和第二芯片仅仅是为了区分不同的芯片，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

目前，在终端设备上集成有各种光电传感器以实现相应的功能。例如，在终端设备上设置有接近光传感器，将接近光传感器生成的感光信号输出至驱动芯片，以检测是否有遮挡物接近终端设备，因此，终端设备可以利用接近光传感器检测用户手持终端设备贴近耳朵通话，以便自动熄灭屏幕达到省电的目的，接近光传感器也可用于皮套模式，口袋模式自动解锁与锁屏等；和/或，在终端设备上设置环境光传感器，将环境光传感器生成的感光信号输出至驱动芯片，以检测环境光亮度，终端设备可以根据感知的环境光亮度自适应调节显示屏亮度，环境光传感器也可用于拍照时自动调节白平衡，环境光传感器还可以与接近光传感器配合，检测终端设备是否在口袋里，以防误触。

其中，光电传感器包括多个感光单元、与各个感光单元连接的信号读取电路，以及与信号读取电路的输出端连接的放大电路，放大电路的信号输出端与驱动芯片通过走线连接。该感光单元可以包括多个并联的感光元件，该感光元件可以为光电晶体管。

但是，在终端设备的实际使用过程中，终端设备可能会受到外部的机械应力作用，如终端设备发生弯折，或者终端设备受到外部物体的撞击等情况，则外部的应力会作用到显示屏内设置的感光单元上，从而导致感光单元内的光电晶体管发生形变，从而影响感光单元内的晶体管的性能的稳定性。例如，当感光单元内的光电晶体管发生形变后，光电晶体管的阈值电压会发生偏移，甚至出现无法感光等问题。

基于此，本申请实施例提供了一种显示屏，该显示屏包括衬底、设置在衬底上的多个感光单元，以及设置在感光单元远离衬底一侧的应力防护层，该应力防护层包括多个第一应力防护结构，且每个第一应力防护结构在衬底上的正投影，覆盖感光单元在衬底上的正投影。通过第一应力防护结构对感光单元进行刚性加固，当受到外部的机械应力作用时，通过第一应力防护结构减少作用于感光单元的应力，从而减小感光单元因应力作用而产生的形变，提高了感光单元的性能的稳定性，从而提高光电传感器的性能的稳定性。

本申请实施例提供的显示屏可以应用在终端设备中，该显示屏可以为有机发光二极管(organic light-emittingdiode，OLED)显示屏，该终端设备可以为手机、平板电脑、笔记本电脑、可穿戴设备等设置有光电传感器，且需要对光电传感器内的感光单元进行应力防护的设备，本申请实施例对终端设备所采用的具体技术和具体设备形态不做限定。

如图1所示，终端设备100包括显示屏10和壳体20，显示屏10安装于壳体20上，并覆盖该容纳腔，其用于显示图像或视频等，在显示屏10中可集成有光电传感器，该光电传感器包括多个感光单元，与各个感光单元连接的信号读取电路，以及与信号读取电路的输出端连接的放大电路，放大电路的信号输出端通过走线与驱动芯片连接。

在入射光照射到感光单元上时，感光单元将接收到入射光的光信号转换为相应的感光信号，并经过信号读取电路读出，信号读取电路读取到的感光信号传输至放大电路的信号输入端，放大电路对输入的感光信号进行放大，放大后的感光信号输入至驱动芯片，驱动芯片根据接收到的感光信号进行检测。

示意性的，图2为本申请实施例提供的一种显示屏的结构示意图。参照图2所示，显示屏10具有显示区11和围绕显示区11的非显示区12，在显示区11内设置有多个像素单元(未在图2中示出)，且在显示区11内还设置有多个感光单元31，而在非显示区12内设置有信号读取电路32和放大电路40。

在本申请实施例中，多个感光单元31均匀分布在显示区11内。例如，如图2所示，在显示区11内阵列分布有4×3个感光单元31，即在显示屏10的行方向上均匀设置有3个感光单元31，在显示屏10的列方向上均匀设置有4个感光单元31；并且，沿着显示屏10的行方向上，相邻两个感光单元31之间的间距均相等，沿着显示屏10的列方向上，相邻两个感光单元31之间的间距也均相等，从而实现多个感光单元31均匀分布在显示区11内。通过将感光单元31设置在显示区11内，从而减少光电传感器在非显示区12内的占用面积，从而提高终端设备的屏占比。

当然，可以理解的是，显示区11内设置的感光单元31的数量不局限于图2所示的12个，其还可以为其他数量，例如，显示区11内阵列分布有8×8个感光单元31，即显示屏10的行方向上均匀设置有8个感光单元31，在显示屏10的列方向上也均匀设置有8个感光单元31。

另外，与放大电路40的信号输出端连接的驱动芯片50，也可设置在显示屏10的非显示区12内。具体的，驱动芯片50可直接绑定在非显示区12内，也可采用柔性线路板(flexible printed circuit，FPC)将驱动芯片50绑定在显示屏10的非显示区12内，本申请实施例对此不作限定。

需要说明的是，如图2所示，可将信号读取电路32和放大电路40均设置在非显示区12的上边框处，而将驱动芯片50设置在非显示区12的下边框处；当然，信号读取电路32、放大电路40和驱动芯片50在显示屏10的位置，不局限于图2示出的位置关系，其可以根据实际产品需求变更其位置，本申请实施例对此不作限定。

图3为图2所示的区域A的实际结构示意图，每个感光单元31分别与控制信号线V0、高电平信号线VDD以及第一输出信号线Out1连接。控制信号线V0沿显示屏10的行方向延伸，控制信号线V0的数量与显示屏10中分布的感光单元31的行数相等，位于同一行的多个感光单元31与同一条控制信号线V0连接；而高电平信号线VDD和第一输出信号线Out1沿显示屏10的列方向延伸，高电平信号线VDD的数量与显示屏10中分布的感光单元31的列数相等，位于同一列的多个感光单元31与同一条高电平信号线VDD连接，且第一输出信号线Out1的数量与显示屏10中分布的感光单元31的列数也相等，位于同一列的多个感光单元31与同一条第一输出信号线Out1连接。

感光单元31包括至少一个感光元件，每个感光元件为第一晶体管，该第一晶体管也可称为光电晶体管，当感光单元31包括多个光电晶体管，该多个光电晶体管并联连接，例如，每个感光单元31包括50个至1000个并联的光电晶体管。

具体的，在同一感光单元31中，每个光电晶体管的第一栅极层均与控制信号线V0连接，每个光电晶体管的源极均与高电平信号线VDD连接，每个光电晶体管的漏极均与第一输出信号线Out1连接。

在控制信号线V0输入的控制电压以及高电平信号线VDD输入的高电平电压的作用下，使得感光单元31中的光电晶体管工作在截止区，但是，由于光电晶体管存在一定的漏电流，当光电晶体管受到入射光的照射时，其会产生特性漂移，从而导致漏电流增加，当入射光的强度越大时，光电晶体管生成的漏电流越大，此时，该漏电流也可称为感光信号的光电流。

当每个感光单元31中包括的并联的光电晶体管的数量越多时，感光单元31在受到入射光的照射时，生成的感光信号的光电流越大，但是，若其中一个光电晶体管短路时，会导致整个感光单元31发生短路，因此，通过将感光单元31包括的光电晶体管的数量合理设置在50个至1000个，在提高感光单元31生成的感光信号的光电流的同时，降低感光单元31发生短路的概率。

在实际产品中，如图3所示，显示屏10还包括衬底101，感光单元31设置在衬底101上，当然，信号读取电路32和放大电路40也均设置在衬底101上。该衬底101可以为刚性衬底，如玻璃衬底等，或者，该衬底101也可以为柔性衬底，如聚酰亚胺(polyimide，PI)等。

如图4所示，感光单元31中的光电晶体管包括：层叠设置的第一有源层311、第一栅极绝缘层312、第一栅极层313、第一层间介质层314以及第一源漏电极层，该第一源漏电极层包括第一源极315和第一漏极316，且第一源极315和第一漏极316分别通过贯穿第一层间介质层314和第一栅极绝缘层312的过孔与第一有源层311连接。

第一有源层311的材料为低温多晶硅(low temperature poly-silicon，LTPS)，其包括第一沟道区3111和位于第一沟道区3111两侧的掺杂区，即第一掺杂区3112和第二掺杂区3113，第一掺杂区3112和第二掺杂区3113内的掺杂离子为P型离子，因此，通过在第一沟道区3111两侧掺杂P型离子，使得该光电晶体管为P型晶体管。

而第一栅极绝缘层312的材料为无机绝缘材料，如该第一栅极绝缘层312为氮化硅层，或者该第一栅极绝缘层312为氧化硅层，或者，该第一栅极绝缘层312为氮化硅层和氧化硅层的叠层结构。相应的，第一层间介质层314的材料也可以为无机绝缘材料，如该第一层间介质层314为氮化硅层，或者该第一层间介质层314为氧化硅层，或者，该第一层间介质层314为氮化硅层和氧化硅层的叠层结构。第一源极315和第一漏极316的材料为导电材料，如第一源极315和第一漏极316的材料为铜等金属材料。

具体的，第一源极315是通过贯穿第一层间介质层314和第一栅极绝缘层312的过孔与第一掺杂区3112连接，第一漏极316是通过贯穿第一层间介质层314和第一栅极绝缘层312的过孔与第二掺杂区3113连接。

由于OLED显示屏内设置的像素单元所包括的像素驱动电路，其中设置的开关晶体管和驱动晶体管可以均采用PMOS管，其有源层材料均为低温多晶硅；或者，像素驱动电路中设置的驱动晶体管为PMOS管，其有源层材料为低温多晶硅，而开关晶体管为NMOS管，其有源层材料为铟镓锌氧化物(indium gallium zinc oxide，IGZO)。因此，通过采用P型的光电晶体管制作得到感光元件，可使得感光元件与OLED屏幕的制作工艺兼容。

其中，光电晶体管的第一栅极层313为第一导电层，且第一导电层的材料为透明导电材料，该第一导电层的材料为氧化铟锡(indium tin oxide，ITO)，其厚度可以设置为

等。通过采用透明导电材料制作光电晶体管的第一栅极层313，可提高入射至第一有源层311的入射光的强度，从而提高生成的感光信号的强度。

需要说明的是，图4所示的光电晶体管为顶栅型晶体管，在一些产品中，该光电晶体管也可采用底栅型晶体管，此时，该光电晶体管包括层叠设置的第一栅极层、第一栅极绝缘层、第一有源层，以及部分覆盖第一有源层的第一源极和第一漏极。

另外，图3和图4中仅示出了一个光电晶体管代表感光单元31，可以理解的是，本申请实施例中的感光单元31还可以为多个并联的光电晶体管。

另外，该显示屏10还包括设置在衬底101上的信号读取电路32和放大电路40，信号读取电路32包括多个晶体管，放大电路40也包括多个晶体管，将信号读取电路32中的晶体管和放大电路40中的晶体管均称为第二晶体管。

如图5所示，第二晶体管也包括层叠设置的第二有源层321、第二栅极绝缘层322、第二栅极层323、第二层间介质层324和第二源漏电极层，该第二源漏电极层包括第二源极325和第二漏极326，且第二源极325和第二漏极326分别通过贯穿第二层间介质层324和第二栅极绝缘层322的过孔与第二有源层321连接。

第二有源层321包括第二沟道区3211和位于第二沟道区3211两侧的掺杂区，即第三掺杂区3212和第四掺杂区3213，具体的，第二源极325通过贯穿第二层间介质层324和第二栅极绝缘层322的过孔与第三掺杂区3212连接，第二漏极326通过贯穿第二层间介质层324和第二栅极绝缘层322的过孔与第四掺杂区3213连接。第三掺杂区3212和第四掺杂区3213内的掺杂离子，以及第二有源层321的材料，可根据对应的晶体管的具体类型决定。

其中，第二晶体管的第二栅极层323包括层叠设置的第一导电层3231和第二导电层3232，第二导电层3232位于第一导电层3231远离衬底101的一侧。第一导电层3231的材料为透明导电材料，例如，该第一导电层3231的材料为ITO；第二导电层3232的材料为遮光导电材料，例如，该第二导电层3232的材料为Mo(钼)。

并且，第二导电层3232在衬底101上的正投影，覆盖第一导电层3231在衬底101上的正投影。在一些实施例中，第二导电层3232在衬底101上的正投影与第一导电层3231在衬底101上的正投影完全重合，此时，第二导电层3232在衬底101上的正投影的面积，等于第一导电层3231在衬底101上的正投影的面积；在另一些实施例中，第二导电层3232除了覆盖第一导电层3231外，还覆盖部分的第二栅极绝缘层322，此时，第二导电层3232在衬底101上的正投影的面积，大于第一导电层3231在衬底101上的正投影的面积。

另外，第二有源层321和第一有源层311可同层设置在衬底101上，第二栅极绝缘层322和第一栅极绝缘层312可同层设置，且材料相同，第二层间介质层324和第一层间介质层314可同层设置，且材料相同，第二源漏电极层与第一源漏电极层可同层设置，且材料相同。

本申请实施例通过采用遮光导电材料制作得到第二导电层3232，且通过第二导电层3232对第一导电层3231进行覆盖，减少入射至第二有源层321中的第二沟道区3211的入射光的强度，从而减少第二晶体管产生的漏电流。另外，采用第一导电层3231和第二导电层3232共同作为第二晶体管的第二栅极层323，还可在一定程度上可减少第二晶体管的第二栅极层323对应的走线电阻。

需要说明的是，图5所示的第二晶体管为顶栅型晶体管，在一些产品中，该第二晶体管也可采用底栅型晶体管。并且，图5仅示出了一个第二晶体管，来表示信号读取电路32和放大电路40包括的所有晶体管，实际上，信号读取电路32和放大电路40均包括多个晶体管。

在本申请实施例中，为了减小外部的机械应力对光电传感器造成的形变，可在光电传感器远离衬底101一侧设置应力防护层，如图2至图4所示，该应力防护层包括多个第一应力防护结构61，该第一应力防护结构61直接覆盖在感光单元31远离衬底101一侧的表面上，即第一应力防护结构61可以与感光单元31中的光电晶体管的第一层间介质层314、第一源极315和第一漏极316直接接触，使得每个第一应力防护结构61在衬底101上的正投影，覆盖感光单元31在衬底101上的正投影。

在实际产品中，第一应力防护结构61还与感光单元31所在区域之外的部分衬底101接触，此时，第一应力防护结构61在衬底101上的正投影的面积，大于感光单元31在衬底101上的正投影的面积。

如图4所示，相邻两个感光单元31之间的第一栅极绝缘层312断开设置，且相邻两个感光单元31之间的第一层间介质层314也断开设置，当然，可以理解的是，相邻两个感光单元31之间的第一栅极绝缘层312也可以是连接的，相邻两个感光单元31之间的第一层间介质层314也连接。

因此，本申请实施例通过第一应力防护结构61对感光单元31进行刚性加固，当受到外部的机械应力作用时，通过第一应力防护结构61减少作用于感光单元31的应力，从而减小感光单元31因应力作用而产生的形变，提高了感光单元31内的光电晶体管的性能的稳定性，从而提高光电传感器的性能的稳定性。

在一些实施例中，第一应力防护结构61与感光单元31一一对应，且每个第一应力防护结构61在衬底101上的正投影，覆盖一个感光单元31在衬底101上的正投影，而相邻两个感光单元31对应的第一应力防护结构61断开设置。

此时，第一应力防护结构61的数量与感光单元31的数量相等，第一应力防护结构61的分布方式与感光单元31的分布方式也相同。也就是说，当光电传感器包括M×N个阵列分布的感光单元31时，应力防护层也包括M×N个阵列分布的第一应力防护结构61，且每个第一应力防护结构61均位于显示区11内。

由于显示区11内不仅需要设置感光单元31，还需要设置像素单元，像素单元中的像素驱动电路以及发光器件中的一些需要连接的导电膜层不是同层设置，如发光器件的阳极与像素驱动电路中的驱动晶体管的漏极等不是同层设置的，此时，就需要对两层导电膜层之间的绝缘膜层进行刻蚀，形成贯穿的过孔，两层导电膜层通过贯穿的过孔实现连接。若不将相邻两个感光单元31对应的第一应力防护结构61断开设置，则还需要对两个感光单元31之间的应力防护层进行图案化处理，形成贯穿的过孔，但是，由于应力防护层的厚度较大，对应力防护层进行图案化处理形成过孔的难度较大；且两层导电膜层通过贯穿应力防护层的过孔实现连接时，由于应力防护层的厚度较大，而过孔的面积往往较小，从而容易导致两层导电膜层在过孔内出现断裂的情况。

因此，本申请实施例通过将相邻两个感光单元31对应的第一应力防护结构61断开设置，可降低像素单元内的两层导电膜层通过贯穿的过孔实现连接时，该过孔的制作工艺难度，且降低两层导电膜层在过孔内出现断裂的概率。

在本申请实施例中，应力防护层包括至少一层有机防护层，即第一应力防护结构61通过至少一层有机防护层制作得到，该有机防护层的材料为有机绝缘材料，例如，该有机防护层的材料为有机树脂或聚酰亚胺等。在一些实施例中，该有机树脂可以为感光型树脂，这样，在对感光型树脂薄膜进行图案化处理，形成有机防护层的过程中，可以不需要在感光型树脂薄膜上涂覆光刻胶，从而减少应力防护层的制作工序。

并且，相对于无机绝缘材料，有机绝缘材料的图案化处理的难度较低，因此，采用有机绝缘材料制作本申请实施例中的应力防护层，可降低应力防护层的图案化处理的难度，便于应力防护层的制作。

当应力防护层包括多层有机防护层时，各层有机防护层沿显示屏10的厚度方向(即从衬底101指向感光单元31所在的方向)依次层叠设置。例如，如图2所示，应力防护层包括2层有机防护层，使得第一应力防护结构61包括第一应力防护层611和第二应力防护层612，第一应力防护层611直接覆盖感光单元31，第二应力防护层612设置在第一应力防护层611远离感光单元31一侧的表面上。

当然，应力防护层包括的有机防护层的层数不均限于2层，且还可以为3层、4层等，当应力防护层包括的有机防护层的层数越多时，应力防护层的总厚度越大，从而使得作用于感光单元31的应力更小，但是其会影响显示屏10的厚度，因此，通过合理设置应力防护层包括的有机防护层的层数，在减小作用于感光单元31的应力的同时，使得显示屏10的厚度较薄。

需要说明的是，当应力防护层包括多层有机防护层时，各层有机防护层的厚度可以相等，也可以不等；当应力防护层包括多层有机防护层时，各层有机防护层的材料可以相同，也不可以不同；而各个感光单元31对应的第一应力防护结构61包括的有机防护层的层数可设置成相等，例如，每个感光单元31对应的第一应力防护结构61均包括两层有机防护层。

如图2和图5所示，应力防护层还包括第二应力防护结构62，第二应力防护结构62直接覆盖在信号读取电路31和放大电路40远离衬底101一侧的表面上，即第二应力防护结构62可以与第二晶体管中的第二层间介质层324、第二源极325和第二漏极326直接接触，且第二应力防护结构62还与第二晶体管所在区域之外的部分衬底101接触，使得第二应力防护结构62在衬底101上的正投影，覆盖信号读取电路32和放大电路40在衬底101上的正投影，此时，第二应力防护结构62在衬底101上的正投影的面积，大于信号读取电路32和放大电路40在衬底101上的正投影的面积。

当终端设备受到外部的机械应力作用时，该应力也可能作用到信号读取电路32和放大电路40所在的位置，导致信号读取电路32和放大电路40内的晶体管发生形变，从而影响信号读取电路32和放大电路40内的晶体管的稳定性。因此，本申请实施例可在显示屏10内设置覆盖信号读取电路32和放大电路40的第二应力防护结构62，通过第二应力防护结构62对信号读取电路32和放大电路40进行刚性加固，当终端设备受到外部的机械应力作用时，通过第二应力防护结构62减少作用于信号读取电路32和放大电路40的应力，从而减小了信号读取电路32和放大电路40内的晶体管因外部应力作用而产生的形变，提高了信号读取电路32和放大电路40内的晶体管的稳定性，从而提高光电传感器的性能的稳定性。

在一些实施例中，第二应力防护结构62包括的膜层数量，与第一应力防护结构61包括的膜层数量相等。例如，如图4所示，第一应力防护结构61包括第一应力防护层611和第二应力防护层612，如图5所示，第二应力防护结构62包括第三应力防护层621和第四应力防护层622。

在本申请实施例中，信号读取电路32的数量小于感光单元31的数量，而放大电路40的数量为1个。当信号读取电路32对感光信号的读取速度较快的情况下，本申请实施例中的信号读取电路的数量可以设置为1个，此时，所有的感光单元31所连接的第一输出信号线Out1，均与该信号读取电路的信号输入端连接；而当信号读取电路对感光信号的读取速度较慢的情况下，本申请实施例中的信号读取电路的数量可以设置为多个，如设置有4个信号读取电路。

而第二应力防护结构62的数量为1个，其可以对所有的信号读取电路32和放大电路40均进行覆盖，以减少作用于信号读取电路32和放大电路40的应力。并且，由于信号读取电路32和放大电路40均位于非显示区12内，因此，第二应力防护结构62也位于非显示区12内。

示意性的，图6为本申请实施例提供的另一种显示屏的结构示意图。参照图6所示，应力防护层还包括第三应力防护结构63和第四应力防护结构64，第三应力防护结构63与第四应力防护结构64断开设置，第三应力防护结构63和第四应力防护结构64的数量均为1个。

第三应力防护结构63直接覆盖在信号读取电路32远离衬底101一侧的表面上，使得第三应力防护结构63在衬底101上的正投影覆盖信号读取电路32在衬底101上的正投影，此时，第三应力防护结构63在衬底101上的正投影的面积，大于信号读取电路32在衬底101上的正投影的面积。

相应的，第四应力防护结构64直接覆盖在放大电路40远离衬底101一侧的表面上，使得第四应力防护结构64在衬底101上的正投影覆盖放大电路40在衬底101上的正投影，此时，第四应力防护结构64在衬底101上的正投影的面积，大于放大电路40在衬底101上的正投影的面积。

通过第三应力防护结构63对信号读取电路32进行刚性加固，当终端设备受到外部的机械应力作用时，通过第三应力防护结构63减少作用于信号读取电路32的应力，从而减小了信号读取电路32内的晶体管因外部应力作用而产生的形变；并且，通过第四应力防护结构64对放大电路40进行刚性加固，当终端设备受到外部的机械应力作用时，通过第四应力防护结构64减少作用于放大电路40应力，从而减小了放大电路40内的晶体管因外部应力作用而产生的形变。

需要说明的是，图6所示的显示屏10与图2所示的显示屏10，其区别在于对信号读取电路32和放大电路40进行刚性加固的应力防护结构的分布不同，图2中的第二应力防护结构62在衬底101上的正投影，覆盖信号读取电路32和放大电路40在衬底101上的正投影，而图6中的第三应力防护结构63在衬底101上的正投影覆盖信号读取电路32在衬底101上的正投影，第四应力防护结构64在衬底101上的正投影覆盖放大电路40在衬底101上的正投影，其余结构基本类似。

为了更清楚了理解本申请实施例中的感光单元31、信号读取电路32和放大电路40与驱动芯片50之间的连接关系，可参照图7所示，同一列感光单元31与同一条高电平信号线VDD连接，且该高电平信号线VDD与驱动芯片50的VDD引脚连接，驱动芯片50通过VDD引脚和高电平信号线VDD向感光单元31提供高电平电压；同一行感光单元31与同一条控制信号线V0连接，且该控制信号线V0与驱动芯片50的V0引脚连接，驱动芯片50通过V0引脚和控制信号线V0向感光单元31提供控制电压。

而同一列感光单元31还与同一条第一输出信号线Out1连接，该第一输出信号线Out1与信号读取电路31的信号输入端In1连接，并且，该信号读取电路32还分别与高电平信号线VDD、第一扫描信号线Scan1、初始化信号线Vint、第二扫描信号线Scan2、接地线GND、读取信号线Tx连接，而高电平信号线VDD、第一扫描信号线Scan1、初始化信号线Vint、第二扫描信号线Scan2、接地线GND、读取信号线Tx，均分别与驱动芯片50的对应引脚连接。

信号读取电路32的信号输出端Out2与放大电路40的信号输入端In2连接，且放大电路40还分别与高压信号线Vgh、低压信号线Vgl和第三输出信号线Out3连接，而高压信号线Vgh和低压信号线Vgl还分别与驱动芯片50的对应引脚连接，第三输出信号线Out3与驱动芯片50的输入引脚In3连接，使得本申请实施例中的感光单元31生成的感光信号，通过第一输出信号线Out1传输至信号读取电路32，信号读取电路32将读取的感光信号输入至放大电路40的信号输入端In2，感光信号经过放大电路40放大处理后，通过第三输出信号线Out3传输至驱动芯片50，通过驱动芯片50对放大后的感光信号进行识别。

需要说明的是，在一些实施例中，还可以按照实际需求，在放大电路40与驱动芯片50之间设置一些外挂电阻和/或外挂电容等，本申请实施例对此不作过多说明。

示意性的，图8为本申请实施例提供的一种显示屏的制作方法的流程图。参照图8所示，本申请实施例提供的一种显示屏的制作方法，具体可以包括如下步骤：

步骤801，在衬底上形成光电传感器。

在本申请实施例中，首先，提供一衬底101，然后，在该衬底101上形成光电传感器，该光电传感器包括形成在显示区11内的多个感光单元31，以及形成在非显示区12内的信号读取电路32和放大电路40，多个感光单元31与信号读取电路32的信号输入端连接，信号读取电路32的信号输出端与放大电路40的信号输入端连接，放大电路40的信号输出端通过第三输出信号线Out3延伸至驱动芯片50所在的位置，以便与驱动芯片50进行绑定。

其中，每个感光单元31包括至少一个感光元件，每个感光元件为第一晶体管，信号读取电路32中的晶体管和放大电路40中的晶体管为第二晶体管，第一晶体管和第二晶体管的具体形成过程如下：

首先，在衬底101上采用构图工艺形成第一晶体管的第一有源层311和第二晶体管的第二有源层321；然后，形成覆盖第一有源层311和第二有源层321的栅极绝缘层，该栅极绝缘层还可以覆盖第一有源层311和第二有源层321所在区域之外的衬底101，当第二栅极绝缘层322和第一栅极绝缘层312同层设置且相互连接时，可将第二栅极绝缘层322和第一栅极绝缘层312共同称为栅极绝缘层；接着，在栅极绝缘层上采用构图工艺形成第一晶体管的第一栅极层313和第二晶体管的第二栅极层323；然后，形成覆盖第一栅极层313和第二栅极层323的层间介质层，该层间介质层还可以覆盖第一栅极层313和第二栅极层323所在区域之外的栅极绝缘层，当第一层间介质层314和第二层间介质层324同层设置且相互连接时，可将第一层间介质层314和第二层间介质层324共同称为层间介质层；最后，在层间介质层上采用构图工艺，形成第一晶体管的第一源极315和第一漏极316，以及第二晶体管的第二源极325和第二漏极326。

由于第一晶体管的第一栅极层313为第一导电层，而第二晶体管的第二栅极层323包括层叠设置的第一导电层3231和第二导电层3232，因此，在形成第一晶体管的第一栅极层313和第二晶体管的第二栅极层323时，可采用如下两种方式制作得到。

一种可选的实施方式，采用溅射等工艺在栅极绝缘层上依次形成第一导电薄膜和第二导电薄膜，然后，在第二导电薄膜上涂覆光刻胶，接着，采用半色调掩模板对该光刻胶进行曝光，曝光后进行显影，然后采用刻蚀工艺进行刻蚀，从而形成第一晶体管的第一栅极层313和第二晶体管的第二栅极层323。

以第二导电薄膜上涂覆的光刻胶为负性光刻胶为例，在半色调掩膜板中，第二栅极层323对应区域处的光线透过率，大于第一栅极层313对应区域处的光线透过率，而第一栅极层313对应区域处的光线透过率，大于第二栅极层323和第一栅极层313所在区域之外的区域处的光线透过率。因此，在采用半色调掩膜板对光刻胶进行曝光显影后，第二栅极层323所在区域处的光刻胶被完全保留，第一栅极层313所在区域处的光刻胶被部分去除，第二栅极层323和第一栅极层313所在区域之外的区域处的光刻胶被完全去除；相应的，在采用刻蚀工艺对第一导电薄膜和第二导电薄膜进行刻蚀后，第二栅极层323处的第一导电薄膜和第二导电薄膜完全保留，使得第二栅极层323包括层叠设置的第一导电层3231和第二导电层3232，第一栅极层313所在区域处的第二导电薄膜被刻蚀，而第一导电薄膜未被刻蚀，使得第一栅极层313为第一导电层。

当然，该第二导电薄膜上涂覆的光刻胶也可以为正性光刻胶，此时，在半色调掩膜板中，第二栅极层323对应区域处的光线透过率，小于第一栅极层313对应区域处的光线透过率，而第一栅极层313对应区域处的光线透过率，小于第二栅极层323和第一栅极层313所在区域之外的区域处的光线透过率。

另一种可选的实施方式，采用溅射工艺等在栅极绝缘层上形成第一导电薄膜；对第一导电薄膜进行图案化处理，形成第一晶体管的第一栅极层313，以及第二晶体管的第二栅极层323包括的第一导电层3231，第一晶体管的第一栅极层313为第一导电层；接着，采用溅射工艺在第一导电层3231远离衬底101的一侧形成第二导电薄膜；对第二导电薄膜进行图案化处理，形成第二晶体管的第二栅极层323包括的第二导电层3232。

需要说明的是，图案化处理的工艺主要包括光刻胶涂覆、曝光、显影、刻蚀以及光刻胶剥离等工艺。

步骤802，在光电传感器远离衬底一侧形成应力防护层。

在衬底101上形成多个感光单元31、信号读取电路32和放大电路40之后，在光电传感器远离衬底101的一侧，采用涂覆等工艺依次形成至少一层有机绝缘薄膜，对该有机绝缘薄膜进行干燥和固化处理后，采用掩膜板对该有机绝缘薄膜进行曝光，曝光后进行显影，从而形成应力防护层。

该应力防护层包括与感光单元31一一对应的第一应力防护结构61，且每个第一应力防护结构61

在衬底101上的正投影，覆盖一个感光单元31在衬底101上的正投影。此外，该应力防护层还包括第二应力防护结构62，该第二应力防护结构62在衬底101上的正投影，覆盖信号读取电路32和放大电路40在衬底101上的正投影；或者，该应力防护层还包括第三应力防护结构63和第四应力防护结构64，第三应力防护结构63在衬底101上的正投影，覆盖信号读取电路32在衬底101上的正投影，第四应力防护结构64在衬底101上的正投影，覆盖放大电路40在衬底101上的正投影。

需要说明的是，应力防护层的形成工艺不局限于上述的涂覆、曝光和显影工艺，能够形成图2或图6所示的应力防护结构的工艺，本申请实施例均可适用。

以上的实施方式、结构示意图或仿真示意图仅为示意性说明本申请的技术方案，其中的尺寸比例并不构成对该技术方案保护范围的限定，任何在上述实施方式的精神和原则之内所做的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (15)

1.一种显示屏，其特征在于，包括衬底、设置在所述衬底上的光电传感器，以及设置在所述光电传感器远离所述衬底一侧的应力防护层；

所述光电传感器包括多个感光单元，所述应力防护层包括多个第一应力防护结构，每个所述第一应力防护结构在所述衬底上的正投影，覆盖所述感光单元在所述衬底上的正投影。

2.根据权利要求1所述的显示屏，其特征在于，所述第一应力防护结构与所述感光单元一一对应，且相邻两个所述感光单元对应的第一应力防护结构断开设置。

3.根据权利要求1所述的显示屏，其特征在于，所述光电传感器还包括信号读取电路和放大电路，所述信号读取电路分别与各个所述感光单元以及所述放大电路连接。

4.根据权利要求3所述的显示屏，其特征在于，所述应力防护层还包括第二应力防护结构，所述第二应力防护结构在所述衬底上的正投影，覆盖所述信号读取电路和所述放大电路在所述衬底上的正投影。

5.根据权利要求3所述的显示屏，其特征在于，所述应力防护层还包括第三应力防护结构和第四应力防护结构，所述第三应力防护结构与所述第四应力防护结构断开设置；

所述第三应力防护结构在所述衬底上的正投影覆盖所述信号读取电路在所述衬底上的正投影，所述第四应力防护结构在所述衬底上的正投影覆盖所述放大电路在所述衬底上的正投影。

6.根据权利要求1至5中任一项所述的显示屏，其特征在于，所述应力防护层包括至少一层有机防护层。

7.根据权利要求3所述的显示屏，其特征在于，每个所述感光单元包括至少一个感光元件，每个所述感光元件为第一晶体管；

所述第一晶体管包括层叠设置的有源层、栅极绝缘层、栅极层、层间介质层以及源漏电极层，所述源漏电极层包括源极和漏极，且所述源极和所述漏极分别通过贯穿所述层间介质层和所述栅极绝缘层的过孔与所述有源层连接；

所述有源层包括沟道区和位于所述沟道区两侧的掺杂区，所述掺杂区内的掺杂离子为P型离子。

8.根据权利要求7所述的显示屏，其特征在于，所述第一晶体管的栅极层为第一导电层，且所述第一导电层的材料为透明导电材料。

9.根据权利要求8所述的显示屏，其特征在于，所述信号读取电路中的晶体管和所述放大电路中的晶体管为第二晶体管，所述第二晶体管的栅极层包括层叠设置的所述第一导电层和第二导电层，所述第二导电层位于所述第一导电层远离所述衬底的一侧；

所述第二导电层在所述衬底上的正投影，覆盖所述第一导电层在所述衬底上的正投影，且所述第二导电层的材料为遮光导电材料。

10.根据权利要求3所述的显示屏，其特征在于，所述显示屏具有显示区和围绕所述显示区的非显示区，所述多个感光单元均匀分布在所述显示区内，所述信号读取电路和所述放大电路位于所述非显示区内。

11.一种显示屏的制作方法，其特征在于，包括：

在衬底上形成光电传感器；所述光电传感器包括多个感光单元；

在所述光电传感器远离所述衬底一侧形成应力防护层；

其中，所述应力防护层包括多个第一应力防护结构，每个所述第一应力防护结构在所述衬底上的正投影，覆盖所述感光单元在所述衬底上的正投影。

12.根据权利要求11所述的方法，其特征在于，所述光电传感器还包括信号读取电路和放大电路；每个所述感光单元包括至少一个感光元件，每个所述感光元件为第一晶体管，所述信号读取电路中的晶体管和所述放大电路中的晶体管为第二晶体管；

所述在衬底上形成光电传感器，包括：

在所述衬底上形成所述第一晶体管的有源层和所述第二晶体管的有源层；

形成栅极绝缘层；所述栅极绝缘层覆盖所述第一晶体管的有源层和所述第二晶体管的有源层；

在所述栅极绝缘层上形成所述第一晶体管的栅极层和所述第二晶体管的栅极层；

形成层间介质层；所述层间介质层覆盖所述第一晶体管的栅极层和所述第二晶体管的栅极层；

在所述层间介质层上形成所述第一晶体管的源极和漏极，以及所述第二晶体管的源极和漏极。

13.根据权利要求12所述的方法，其特征在于，所述在所述栅极绝缘层上形成所述第一晶体管的栅极层和所述第二晶体管的栅极层，包括：

在所述栅极绝缘层上依次形成第一导电薄膜和第二导电薄膜；

采用半色调掩模板对所述第一导电薄膜和所述第二导电薄膜进行图案化处理，形成所述第一晶体管的栅极层和所述第二晶体管的栅极层；

其中，所述第一晶体管的栅极层为第一导电层，所述第二晶体管的栅极层包括层叠设置的所述第一导电层和第二导电层；所述第一导电层是对所述第一导电薄膜进行图案化处理得到的，所述第二导电层是对所述第二导电薄膜进行图案化处理得到的。

14.根据权利要求12所述的方法，其特征在于，所述在所述栅极绝缘层上形成所述第一晶体管的栅极层和所述第二晶体管的栅极层，包括：

在所述栅极绝缘层上形成第一导电薄膜；

对所述第一导电薄膜进行图案化处理，形成所述第一晶体管的栅极层，以及所述第二晶体管的栅极层包括的第一导电层；所述第一晶体管的栅极层为所述第一导电层；

在所述第一导电层远离所述衬底的一侧形成第二导电薄膜；

对所述第二导电薄膜进行图案化处理，形成所述第二晶体管的栅极层包括的第二导电层。

15.一种终端设备，其特征在于，包括驱动芯片以及如权利要求1至10中任一项所述的显示屏，所述驱动芯片与所述显示屏包括的放大电路的信号输出端连接。

Images