CN114725176A - 显示面板及其制作方法、以及显示装置 - Google Patents
显示面板及其制作方法、以及显示装置 Download PDFInfo
- Publication number
- CN114725176A CN114725176A CN202210372186.8A CN202210372186A CN114725176A CN 114725176 A CN114725176 A CN 114725176A CN 202210372186 A CN202210372186 A CN 202210372186A CN 114725176 A CN114725176 A CN 114725176A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- display area
- orthographic projection
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明实施例公开一种显示面板及其制作方法、以及显示装置。在一具体实施方式中,显示面板包括:包括显示区和非显示区,显示区包括多个像素单元,像素单元包括第一电极,非显示区包括:形成在衬底上的栅极驱动单元;形成在栅极驱动单元上的信号屏蔽层;形成在信号屏蔽层上的导电层,导电层与第一电极同层设置;形成在导电层上的阴极层;以及形成在阴极层上的触控信号走线,其中,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。该实施方式通过在非显示区中栅极驱动单元与导电层之间设置信号屏蔽层,使得能够有效屏蔽触控信号线对栅极驱动单元的信号干扰,提升显示品质,具有广阔的应用前景。
Description
技术领域
本发明涉及显示技术领域。更具体地,涉及一种显示面板及其制作方法、以及显示装置。
背景技术
随着有源矩阵有机发光二极管(Active-matrix Organic Light-emittingDiode,AMOLED)显示面板的迅速发展,手机的发展进入了全面屏以及窄边框时代,为了给用户带来更优的使用体验,全面屏、窄边框、高分辨率、卷曲穿戴、折叠等必将成为未来AMOLED的重要发展方向。近年来,为了使得手机面板轻薄化、集成化,柔性多层外嵌式显示(Flexible Multi-layer on Cell,FMLOC)技术取代了外挂触控面板,触控层直接在显示面板的显示功能层上、并集成驱动芯片和屏下摄像头等,基于FMLOC的集成技术逐渐成为面板发展的新趋势。
FMLOC技术是在对显示功能层进行封装工艺后,制作触控层以实现触控功能,其中在非显示区分布着围绕显示区的触控信号走线。触控信号走线的线路密集,希望能够进一步提高信号屏蔽效果。
发明内容
本发明的目的在于提供一种显示面板及其制作方法、以及显示装置,以解决现有技术存在的问题中的至少一个。
为达到上述目的,本发明采用下述技术方案:
本发明第一方面提供了一种显示面板,包括显示区和围绕显示区的非显示区,显示区包括多个像素单元,像素单元包括第一电极,非显示区包括:
形成在衬底上的栅极驱动单元;
形成在栅极驱动单元上的信号屏蔽层;
形成在信号屏蔽层上的导电层,导电层与第一电极同层设置;
形成在导电层上的阴极层;以及
形成在阴极层上的触控信号走线,
其中,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。
在一些可选的实施例中,显示面板还包括:形成在衬底上的驱动电路层,驱动电路层包括源漏层,栅极驱动单元设置在驱动电路层中,
显示区包括:层叠设置在驱动电路层上的显示信号走线、第一电极、发光层、以及阴极,
信号屏蔽层与显示信号走线同层设置。
在一些可选的实施例中,显示区进一步包括:非屏下传感区和屏下传感区,
显示信号走线至少部分位于屏下传感区。
在一些可选的实施例中,显示面板还包括:形成在衬底上的驱动电路层,栅极驱动单元设置在驱动电路层中,
显示区包括:层叠设置在驱动电路层上的阳极、发光层、以及阴极,
阳极包括层叠设置在驱动电路层上的第一电极子层、第一电极和第二电极子层,
信号屏蔽层与第一电极子层同层设置。
在一些可选的实施例中,其中,信号屏蔽层在衬底上的正投影覆盖触控信号走线在衬底上的正投影。
在一些可选的实施例中,非显示区还包括:
围绕显示区和栅极驱动单元的低电平信号线,与栅极驱动单元的源漏层同层设置;
形成在低电平信号线和信号屏蔽层之间的第一缓冲层,包括至少一个第一过孔;
形成在信号屏蔽层和导电层之间的第二缓冲层,包括至少一个第二过孔;以及
形成在导电层与阴极层之间的第三缓冲层,包括至少一个第三过孔,其中,
第一过孔在衬底上的正投影落入低电平信号线在衬底上的正投影中,信号屏蔽层覆盖第一过孔,
第二过孔在衬底上的正投影落入信号屏蔽层在衬底上的正投影中,导电层覆盖第二过孔,
第三过孔在衬底上的正投影落入导电层在衬底上的正投影中,阴极层覆盖第三过孔。
在一些可选的实施例中,
导电层在衬底上的正投影覆盖栅极驱动单元在衬底上的正投影,
非显示区还包括多个第四过孔,第四过孔自导电层贯通至第一缓冲层,第四过孔在衬底上的正投影落入栅极驱动单元在衬底上的正投影。
在一些可选的实施例中,信号屏蔽层的材料为氧化铟锡。
本申请第二方面提供一种显示装置,包括上文所述的显示面板。
本申请第三方面提供一种制作上文所述的显示面板的方法,显示面板包括显示区和非显示区,显示区包括多个像素单元,像素单元包括第一电极,包括:
在衬底上形成驱动电路层,驱动电路层包括位于非显示区的栅极驱动单元;
在栅极驱动单元上形成信号屏蔽层;
在信号屏蔽层上形成导电层,导电层与第一电极同层设置;
在导电层上形成阴极层;
在阴极层上形成触控信号走线,
其中,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。
本发明的有益效果如下:
本发明针对目前现有的问题,制定一种显示面板及其制作方法、以及显示装置,并通过在非显示区中的栅极驱动单元与导电层之间设置信号屏蔽层,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影,使得能够有效屏蔽触控信号线对栅极驱动单元的信号干扰,提升信噪比水平,从而提升显示品质,具有广阔的应用前景。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出根据本发明实施例的显示面板的示意性剖视图;
图2示出根据本发明实施例的显示面板的示意性俯视图;
图3示出根据本发明另一实施例的显示面板的示意性俯视图;
图4示出图2中的虚线框截取的区域的示意性放大俯视图;
图5示出根据本发明另一实施例的显示面板的示意性剖视图;
图6示出根据本发明实施例的显示面板的制作方法的示意性流程图。
具体实施方式
为了更清楚地说明本发明,下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同或相似的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本发明的保护范围。
需要说明的是,本发明中描述的“具有”、“包含”、“包括”等均为开式的含义,即,当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时,表示该模块除了第一元件、第二元件和/或第三元件外还包括其他的元件。另外,本发明中“第一”、“第二”和“第三”等序数词并不旨在限定具体的顺序,而仅在于区分各个部分。
本发明中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上,也可以表示一层间接形成或设置在另一层上,即两层之间还存在其它的层。
另外,在本发明中,所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过相同制备工艺(例如构图工艺等)形成,并且,这两个层、部件、构件、元件或部分一般由相同的材料形成。例如两个或更多个功能层同层设置指的是这些同层设置的功能层可以采用相同的材料层并利用相同制备工艺形成,从而可以简化显示基板的制备工艺。
为了解决以上的技术问题,本申请实施例提供了一种显示面板,包括显示区和围绕显示区的非显示区,显示区包括多个像素单元,像素单元包括第一电极,非显示区包括:
形成在衬底上的栅极驱动单元;
形成在栅极驱动单元上的信号屏蔽层;
形成在信号屏蔽层上的导电层,导电层与第一电极同层设置;
形成在导电层上的阴极层;以及
形成在阴极层上的触控信号走线,
其中,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。
在本实施例中,通过在非显示区中的栅极驱动单元与导电层之间设置信号屏蔽层,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影,使得能够有效屏蔽触控信号线对栅极驱动单元的信号干扰,提升信噪比水平,从而提升显示品质,具有广阔的应用前景。
在一个具体的示例中,参照图1和图2所示,显示面板包括显示区AA和围绕显示区AA的非显示区NA,显示面板包括触控层,触控层包括形成在显示区AA中的多个触控电极620和形成在非显示区NA中的触控信号走线610。触控电极620包括发射电极和接收电极,如图2所示,假定图中延第一方向X连接的行电极为发射电极,则延与第一方向X垂直的第二方向Y连接的列电极为接收电极,当在操作者触摸显示区时,对应的发射电极和接收电极能够产生发射信号和接收信号,并将对应的信号利用触控信号走线传输到触控驱动芯片(未示出)中进行分析,从而得到相应的控制信号使显示区显示相应的图像。每一排发射电极和每一排接收电极的两端均需要引出触控信号走线610以形成感测回路,触控信号走线610均设置在非显示区NA中。本领域技术人员应理解,在本示例中,触控信号走线设置在非显示区NA中围绕显示区AA中的每一边中,但本申请并不限于此,在一些显示面板中,触控信号走线排布在四个边的部分边中,这样的结构同样适用于本申请的实施例,在此不作赘述。
继续参照图1所示,显示面板包括衬底100和形成在衬底100上的驱动电路层200。驱动电路层200包括:形成在非显示区NA中的栅极驱动单元200-1、第一像素驱动单元200-2和第二像素驱动单元200-3。本领域技术人员可以理解,栅极驱动单元200-1为向显示区AA中的第一像素驱动单元200-2和第二像素驱动单元200-3中的晶体管提供栅极驱动信号的栅极驱动电路。
在本示例中,显示区AA包括非屏下传感区AA-1和屏下传感区AA-2。第一像素驱动单元200-2为向非屏下传感区AA-1中的第一像素单元提供驱动信号的像素驱动单元,第二驱动单元200-3为向屏下传感区中的第一像素单元提供驱动信号的像素驱动单元。非屏下传感区AA-1为主要用于图像显示功能的区域。屏下传感区AA-2可以为具有光学感测、声学感测或者其他感测功能的区域。其中,当屏下传感区的功能为光学感测时,屏下传感区可以具有可见光感测功能或者红外光、紫外光等不可见光感测功能,此时,屏下传感区可以用作前置摄像区,即屏下摄像区。
在本示例中以具有光学感测功能的屏下传感区AA-2为例进行说明。本领域技术人员可以理解,在本示例的显示面板远离触控层的背面,包括接收光线的感测单元。另外,本领域技术人员可以理解,尽管图中示出驱动电路层中的栅极驱动单元200-1、第一像素驱动单元200-2和第二像素驱动单元200-3中每个包括一个薄膜晶体管,但这只是为了简化视图,而并不旨在进行限制,实际的显示面板中,栅极驱动单元200-1、第一像素驱动单元200-2和第二像素驱动单元200-3中的每一个包括多个薄膜晶体管,在此不再赘述。另外,当显示区包括非屏下传感区和屏下传感区时,通常屏下传感区的像素单元的密度小于非屏下传感区,相应地,第二像素驱动单元中的薄膜晶体管的数量也会小于第一像素驱动单元中的薄膜晶体管的数量,在此也不再赘述。
具体地,驱动电路层200包括:依次层叠设置在衬底100上的缓冲层201、有源层202、栅极绝缘层203、栅极204、介电层205、源漏极206。缓冲层201可以采用氧化硅、氮化硅、或者氮氧化硅等无机绝缘材料。有源层202可以采用多晶硅和金属氧化物等材料,栅极绝缘层203可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料,介电层205可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料,栅极204的材料可以包括铝、钛、钴等金属或者合金材料。此外,缓冲层201、栅极绝缘层203以及介电层205中的每一者均可以为单层或多层结构。
这里需要说明的是,图1中仅示出底栅结构的薄膜晶体管结构,且有源层位于栅极下方,但是,本申请并不旨在限制薄膜晶体管的类型,在一些实施例中,驱动电路层中的薄膜晶体管也可以为顶栅结构,此时只需调整栅极和有源层的位置即可,在此不再赘述。
进一步具体地,继续参照图1所示,显示区AA还包括形成在驱动电路层200上的第一缓冲层701,该层可以用于保护驱动电路层中的器件并用于平坦化,在一些应用场景中也可以被称为平坦化层。显示区AA还包括依次层叠设置在第一缓冲层701上的显示信号走线320、第一电极420、发光层800和阴极520。本领域技术人员可以理解,显示区还包括用于限定像素单元中的发光层的像素界定层。在本示例中,第一电极420为像素单元的阳极。
需要说明的是,当显示区AA包括非屏下传感区AA-1和屏下传感区AA-2时,为了提高屏下传感区AA-2的光透过率,通常屏下传感区AA-2的像素单元的像素密度相对较小,且通常设置在摄像头(即,感测功能中心区)***。因此,相比于非屏下传感区AA-1而言,显示信号走线长度和所占面积更大,为了进一步提高屏下传感区AA-2的光透过率,通常在驱动电路层200之上增加透明的走线层,该透明的走线层为透明的显示信号走线,并且该显示信号走线为设置在整个驱动电路层200之上的、不同于SD1和SD2的走线层。其中,SD1和SD2中的一者被用作源漏层,二者均可作为驱动电路层中的电源信号和数据信号走线,在此不作赘述。
显示信号走线320的材料通常为氧化铟锡(ITO),本领域技术人员可以理解,本申请并不旨在进行限制,在产品透过条件和导电性能满足设计指标的情况下,其也可以为其他透明金属材料。
还需要说明的是,本示例中示出了非屏下传感区AA-1和屏下传感区AA-2中均包括显示信号走线320,这是因为,尽管非屏下传感区AA-1中不必考虑屏下透过率的问题,但通过借助显示信号走线320作为导电转接层,可以避免制作自第一缓冲层702贯通至驱动电路层200中的源漏层的深孔,避免导电不良。
在一些可选的实施例中,非屏下传感区AA-1也可以不包括显示信号走线,即,显示信号走线也可以设置在屏下传感区用于提高屏下传感区的光透过率。换句话说,显示信号走线至少部分位于屏下传感区。
继续参照图1所示,在本示例中,非显示区NA包括:衬底100、形成在衬底100上的栅极驱动单元200-1、形成在栅极驱动单元200-1上的信号屏蔽层310、形成在信号屏蔽层310上的导电层410、形成在导电层410上的阴极层510、形成在阴极层510上的触控信号走线610,阴极层510与阴极520同层设置。
在实施例中,导电层410与第一电极420同层设置,且信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。通过该设置,能够在栅极驱动单元与触控信号走线之间设置至少部分覆盖栅极驱动单元的信号屏蔽层,从而能够屏蔽栅极驱动单元与触控信号值走线之间的信号干扰。
优选地,如图2中灰色区域所示,信号屏蔽层310在衬底100上的正投影覆盖栅极驱动单元200-1在衬底100上的正投影。应注意,导电层410为与第一电极420同层设置,但相互电隔离的结构。
通过该设置,能够利用信号屏蔽层310完全形成对栅极驱动单元200-1的保护,有效避免栅极驱动单元200-1与密集排布在其上方的触控信号走线610发生信号串扰,降低触控信号走线610对显示驱动的影响,提高显示的稳定性,另一方面,提高触控的灵敏度,具有广阔的应用前景。
进一步具体地,信号屏蔽层310与显示信号走线320同层设置。优选地,信号屏蔽层310的材料也为氧化铟锡。
值得特别说明的是,本申请的实施例通过利用现有膜层工艺中屏下传感区AA-2的显示信号走线320的膜层,能够通过一次图案化同时形成显示信号走线320和信号屏蔽层310,设计巧妙地借助现有工艺膜层增加非显示区栅极驱动单元的信号屏蔽功能,因为未增加新的膜层和步骤,从而并未增加设备和产线,实现了在未增加额外成本的情况下,进一步提高触控信号走线与栅极驱动单元之间的信号屏蔽,具有广阔的应用前景。
需要说明的是,通常栅极驱动单元为设置在非显示区NA中的三边中,例如,显示面板的底边框未设置栅极驱动单元,因此,如图2所示,以隔离栅极驱动单元的目的,信号屏蔽层只要覆盖设置有栅极驱动单元的区域即可。但本申请并不限于此,在一些可选的实施例中,参照图3所示,信号屏蔽层(灰色区域)在衬底上的正投影覆盖触控信号线在衬底上的正投影。
应注意,在一些情况下,为了提高触控精度,位于显示区AA中的触控电极会有部分延伸超过显示区边缘,这种情况下,为了防止延伸到非显示区的触控电极部分与位于下方的栅极驱动电路不产生信号干扰,优选地,信号屏蔽层在衬底上的正投影还部分覆盖所述显示区的边缘区域;此外,一些情况下,触控信号走线会有部分引入到显示区,为避免信号屏蔽层影响显示区的布线,因此,在这样的情况下,优选地,信号屏蔽层在衬底上的正投影覆盖触控信号走线在衬底上的正投影中位于非显示区的部分。
通过该设置,能够将触控信号走线与其下方的显示功能层的信号线与电路彻底隔离开,从而提供更优良的信号屏蔽功能。
为了更好地理解本申请实施例中非显示区中各个膜层的结构关系和功能,下面结合图1和图4进一步描述各层关系。
图4示出图2中的虚线框截取的区域的示意性放大俯视图。其中,为避免出触控信号走线的视觉干扰,图4中未示出触控层,此外,为了突出各层与栅极驱动单元之间的关系,在图4中以灰色区域强调栅极驱动单元200-1。
具体地,通常为保证封装严密,如图4所示,阴极层510距离显示面板的非显示区外边界有一定距离。信号屏蔽层310在衬底上的正投影完全覆盖栅极驱动单元200-1在衬底上的正投影范围。
除此之外,参照图1和图4所示,非显示区NA还包括围绕显示区AA和栅极驱动单元200-1的低电平信号线216,与源漏层206同层设置,通常该低电平信号线为VSS信号线,用于向阴极层510和阴极520提供低电平信号。
具体地,非显示NA还包括:
形成在低电平信号线216和信号屏蔽层310之间的第一缓冲层701,第一缓冲层701包括至少一个第一过孔;
形成在信号屏蔽层310和导电层410之间的第二缓冲层702,第二缓冲层702包括至少一个第二过孔;以及
形成在导电层410与阴极层510之间的第三缓冲层703,第三缓冲层703包括至少一个第三过孔,
其中,第一过孔在衬底100上的正投影落入低电平信号线216在衬底100上的正投影中,信号屏蔽层310覆盖第一过孔;第二过孔在衬底100上的正投影落入信号屏蔽层310在衬底100上的正投影中,导电层410覆盖第二过孔;第三过孔在衬底100上的正投影落入导电层在衬底100上的正投影中,阴极层510覆盖第三过孔。具体地,如图4所示,导电层410在衬底100上的正投影与低电平信号线216和信号屏蔽层310在衬底100上的正投影交叠。
可选地,尽管在图4中示出第一过孔、第二过孔和第三过孔在衬底上的正投影关系不交叠,但是本领域技术人员可以理解,第一过孔、第二过孔和第三过孔在衬底上的正投影也可以互相覆盖,即,可以为同一位置自第三缓冲层贯通至低电平信号线216的过孔,以简化过孔的形成步骤,当然一次形成贯通的深孔可能存在导电不良的风险,可以根据具体需求进行合理的折中选择,在此不再赘述。
如图4所示,设置在***的低电压信号线216通过第一过孔与信号屏蔽层310电连接,信号屏蔽层310通过第二过孔与导电层410电连接,导电层410通过第三过孔与阴极层510电连接,从而低电压信号线216与信号屏蔽层310、导电层410和阴极层510实现一个电位面,因为各层的搭接关系,能够实现更好的屏蔽效果,此外,多层金属层叠的结构,每多增加一层金属则提高一层信号屏蔽效果,更好地屏蔽触控信号走线与栅极驱动单元之间的串扰,提升信噪比水平。此外,通过上述连接关系,低电平信号线216与信号屏蔽层310并联,降低了低电平信号线216的负载。
可选地,参照图1和图4所示,导电层410在衬底100上的正投影覆盖栅极驱动单元200-1在衬底100上的正投影,非显示区NA还包括多个第四过孔,第四过孔自导电层贯通至第一缓冲层701,第四过孔在衬底100上的正投影落入栅极驱动单元200-1在衬底100上的正投影。
通过该设置,能够避免大片的信号屏蔽层和导电层被驱动电路层中的有机层吸收的水汽造成气泡鼓包问题,及时释放气泡提高显示面板的显示稳定性。
在另一些可选的实施例中,当利用显示区中的像素单元中的阳极的多膜层结构特点提供非显示区中的信号屏蔽层。
具体地,参照图5所示,显示面板包括显示区AA和围绕显示区AA的非显示区NA,显示区AA包括多个像素单元,像素单元包括第一电极420'。
非显示区NA包括:
形成在衬底100上的栅极驱动单元200-1;
形成在栅极驱动单元200-1上的信号屏蔽层310';
形成在信号屏蔽层310'上的导电层410',导电层410'与第一电极420'同层设置;
形成在导电层410'上的阴极层510;以及
形成在阴极层510上的触控信号走线610,其中,信号屏蔽层310'在衬底100上的正投影至少部分覆盖栅极驱动单元200-1在衬底100上的正投影。
优选地,信号屏蔽层310'在衬底100上的正投影覆盖栅极驱动单元200-1在衬底100上的正投影。
进一步具体地,继续参照图5所示,在该实施例中,显示面板包括:形成在衬底100上的驱动电路层200,栅极驱动单元200-1设置在驱动电路层200中。
在该实施例中,并不比要求显示区AA具体包括非屏下传感区和屏下传感区,即,在该实施例中既可以如图5中所示显示区AA仅包括一种阵列排布的像素单元和一种驱动单元以用于正常的图像显示,也可以为区分屏下传感区和非屏下传感区两种分布方式和驱动单元以区分不同功能的驱动电路层。
特别地,继续参照图5所示,显示区AA包括:层叠设置在驱动电路层200上的阳极430、发光层800、以及阴极520。阳极430包括层叠设置在驱动电路层200上的第一电极子层、第一电极420'和第二电极子层,即,阳极430为三明治结构。可选地,第一电极子层和第二电极子层的材料为ITO,第一电极420'的材料为Ag。信号屏蔽层310'与第一电极子层同层设置。
在本实施例中,通过利用现有膜层工艺中阳极的第一电极子层的膜层,能够通过一次图案化同时形成第一电极子层和信号屏蔽层310',设计和巧妙地借助现有工艺膜层增加非显示区栅极驱动单元的信号屏蔽功能,因为未增加新的膜层和步骤,从而并未增加设备和产线,实现了在未增加额外成本的情况下,进一步提高触控信号走线与栅极驱动单元之间的信号屏蔽,具有广阔的应用前景。
需要说明的是,本实施例中的其他结构特征和膜层关系与上文结合图1的实施例的描述类似。也就是说,在本实施例中,同样满足类似图2至图4类似的膜层覆盖关系,通过第一缓冲层701、第二缓冲层702和第三缓冲层703'以及第一过孔、第二过孔和第三过孔,形成低电压信号线216与信号屏蔽层310'、导电层'和阴极层510之间的电连接关系,从而低电压信号线216与信号屏蔽层310'、导电层410'和阴极层510实现一个电位面,因为各层的搭接关系,能够实现更好的屏蔽效果,此外,多层金属层叠的结构,每多增加一层金属则提高一层信号屏蔽效果,更好地屏蔽触控信号走线与栅极驱动单元之间的串扰,提升信噪比水平。此外,通过上述连接关系,低电平信号线216与信号屏蔽层310'并联,降低了低电平信号线216的负载。
此外,可选地,非显示区还包括多个第四过孔,第四过孔自导电层410'贯通至第一缓冲层701,第四过孔在衬底100上的正投影落入栅极驱动单元200-1在衬底100上的正投影。
通过该设置,能够避免大片的信号屏蔽层和导电层被驱动电路层中的有机层吸收的水汽造成气泡鼓包问题,及时释放气泡提高显示面板的显示稳定性。
当然,进一步可选地,信号屏蔽层310'在衬底100上的正投影覆盖触控信号走线610在衬底100上的正投影,从而增加屏蔽效果,在此也不再赘述。
还需要说明的是,尽管在图5所示的实施例中示出导电层为单独的第一电极所在膜层,即仅与第一电极同层设置,但本领域技术人员可以理解,导电层也可以由第一电极和第二电极子层所在膜层共同构成;另外,进一步可选地,尽管在图5所示的实施例中示出信号屏蔽层为位于导电层之下的膜层,但也可以进行适当的调整,即,信号屏蔽层利用第二电极子层所在膜层,与第二电极子层同层设置,这种情况下,信号屏蔽层设置在导电层之上,导电层设置在栅极驱动单元与信号屏蔽层之间,同样,当导电层位于信号屏蔽层之下时,导电层也可以是与第一电极子层和第一电极二者同层设置,在此不再赘述。
基于同一发明构思,参照图6所示,本申请实施例还提供一种制作以上实施例所述的显示面板的方法,显示面板包括显示区和非显示区,显示区包括多个像素单元,像素单元包括第一电极,包括:
S1、在衬底上形成驱动电路层,驱动电路层包括位于非显示区的栅极驱动单元;
S2、在栅极驱动单元上形成信号屏蔽层;
S3、在信号屏蔽层上形成导电层,导电层与第一电极同层设置;
S4、在导电层上形成阴极层;
S5、在阴极层上形成触控信号走线,
其中,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影。
在本实施例中,通过在非显示区中的栅极驱动单元与导电层之间设置信号屏蔽层,信号屏蔽层在衬底上的正投影覆盖栅极驱动单元在衬底上的正投影,使得能够有效屏蔽触控信号线对栅极驱动单元的信号干扰,提升信噪比水平,从而提升显示品质,具有广阔的应用前景。
具体地,在一可选的实施例中,参照图1所示,驱动电路层200包括源漏层206,显示区AA包括:层叠设置在驱动电路层200上的显示信号走线320、第一电极420、发光层800、以及阴极520,则在栅极驱动单元上形成信号屏蔽层进一步包括:
形成覆盖驱动电路层的信号屏蔽材料层;
在信号屏蔽材料层上涂覆光刻胶层并进行曝光显影形成刻蚀阻挡层;
基于刻蚀阻挡层对信号屏蔽材料层进行刻蚀形成信号屏蔽层和显示信号走线。
通过以上设置,通过利用现有膜层工艺中驱动电路层与阳极之间的显示信号走线的膜层,能够通过一次图案化同时形成信号屏蔽层和显示信号走线,设计和巧妙地借助现有工艺膜层增加非显示区栅极驱动单元的信号屏蔽功能,因为未增加新的膜层和步骤的情况下,因而并未增加设备和产线,实现了在未增加额外成本的情况下,进一步提高触控信号走线与栅极驱动单元之间的信号屏蔽,具有广阔的应用前景。
在另一些可选的实施例中,参照图5所示,显示区AA包括:层叠设置在驱动电路层200上的阳极430、发光层800、以及阴极520,阳极430包括层叠设置在驱动电路层200上的第一电极子层、第一电极420'和第二电极子层,
在栅极驱动单元上形成信号屏蔽层进一步包括:
形成覆盖驱动电路层的信号屏蔽材料层;
在信号屏蔽材料层上涂覆光刻胶层并进行曝光显影形成刻蚀阻挡层;
基于刻蚀阻挡层对信号屏蔽材料层进行刻蚀形成信号屏蔽层和第一电极子层。
通过以上设置,通过利用现有膜层工艺中驱动电路层与阳极之间的显示信号走线的膜层,能够通过一次图案化同时形成信号屏蔽层和显示信号走线,设计和巧妙地借助现有工艺膜层增加非显示区栅极驱动单元的信号屏蔽功能,因为未增加新的膜层和步骤的情况下,因而并未增加设备和产线,实现了在未增加额外成本的情况下,进一步提高触控信号走线与栅极驱动单元之间的信号屏蔽,具有广阔的应用前景。
基于同一发明构思,本发明的实施例还提供一种显示装置,包括上文实施例所述的显示面板。
由于本申请实施例提供的显示装置中包括的显示面板与上述几种实施例提供的显示面板相对应,因此在前实施方式也适用于本实施例,在本实施例中不再详细描述。
在本实施例中,显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、车载显示器、数码相框或导航仪等任何具有显示功能的产品或部件,通过加载以上显示面板,显示装置可以在未增加工艺成本的情况下具有更优良和稳定的显示效果,更高的竞争力,具有广阔的应用前景。
本发明针对目前现有的问题,制定一种显示面板及其制作方法、以及显示装置,并通过在非显示区中的栅极驱动单元与导电层之间设置信号屏蔽层,信号屏蔽层在衬底上的正投影至少部分覆盖栅极驱动单元在衬底上的正投影,使得能够有效屏蔽触控信号线对栅极驱动单元的信号干扰,提升信噪比水平,从而提升显示品质,具有广阔的应用前景。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定,对于本领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种显示面板,包括显示区和围绕所述显示区的非显示区,所述显示区包括多个像素单元,所述像素单元包括第一电极,其特征在于,所述非显示区包括:
形成在衬底上的栅极驱动单元;
形成在所述栅极驱动单元上的信号屏蔽层;
形成在所述信号屏蔽层上的导电层,所述导电层与所述第一电极同层设置;
形成在所述导电层上的阴极层;以及
形成在所述阴极层上的触控信号走线,
其中,所述信号屏蔽层在所述衬底上的正投影至少部分覆盖所述栅极驱动单元在所述衬底上的正投影。
2.根据权利要求1所述的显示面板,其特征在于,还包括:形成在衬底上的驱动电路层,所述驱动电路层包括源漏层,所述栅极驱动单元设置在所述驱动电路层中,
所述显示区包括:层叠设置在所述驱动电路层上的显示信号走线、所述第一电极、发光层、以及阴极,
所述信号屏蔽层与所述显示信号走线同层设置。
3.根据权利要求2所述的显示面板,其特征在于,所述显示区进一步包括:非屏下传感区和屏下传感区,
所述显示信号走线至少部分位于所述屏下传感区。
4.根据权利要求1所述的显示面板,其特征在于,还包括:形成在衬底上的驱动电路层,所述栅极驱动单元设置在所述驱动电路层中,
所述显示区包括:层叠设置在所述驱动电路层上的阳极、发光层、以及阴极,
所述阳极包括层叠设置在所述驱动电路层上的第一电极子层、所述第一电极和第二电极子层,
所述信号屏蔽层与所述第一电极子层同层设置。
5.根据权利要求1所述的显示面板,其特征在于,其中,所述信号屏蔽层在所述衬底上的正投影覆盖所述触控信号走线在所述衬底上的正投影。
6.根据权利要求1所述的显示面板,其特征在于,非显示区还包括:
围绕所述显示区和所述栅极驱动单元的低电平信号线,与所述栅极驱动单元的源漏层同层设置;
形成在所述低电平信号线和所述信号屏蔽层之间的第一缓冲层,包括至少一个第一过孔;
形成在所述信号屏蔽层和所述导电层之间的第二缓冲层,包括至少一个第二过孔;以及
形成在所述导电层与所述阴极层之间的第三缓冲层,包括至少一个第三过孔,其中,
所述第一过孔在所述衬底上的正投影落入所述低电平信号线在所述衬底上的正投影中,所述信号屏蔽层覆盖所述第一过孔,
所述第二过孔在所述衬底上的正投影落入所述信号屏蔽层在所述衬底上的正投影中,所述导电层覆盖所述第二过孔,
所述第三过孔在所述衬底上的正投影落入所述导电层在所述衬底上的正投影中,所述阴极层覆盖所述第三过孔。
7.根据权利要求6所述的显示面板,其特征在于,
所述导电层在所述衬底上的正投影覆盖所述栅极驱动单元在所述衬底上的正投影,
所述非显示区还包括多个第四过孔,所述第四过孔自所述导电层贯通至所述第一缓冲层,所述第四过孔在所述衬底上的正投影落入所述栅极驱动单元在所述衬底上的正投影。
8.根据权利要求1-7中任一项所述的显示面板,其特征在于,所述信号屏蔽层的材料为氧化铟锡。
9.一种显示装置,包括根据权利要求1-8中任一项所述的显示面板。
10.一种制作权利要求1-8中任一项所述的显示面板的方法,所述显示面板包括显示区和非显示区,所述显示区包括多个像素单元,所述像素单元包括第一电极,其特征在于,包括:
在衬底上形成驱动电路层,所述驱动电路层包括位于所述非显示区的栅极驱动单元;
在所述栅极驱动单元上形成信号屏蔽层;
在所述信号屏蔽层上形成导电层,所述导电层与所述第一电极同层设置;
在所述导电层上形成阴极层;
在所述阴极层上形成触控信号走线,
其中,所述信号屏蔽层在所述衬底上的正投影至少部分覆盖所述栅极驱动单元在所述衬底上的正投影。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210372186.8A CN114725176A (zh) | 2022-04-11 | 2022-04-11 | 显示面板及其制作方法、以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210372186.8A CN114725176A (zh) | 2022-04-11 | 2022-04-11 | 显示面板及其制作方法、以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114725176A true CN114725176A (zh) | 2022-07-08 |
Family
ID=82241279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210372186.8A Pending CN114725176A (zh) | 2022-04-11 | 2022-04-11 | 显示面板及其制作方法、以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114725176A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024044893A1 (zh) * | 2022-08-29 | 2024-03-07 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2022
- 2022-04-11 CN CN202210372186.8A patent/CN114725176A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024044893A1 (zh) * | 2022-08-29 | 2024-03-07 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11251259B2 (en) | Power and data routing structures for organic light-emitting diode displays | |
JP6951505B2 (ja) | 表示装置 | |
US11615719B2 (en) | Display panel and display device | |
WO2020087799A1 (zh) | 显示屏及显示终端 | |
US20220352292A1 (en) | Display substrate and display device | |
KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
CN110767681B (zh) | 显示屏及显示终端 | |
US11737310B2 (en) | Flexible display module, method for manufacturing the same, and flexible display device | |
JP2010185903A (ja) | 表示装置、表示装置の製造方法、電子機器 | |
CN114582949A (zh) | 显示基板和显示装置 | |
WO2022083349A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN114725176A (zh) | 显示面板及其制作方法、以及显示装置 | |
CN110047896B (zh) | 显示基板及其制造方法、显示装置 | |
CN114094030B (zh) | 显示基板及其制备方法、显示面板、显示装置 | |
US20240188372A1 (en) | Display panel, manufacturing method and display device | |
CN115020446B (zh) | 显示屏及其制作方法、终端设备 | |
CN115942836A (zh) | 显示模组以及包括其的电子装置 | |
CN115835691A (zh) | 基板、显示面板和包括该显示面板的显示装置 | |
US20210083014A1 (en) | Display device and method for manufacturing the same | |
US20220399374A1 (en) | Display substrate, method for manufacturing same, and display device | |
CN112670302A (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
US20230232672A1 (en) | Display substrate, method for manufacturing the same and display device | |
US20240065057A1 (en) | Fanout Lines with Shielding in an Active Area | |
US11856816B2 (en) | Display panel and display device | |
US11164915B2 (en) | Display device including an input sensing circuit having dummy patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |