CN210955904U - 显示基板、显示面板及显示装置 - Google Patents

Abstract

本申请提供了一种显示基板、显示面板及显示装置。所述显示基板的显示区包括纹路采集区。所述显示区内设有多个子像素、多个用于驱动所述子像素的像素电路及信号线，多个所述子像素与多个所述像素电路一一对应。所述像素电路包括至少两个元器件，相邻两个所述元器件通过第一走线电连接，所述像素电路与所述信号线通过第二走线电连接。位于所述纹路采集区内的所述第一走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述第二走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述信号线中，至少部分区段由透明导电材料制成。

Description

显示基板、显示面板及显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示基板、显示面板及显示装置。

背景技术

随着电子技术的发展，显示设备的显示屏逐渐向全面屏发展。为了实现全面屏显示的同时实现指纹识别，屏下光学指纹识别技术应运而生。

对于显示设备而言，可将指纹识别传感器及指纹光源设置在显示设备的显示面板的背面。但是显示面板的光透过率一般较低，使得纹路识别传感器接收到的光线强度较低，导致纹路识别传感器的精度较低。

实用新型内容

本申请实施例提供一种显示基板、显示面板及显示装置，以提升纹路识别传感器的精度。

根据本申请实施例的第一方面，提供了一种显示基板，一种所述显示基板的显示区包括纹路采集区；

所述显示区内设有多个子像素、多个用于驱动所述子像素的像素电路及信号线，多个所述子像素与多个所述像素电路一一对应；

所述像素电路包括至少两个元器件，相邻两个所述元器件通过第一走线电连接，所述像素电路与所述信号线通过第二走线电连接；

位于所述纹路采集区内的所述第一走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述第二走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述信号线中，至少部分区段由透明导电材料制成。

在一个实施例中，所述显示基板还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述第一走线包括第一区段，所述第一区段由所述透明导电材料制成；

所述第一区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第一区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第一区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。如此设置，被用户的纹路反射的光线在经过第一区段所在的区域时，透过率较高，可有效提高纹路采集区的透光率。

在一个实施例中，所述像素电路为7T1C电路，所述像素电路包括初始化晶体管与驱动晶体管；

所述第一区段的一端与所述初始化晶体管的漏极连接，所述第一区段的另一端与所述驱动晶体管的栅极连接。如此设置，可使得第一区段在衬底上的正投影与元器件在衬底上的投影无交叠，或者与信号线在衬底上的投影无交叠，或者与第一电极在衬底上的投影无交叠，可提高指纹采集区的透光率。

在一个实施例中，所述显示基板还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述第二走线包括第二区段，所述第二区段由所述透明导电材料制成；

所述第二区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第二区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第二区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。如此设置，被用户的纹路反射的光线在经过第二区段所在的区域时，透过率较高，可有效提高纹路采集区的透光率。

在一个实施例中，所述像素电路为7T1C电路，所述信号线包括初始化电源线，所述像素电路包括初始化晶体管；

所述第二区段的一端与所述初始化电源线连接，所述第二区段的另一端与所述初始化晶体管的源极连接。如此设置，可使得第二区段在衬底上的正投影与元器件在衬底上的投影无交叠，或者与信号线在衬底上的投影无交叠，或者与第一电极在衬底上的投影无交叠，可提高指纹采集区的透光率。

在一个实施例中，所述显示基板还包括衬底，所述子像素及所述像素电路形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述信号线包括第三区段，所述第三区段由所述透明导电材料制成；

所述第三区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第三区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第三区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠；

所述信号线包括数据线，所述数据线包括所述第三区段；和/或，所述信号线包括电源线，所述电源线包括所述第三区段。

如此设置，被用户的纹路反射的光线在经过第三区段所在的区域时，透过率较高，可有效提高纹路采集区的透光率。

在一个实施例中，所述透明导电材料包括氧化铟锡、或者氧化铟锌、或者掺杂银的氧化铟锡、或者掺杂银的氧化铟锌。如此，可使得透明导电材料的透光率较高。透明导电材料为掺杂银的氧化铟锡或者掺杂银的氧化铟锌时，可在保证高透光率的基础上，减小电阻。

在一个实施例中，所述显示区包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括所述纹路采集区及至少包围部分所述纹路采集区的子显示区。通过设置第一显示区的透光率大于第二显示区的透光率，则可将感光器件设置在第一显示区下方，感光器件可通过第一显示区采集或者发射光线，从而在保证感光器件正常工作的前提下，实现显示基板的全面屏显示。

根据本申请实施例的第二方面，提供了一种显示面板，所述显示面板包括上述的显示基板及封装结构。

根据本申请实施例的第三方面，提供了一种显示装置，包括：

壳体；

上述的显示面板，覆盖在所述壳体上；

纹路识别传感器及纹路光源，设置在所述显示面板的纹路采集区下方。

本申请实施例提供的显示基板、显示面板及显示装置，位于纹路采集区内的第一走线的至少部分区段由透明导电材料制成，和/或，位于纹路采集区内的第二走线的至少部分区段由透明导电材料制成，和/或，位于纹路采集区内的信号线的至少部分区段由透明导电材料制成，如此可提高纹路采集区的透光率，使设置在纹路采集区下方的纹路识别传感器接收到的经纹路反射的光线的量更多，有助于提升纹路识别传感器的精度。

附图说明

图1是本申请实施例提供的一种显示基板的俯视图；

图2是本申请实施例提供的显示基板的像素电路的电路图；

图3是本申请实施例提供的显示基板的纹路采集区的结构示意图；

图4是本申请实施例提供的显示装置的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。

正如背景技术中所言，显示设备的显示面板的透光率较低，导致被用户的纹路反射的检测光线通过显示面板的量较少，从而纹路识别传感器接收到的检测光线较少，影响纹路识别传感器的检测精度。

发明人研究发现，显示面板的像素电路的元器件、信号线及走线对光线的透过率影响较大，导致被用户的纹路反射回的光线通过显示面板的量较少。

为解决上述问题，本申请实施例提供了一种显示基板、显示面板及显示装置，其能够很好的解决上述问题。

下面结合附图，对本申请实施例中的显示基板、显示面板及显示装置进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互补充或相互组合。附图中，图1是本申请实施例提供的一种显示基板的俯视图；图2是本申请实施例提供的显示基板的像素电路的电路图；图3是本申请实施例提供的显示基板的纹路采集区的结构示意图；图4是本申请实施例提供的显示装置的结构示意图。

本申请实施例提供了一种显示基板。参见图1，所述显示基板100的显示区包括纹路采集区21。

所述显示基板100的显示区内设有多个子像素、多个用于驱动所述子像素的像素电路及信号线，多个所述子像素与多个所述像素电路一一对应，每一像素电路用于驱动对应的子像素。

所述像素电路包括至少两个元器件，相邻两个所述元器件通过第一走线电连接。像素电路的元器件包括电容及薄膜晶体管。像素电路中的电容与相邻的薄膜晶体管通过第一走线电连接，像素电路中薄膜晶体管的数量大于或等于两个时，相邻两个薄膜晶体管通过第一走线电连接。

所述像素电路与所述信号线通过第二走线电连接。具体地，信号线与像素电路中的薄膜晶体管电连接。信号线可包括数据线、扫描线、高电平电源线、低电平电源线、初始化电源线、初始化信号线等。

位于所述纹路采集区21内的所述第一走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区21内的所述第二走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区21内的所述信号线中，至少部分区段由透明导电材料制成。

显示基板100中，像素电路中的元器件及走线一般由金属材料制备而成，透光率较低，是影响显示面板透光率的主要因素。本申请实施例提供的显示基板，位于纹路采集区21内的第一走线的至少部分区段由透明导电材料制备，和/或，位于纹路采集区21内的第二走线的至少部分区段由透明导电材料制备，和/或，位于纹路采集区21内的信号线的至少部分区段由透明导电材料制备，如此可提高纹路采集区21的透光率，使设置在纹路采集区21下方的纹路识别传感器接收到的经纹路反射的光线的量更多，有助于提升纹路识别传感器的精度。

其中，纹路可以包括用户的指纹或者用户的掌纹等。

在一个实施例中，所述显示基板100还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上。所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极。在一个实施例中，第一电极可以是阳极，第二电极可以是阴极，其中，显示基板100的显示区中多个子像素的第二电极可以是连成一片的面电极。

在一个实施例中，位于所述纹路采集区21的所述第一走线包括第一区段，所述第一区段由所述透明导电材料制备。

在一个示例性实施例中，所述第一区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠。第一区段在衬底上的正投影与像素电路中的元器件在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第一区段所在的区域时，不会通过像素电路中的元器件，第一区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，所述第一区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠。第一区段在衬底上的正投影与信号线在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第一区段所在的区域时，不会通过信号线，第一区段由透明导电材料制备时，可较大程度地提高纹路采集区21的透光率。

在一个示例性实施例中，所述第一区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。第一区段在衬底上的正投影与第一电极在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第一区段所在的区域时，不会通过第一电极，第一区段由透明导电材料制备时，可较大程度地提高纹路采集区21的透光率。

在一个实施例中，第一区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，第一区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，并且，第一区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。也即是，被用户的纹路反射的光线在经过第一区段所在的区域时，不会通过第一电极、信号线及像素电路的元器件，第一区段由透明导电材料制备时，可有效提高纹路采集区的透光率。

在一个实施例中，位于所述纹路采集区的所述第二走线包括第二区段，所述第二区段由所述透明导电材料制备。

在一个示例性实施例中，所述第二区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠。第二区段在衬底上的正投影与像素电路中的元器件在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第二区段所在的区域时，不会通过像素电路中的元器件，第二区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，所述第二区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠。第二区段在衬底上的正投影与像素电路中的信号线在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第二区段所在的区域时，不会通过信号线，第二区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，所述第二区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。第二区段在衬底上的正投影与第一电极在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第二区段所在的区域时，不会通过第一电极，因此第二区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个实施例中，第二区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，第二区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，并且，第二区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。也即是，被用户的纹路反射的光线在经过第二区段所在的区域时，不会通过第一电极、信号线及像素电路的元器件，第二区段由透明导电材料制备时，可有效提高纹路采集区的透光率。

在一个实施例中，位于所述纹路采集区的所述信号线包括第三区段，所述第三区段由所述透明导电材料制备。

在一个示例性实施例中，所述第三区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠。第三区段在衬底上的正投影与像素电路中的元器件在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第三区段所在的区域时，不会通过像素电路中的元器件，第三区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，所述第三区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠。第三区段在衬底上的正投影与信号线在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第三区段所在的区域时，不会通过信号线，第三区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，所述第三区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。第三区段在衬底上的正投影与第一电极在衬底上的正投影无交叠时，则被用户的纹路反射的光线在经过第三区段所在的区域时，不会通过第一电极，第三区段由透明导电材料制备时，可较大程度地提高纹路采集区的透光率。

在一个示例性实施例中，第三区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，第三区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，并且，第三区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。也即是，被用户的纹路反射的光线在经过第三区段所在的区域时，不会通过第一电极、信号线及像素电路的元器件，第三区段由透明导电材料制备时，可有效提高纹路采集区的透光率。

在一个实施例中，所述像素电路为7T1C电路。图2所示的7T1C电路中，像素电路包括七个晶体管和一个存储电容。其中，七个晶体管T1、T2、T3、T4、T5、T6、T7及存储电容C1的连接关系如图中所示。其中，晶体管T2由两个薄膜晶体管M1、M2串联组成，薄膜晶体管M1、M2串联后相当于一个晶体管，晶体管T4由两个薄膜晶体管M3、M4串联组成，薄膜晶体管M3、M4串联相当于一个晶体管，因此图2的像素电路也认为是7T1C电路。在其他实施例中，晶体管T2、T4可均包括一个薄膜晶体管。图2所示的像素电路中，晶体管均为P型晶体管，在其他实施例中，像素电路中的晶体管也可为N型晶体管。

图2所示的7T1C电路中，晶体管T1的漏极连接数据线Data。晶体管T2为初始化晶体管，初始化晶体管T2的源极与初始化电源线Vref连接，初始化晶体管T2的栅极连接扫描线S1。具体地，初始化晶体管T2的源极通过走线AB与初始化电源线电连接。晶体管T3的栅极连接信号线S3。晶体管T4的栅极连接信号线S2。晶体管T4为驱动晶体管。晶体管T6的栅极连接发光信号线EM，晶体管T6的源极连接高电平电源线ELVDD。晶体管T7的漏极连接低电平电源线ELVSS。像素电路还可包括电容C2，电容C2用于降噪。

图3所示的纹路采集区中，像素电路为7T1C电路。参见图3，位于所述纹路采集区21的所述第一走线包括第一区段1011、1012、1013，第一区段1011、1012、1013的一端与所述初始化晶体管T2的漏极202连接，所述第一区段1011、1012、1013的另一端与所述驱动晶体管T4的栅极301电连接。

其中，第一区段1011在衬底上的正投影与子像素的第一电极4011在衬底上的正投影有交叠，第一区段1011在衬底上的正投影与扫描线S1在衬底上的正投影有部分交叠，但第一区段1011在衬底上的正投影与像素电路的元器件在衬底上的投影无交叠。

第一区段1012在衬底上的正投影与扫描线S1在衬底上的正投影有部分交叠，但第一区段1011在衬底上的正投影与子像素的第一电极在衬底上的正投影、以及像素电路的元器件在衬底上的投影均无交叠。

第一区段1013在衬底上的正投影与子像素的第一电极4012在衬底上的正投影有交叠，第一区段1013在衬底上的正投影与扫描线S1在衬底上的正投影有交叠，但第一区段1013在衬底上的正投影与像素电路的元器件在衬底上的投影无交叠。

图3所示的纹路采集区中，像素电路为7T1C电路。第二走线包括第二区段1021、1022、1023，第二区段1021、1022、1023的一端与所述初始化电源线Vref连接，所述第二区段1021、1022、1023的另一端与初始化晶体管T2的源极201连接。第二区段1021、1022、1023为图2中所示的连线AB。在实际制备过程中，连线CD及连线DE与连线AB为同一走线，均为第二区段。

其中，第二区段1021与第二区段1022在衬底上的正投影与扫描线S1在衬底上的正投影有部分交叠，但第二区段1021与第二区段1022在衬底上的正投影与第一电极在衬底上的正投影有交叠均无交叠，第二区段1021与第二区段1022在衬底上的正投影与像素电路的元器件在衬底上的正投影均无交叠。

第二区段1023在衬底上的正投影与扫描线S1在衬底上的正投影有部分交叠，第二区段1023在衬底上的正投影与子像素的第一电极4012在衬底上的正投影有交叠，但第二区段1023在衬底上的正投影与像素电路的元器件在衬底上的正投影无交叠。

图3所示的纹路采集区中，数据线Data包括所述第三区段1031、1032、1033。其中，第三区段1031、1033在衬底上的正投影与其他信号线在衬底上的正投影无交叠，第三区段1031、1033在衬底上的正投影与像素电路的元器件在衬底上的正投影无交叠，第三区段1031、1033在衬底上的正投影与子像素的第一电极在衬底上的正投影无交叠。

第三区段1032在衬底上的正投影与子像素的第一电极4013在衬底上的正投影有交叠，但第三区段1032在衬底上的正投影与信号线在衬底上的正投影无交叠，与像素电路的元器件在衬底上的正投影无交叠。

在其他实施例中，像素电路为7T1C电路时，走线或信号线的其他部分也可采用透明导电材料制备，不局限于图中所示的第一区段、第二区段和第三区段。

图3所示的实施例中，仅以像素电路为7T1C电路为例进行示意。其他实施例中，像素电路也可为其他类型的像素电路，例如2T1C、3T1C电路、5T1C电路等。像素电路为其他类型的电路时，走线或信号线中采用透明走线替换的区域可不同于图3中所示。例如，像素电路为2T1C电路时，数据线及高电平电源线的部分区段可采用透明导电材料制备。

在一个实施例中，透明导电材料可包括氧化铟锡、或者氧化铟锌、或者掺杂银的氧化铟锡、或者掺杂银的氧化铟锌。如此，可使得透明导电材料的透光率较高。透明导电材料为掺杂银的氧化铟锡或者掺杂银的氧化铟锌时，可在保证高透光率的基础上，减小电阻。

在一个实施例中，参见图1，所述显示基板100的显示区包括第一显示区10和第二显示区20，所述第一显示区10的透光率大于所述第二显示区20的透光率。所述第二显示区20包括所述纹路采集区21及至少包围部分所述纹路采集区21的子显示区22。第一显示区10的透光率大于第二显示区20的透光率，指的是，第一显示区10的透光率大于子显示区22的透光率，且大于纹路采集区21的透光率。

通过设置第一显示区10的透光率大于第二显示区20的透光率，则可将感光器件设置在第一显示区10下方，感光器件可通过第一显示区10采集或者发射光线，从而在保证感光器件正常工作的前提下，实现显示基板的全面屏显示。

在一个实施例中，第一显示区包括透明膜层，透明膜层的材料与纹路采集区的透明导电材料可相同，在制备过程中，纹路采集区中由透明导电材料制备的区段与第一显示区的透明膜层可在同一工艺中形成，有助于降低制备工艺的复杂度。第一显示区中设有多个子像素，第一显示区的透明膜层可以是子像素的阳极层。

在一个实施例中，所述纹路采集区21的透光率可大于所述子显示区22的透光率，子显示区22中的第一走线、第二走线及信号线均有金属材料制备。在其他实施例中，纹路采集区21的透光率可等于子显示区22的透光率，纹路采集区21中第一走线、第二走线及信号线的部分区段采用透明导电材料制备，子显示区22中第一走线、第二走线及信号线的相对应的区段采用透明导电材料制备。

本申请实施例还提供了一种显示面板，所述显示面板包括上述任一实施例所述的显示基板及封装结构。封装结构位于显示基板100背离衬底的一侧。

在一个实施例中，所述封装结构还可包括封装层、玻璃盖板、触控层、偏光片等。封装层可以是薄膜封装层或者玻璃粉封装层。

显示基板包括第一显示区与第二显示区时，所述偏光片覆盖所述第二显示区20，且未覆盖所述第一显示区10，或者所述偏光片覆盖所述第一显示区10、及所述第二显示区20。偏光片可消散显示面板表面的反射光，改善用户的使用体验。第一显示区10不设置偏光片时，可提高第一显示区10的透光率，保证第一显示区10下方设置的感光器件的正常工作。

本申请实施例还提供了一种显示装置。参见图4，显示装置包括壳体40、上述的显示面板200、纹路识别传感器50及纹路光源60。显示面板200包括上述的显示基板100及封装结构30。纹路识别传感器50及纹路光源60设置在所述显示面板200的纹路采集区21下方，位于显示面板200与壳体40之间。在进行纹路识别时，用户的纹路置于封装结构30上，与纹路采集区21对应。纹路光源60发射检测光线，检测光线通过显示面板200后被用户的纹路反射，被反射的检测光线通过纹路采集区21并进入到纹路识别传感器50，纹路识别传感器50根据接收的检测光线获取用户的纹路信息。其中，纹路光源60可以是红外光源。

显示装置还可包括听筒、感光器件70、距离传感器等，其中感光器件设置70在第一显示区10下方。感光器件70可包括前置摄像头、红外传感器、红外镜头、泛光感应元件、环境光传感器以及点阵投影器中的至少一种。

上述显示装置可以为手机、平板、掌上电脑等数码设备。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种显示基板，其特征在于，所述显示基板的显示区包括纹路采集区；

所述显示区内设有多个子像素、多个用于驱动所述子像素的像素电路及信号线，多个所述子像素与多个所述像素电路一一对应；

所述像素电路包括至少两个元器件，相邻两个所述元器件通过第一走线电连接，所述像素电路与所述信号线通过第二走线电连接；

位于所述纹路采集区内的所述第一走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述第二走线中，至少部分区段由透明导电材料制成；和/或，位于所述纹路采集区内的所述信号线中，至少部分区段由透明导电材料制成。

2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述第一走线包括第一区段，所述第一区段由所述透明导电材料制成；

所述第一区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第一区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第一区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。

3.根据权利要求2所述的显示基板，其特征在于，所述像素电路为7T1C电路，所述像素电路包括初始化晶体管与驱动晶体管；

所述第一区段的一端与所述初始化晶体管的漏极连接，所述第一区段的另一端与所述驱动晶体管的栅极连接。

4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述第二走线包括第二区段，所述第二区段由所述透明导电材料制成；

所述第二区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第二区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第二区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠。

5.根据权利要求4所述的显示基板，其特征在于，所述像素电路为7T1C电路，所述信号线包括初始化电源线，所述像素电路包括初始化晶体管；

所述第二区段的一端与所述初始化电源线连接，所述第二区段的另一端与所述初始化晶体管的源极连接。

6.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括衬底，所述像素电路及所述子像素依次层叠形成于所述衬底上；所述子像素包括第一电极、形成于所述第一电极上的发光结构及形成于所述发光结构上的第二电极；

位于所述纹路采集区的所述信号线包括第三区段，所述第三区段由所述透明导电材料制成；

所述第三区段在所述衬底上的正投影与所述元器件在所述衬底上的投影无交叠，和/或，所述第三区段在所述衬底上的正投影与所述信号线在所述衬底上的正投影无交叠，和/或，所述第三区段在所述衬底上的正投影与所述第一电极在所述衬底上的正投影无交叠；

所述信号线包括数据线，所述数据线包括所述第三区段；和/或，所述信号线包括电源线，所述电源线包括所述第三区段。

7.根据权利要求1所述的显示基板，其特征在于，所述透明导电材料包括氧化铟锡、或者氧化铟锌、或者掺杂银的氧化铟锡、或者掺杂银的氧化铟锌。

8.根据权利要求1-7任一项所述的显示基板，其特征在于，所述显示区包括第一显示区和第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括所述纹路采集区及至少包围部分所述纹路采集区的子显示区。

9.一种显示面板，其特征在于，所述显示面板包括权利要求1-8任一项所述的显示基板及封装结构。

10.一种显示装置，其特征在于，包括：

壳体；

如权利要求9所述的显示面板，覆盖在所述壳体上；

纹路识别传感器及纹路光源，设置在所述显示面板的纹路采集区下方。

Images