CN115001494B - 一种交织采样的后台自适应自校准方法 - Google Patents
一种交织采样的后台自适应自校准方法 Download PDFInfo
- Publication number
- CN115001494B CN115001494B CN202210614377.0A CN202210614377A CN115001494B CN 115001494 B CN115001494 B CN 115001494B CN 202210614377 A CN202210614377 A CN 202210614377A CN 115001494 B CN115001494 B CN 115001494B
- Authority
- CN
- China
- Prior art keywords
- signal
- calibration
- digital
- expectation
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000001914 filtration Methods 0.000 claims abstract description 12
- 238000000605 extraction Methods 0.000 claims abstract description 5
- 238000004364 calculation method Methods 0.000 claims description 8
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 6
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005658 nuclear physics Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种交织采样的后台自适应自校准方法，分为三个步骤：a.1/4采样率混频下采样；b.I/Q镜像校准；c.1/4采样率混频上采样。其中步骤a又分为数字I/Q混频、数字低通滤波和二倍抽取三个步骤，步骤b又分为计算共轭自相关期望和模期望、计算校准系数a、校准三个步骤，步骤c又分为二倍插值、数字低通滤波和数字I/Q上混频三个步骤。本发明在校准过程中不需要已知输入信号，且对输入信号没有限制性要求，提升了校准的适用范围。而且本发明的校准完全依赖数字信号运算来实现，没有任何模拟器件的参与，提高了校准的稳定性和可靠性，校准过程不影响TIADC***的正常工作。本发明的校准方法部署简单，即可在FPGA内实现，也可在DSP、CPU、GPU等处理器中实现。
Description
技术领域
本发明属于时间交织采样技术领域，具体涉及一种交织采样的后台自适应自校准方法。
背景技术
随着电子***数字化的不断推进、信号瞬时带宽的不断提升，对模数转换的转换速率、转换精度提出了越来越高的要求。在雷达、信号采集、高速示波器、核物理、通信***等领域，要求模数转换速率和有效采样位数同时保持较高水平。由于制造工艺等限制，单个ADC芯片很难同时兼顾高速和高分辨这两项关键技术指标。采用多个ADC对同一个信号在不同时刻进行采样，可以突破单片高精度ADC的采样速率限制，成倍数的提升采样率，从而使采样***同时满足高分辨和高采样率两个方面的要求。这一技术被称为时间交织采样技术(Time-interleaved ADC,TIADC)，是目前解决高速高分辨采样难题的最流行的技术方案。同时，由于目前国产ADC采样率和采样精度指标较差，如果能够突破单片ADC能力限制，从而在***层面上实现高性能采样的TIADC技术，对我国关键设备的国产化具有重要的战略意义。
在一个时间交织采样***中，由于存在器件不匹配、电压不稳定等环境因素，不同通道之间的物理特性是不可能完全一致的。这体现在通道间的幅响特性、频响特性和延迟响应等多个方面。因此在一个交织采样***中，会存在因通道不一致而导致的失配误差。这些失配因素主要包括偏置误差、增益误差和时间误差。这些误差在输出频谱中引入额外的杂散和噪声，严重影响了TIADC***的性能。
TIADC***的失配问题引起了业界的广泛关注，大量的研究工作旨在实现TIADC***的高精度校准。TIADC校准大致可以分为前台校准和后台校准。前台校准是指向TIADC***输入一个已知的信号，然后根据TIADC***的输出，对***失配情况进行测试，并将测试结果转换为校准参数，对TIADC***进行失配校准。在校准时，前台校准需要断开TIADC***的输入，并向其馈入一个已知信号。后台校准则不需要这些复杂过程。后台校准指的是在TIADC***实际工作时，通过对TIADC***的输出进行信号处理，从而自动完成通道失配的校准。后台校准又可以进一步分为模拟校准和数字校准。后台模拟校准指的是根据TIADC***的输出，检测到校准参数后，通过调节TIADC***前端模拟电路的参数，从而实现校准。而后台数字校准则指的是对TIADC***的输出进行数字信号处理，从而直接完成校准。
显然，前台校准在校准时，TIADC***不能正常工作，同时校准参数也会随着环境和输入的改变而发生改变。因此，前台校准不如后台校准。而模拟电路随工艺、环境的变换，特性会发生改变，因此后台模拟校准实现难度较大，性能较差。
发明内容
本发明的目的在于提供一种交织采样的后台自适应自校准方法，该方法是一种应用于双通道交织采样(TIADC)的后台数字校准方法。
为达到上述目的，本发明采用的技术方案为：
本发明提供一种交织采样的后台自适应自校准方法，包括以下步骤：
步骤a：1/4采样率混频下采样
步骤a.1：数字I/Q混频
将双通道TIADC***的采样信号复制为A、B两个信号副本，信号副本A与同等数量的数字序列[1,0,-1,0,1,0,-1,0...]相乘，得到I路信号di；信号副本B与同等数量的数字序列[0,-1,0,1,0,-1,0,1...]相乘，得到Q路信号dq；
步骤a.2：数字低通滤波
将I路信号di和Q路信号dq分别与一组低通滤波器系数进行卷积运算，得到滤波后的I路信号dfi和滤波后的Q路信号dfq；
步骤a.3：二倍抽取
将I路信号dfi和Q路信号dfq的数字序列中的偶数点保留，奇数点去除，或者奇数点保留，偶数点去除，得到I路信号df2i和Q路信号df2q；
步骤b：I/Q镜像校准
步骤b.1：计算共轭自相关期望和模期望
I路信号df2i和Q路信号df2q被复制为三个副本，副本1和副本2进行共轭自相关期望和模期望的计算，得到共轭自相关期望rx和模期望cx；
步骤b.2：计算校准系数a
根据共轭自相关期望rx和模期望cx计算校准系数a；
步骤b.3：校准
使用校准系数a对副本3的信号df2i和df2q进行校准，将其中失配镜像去除，得到校准后I/Q信号cdf2i和cdf2q；
步骤c：1/4采样率混频上采样
步骤c.1：二倍插值
在校准后的I路信号cdf2i(n)和cdf2i(n+1)之间***一个值0，得到新的I路信号序列cf2i为：cdf2i(1),0,cdf2i(2),0,cdf2i(3),0,……；在校准后的Q路信号cdf2q(n)和cdf2q(n+1)之间***一个值0，得到新的Q路信号序列cf2q为：cdf2q(1),0,cdf2q(2),0,cdf2q(3),0,……；
步骤c.2：数字低通滤波
将I路信号cf2i和Q路信号cf2q分别与一组低通滤波器系数进行卷积运算，从而得到滤波后的I路信号f2i和滤波后的Q路信号f2q；
步骤c.3：数字I/Q上混频
1)令信号S3(n)＝f2i(n)+i·f2q(n)；
2)构造信号Slo(n)＝[1,0,-1,0,...]+i·[0,1,0,-1,...]；
3)将S3(n)与Slo(n)进行复数相乘，得到信号S4(n)＝S3(n)·Slo(n)；
4)取信号S4(n)的实部，即最终的校准后信号csig。
所述步骤a.1中，采样信号副本中包含的采样点数应至少≥4096个，并且点数应为2的幂指数。
所述步骤a.2和步骤c.2中，低通滤波器的特性应保证：凡是低于1/4采样率的信号被通过，凡是高于1/4采样率的信号被阻止。
所述步骤b.1中，共轭自相关期望模期望/>其中S1(n)为包含I/Q信号的复数信号，S1(n)＝df2i(n)+i·df2q(n)，N为S1(n)信号样本的点数。
所述步骤b.2中，校准系数
所述步骤b.3中，根据校准系数a，对S1(n)进行校准，得到S2(n)，S2(n)＝S1(n)+a·S1 *(n)，复数信号S2(n)的实部为信号cdf2i(n)，虚部为信号cdf2q(n)。
相对于现有技术，本发明的有益效果为：
1.本发明是一种自适应盲校准方法。校准过程中不需要已知输入信号，且对输入信号没有限制性要求，提升了校准的适用范围。
2.本发明是一种完全后台化的校准方法。校准过程不影响TIADC***的正常工作。
3.本发明是一种完全数字化的校准方法，校准完全依赖数字信号运算来实现，没有任何模拟器件的参与，提高了校准的稳定性和可靠性。
4.本发明所采用的校准方法部署简单，既可在FPGA内实现，也可在DSP、CPU、GPU等处理器中实现。
附图说明
图1是本发明提供的交织采样的后台自适应自校准方法的总体流程图；
图2为本发明步骤a 1/4采样率混频下采样的流程示意图；
图3为本发明步骤b I/Q镜像校准的流程示意图；
图4为本发明步骤c 1/4采样率混频上采样的流程示意图；
图5为一种可实施本发明方法的双通道TIADC***的示意图；
图6为图5中信号分配电路的一种可实现方式；
图7为图5的双通道TIADC***采样效果图；
图8为没有采用本发明方法进行校准时TIADC***信号的输出功率谱图；
图9为采用本发明方法进行校准后TIADC***信号的输出功率谱图。
具体实施方式
下面结合附图进一步阐述本发明，以下实例仅用于描述本发明而不用于限制本发明的使用范围，各领域工程技术人员对本发明的各种等价变换均包含在本发明所要求的权力范围内。
本发明提供的交织采样的后台自适应自校准方法，如图1所示，该方法总体上可以分为三个步骤：a.1/4采样率混频下采样；b.I/Q镜像校准；c.1/4采样率混频上采样。
以下对上述每个步骤进行详述：
步骤a.1/4采样率混频下采样
如图2所示，1/4采样率混频下采样又可以进一步分解为数字I/Q混频、数字低通滤波和二倍抽取三个步骤。
所述数字I/Q混频的方法是将双通道TIADC***的采样信号复制为A、B两个副本。采样信号副本中包含的采样点数应至少≥4096个，并且点数应为2的幂指数。设N为采样信号副本的采样点数。其中信号副本A与同等数量的数字序列[1,0,-1,0,1,0,-1,0...]相乘，得到I路信号di；信号副本B与同等数量的数字序列[0,-1,0,1,0,-1,0,1...]相乘，得到Q路信号dq。
所述数字低通滤波的方法是将I路信号di和Q路信号dq分别与一组低通滤波器系数进行卷积运算，从而得到滤波后的I路信号dfi和滤波后的Q路信号dfq。低通滤波器的特性应保证：凡是低于1/4采样率的信号被通过，凡是高于1/4采样率的信号被阻止。这种特性的低通滤波器系数计算方法为业界所熟知，使用MATLAB工具可快速计算。
所述二倍抽取的方法是将I路信号dfi和Q路信号dfq的数字序列中的偶数点保留，奇数点去除(亦可以是奇数点保留，偶数点去除)。从而得到I路信号df2i和Q路信号df2q。df2i和df2q的点数为N/2。
步骤b.I/Q镜像校准
如图3所示，I/Q镜像校准又可以进一步分解为四个步骤：计算共轭自相关期望、计算模期望、计算校准系数a、校准。I路信号df2i和Q路信号df2q被复制为三个副本，副本1和副本2进行共轭自相关期望和模期望的计算，得到共轭自相关期望rx和模期望cx。然后根据共轭自相关期望rx和模期望cx计算校准系数a。在计算共轭自相关期望和模期望时，需要使用信号df2i和df2q的所有信号点。因此校准系数a要等共轭自相关期望rx和模期望cx计算完毕后，才可以进行计算。待校准系数a计算完毕后，使用校准系数a对副本3的信号df2i和df2q进行校准，将其中失配镜像去除，得到校准后I/Q信号cdf2i和cdf2q。
下面分别介绍实现上述四个步骤的具体计算方法。
记信号S1(n)＝df2i(n)+i·df2q(n)，S1(n)为包含I/Q信号的复数信号。以下讨论将以复数信号S1(n)。
1)计算共轭自相关期望rx
N为S1(n)信号样本的点数。
2)计算模期望cx
3)计算校准系数a
4)根据校准系数a，对S1(n)进行校准，得到S2(n)
S2(n)＝S1(n)+a·S1 *(n)
复数信号S2(n)的实部为信号cdf2i(n)，虚部为信号cdf2q(n)。
步骤c.1/4采样率混频上采样
如图4所示，1/4采样率混频上采样又可以进一步分解为二倍插值、数字低通滤波和数字I/Q上混频三个步骤。
所述二倍插值的方法是在信号cdf2i(n)和cdf2i(n+1)之间***一个值0；在cdf2q(n)和cdf2q(n+1)之间***一个值0。由此得到新的信号序列cf2i为：cdf2i(1),0,cdf2i(2),0,cdf2i(3),0,……；新的信号序列cf2q为：cdf2q(1),0,cdf2q(2),0,cdf2q(3),0,……。
所述数字低通滤波的方法是：将I路信号cf2i和Q路信号cf2q分别与一组低通滤波器系数进行卷积运算，从而得到滤波后的I路信号f2i和滤波后的Q路信号f2q。低通滤波器的特性应保证：凡是低于1/4采样率的信号被通过，凡是高于1/4采样率的信号被阻止。这种特性的低通滤波器系数计算方法为业界所熟知，使用MATLAB工具可快速计算。
所述数字I/Q上混频的方法如下：
1)令信号S3(n)＝f2i(n)+i·f2q(n)
2)构造信号Slo(n)＝[1,0,-1,0,...]+i·[0,1,0,-1,...]
3)将S3(n)与Slo(n)进行复数相乘，得到信号S4(n)＝S3(n)·Slo(n)
4)取信号S4(n)的实部，即最终的校准后信号csig。
本发明提供的交织采样的后台自适应自校准方法需要在双通道交织采样***中运行，图5给出了一个可实施本发明方法的双通道TIADC***的具体实例。
如图5所示，输入模拟信号经过信号分配电路转换为两路——模拟信号A和模拟信号B，模拟信号A和模拟信号B分别被ADC-A和ADC-B两颗ADC芯片进行采样，得到采样后数字信号A和采样后数字信号B。采样后数字信号A和采样后数字信号B进入处理器中，采用本发明的交织采样的后台自适应自校准方法进行交织处理，进而得到交织处理后数字信号。另外，双通道TIADC***还具有一个时钟源电路。时钟源电路能够产生采样时钟A、采样时钟B和***时钟。其中，采样时钟A和采样时钟B之间相位相差90°，并分别输入ADC-A和ADC-B，作为这两个ADC芯片的采样时钟。***时钟输入至处理器，作为处理器的处理时钟。
下面给出图5所示的双通道TIADC***的一种可能的电路实现方式：
a.信号分配电路可以采用图6所示电路实现，其中巴伦芯片可能的型号为：Mini公司的TCM1-83X+；
b.ADC-A和ADC-B可能的型号为：TI公司的ADC083000；
c.处理器可能的型号为：Xilinx公司的XC7VX690T；
d.时钟源可能的型号为：ADI公司的HMC7044。
图5所示的双通道TIADC***的采样效果如图7所示。其中ADC-A的采样序列点为：A[n-1]、A[n]、A[n+1]……；ADC-B的采样序列点为：B[n-1]、B[n]、B[n+1]……。由于采样时钟A和B之间的相位差为90°，那么A[n-1]、A[n]、A[n+1]……与B[n-1]、B[n]、B[n+1]……交替排列后，得到如下序列：A[n-1]、B[n-1]、A[n]、B[n]、A[n+1]、B[n+1]……。
显然，如果采样时钟A和B相位差可以保持严格的90°，那么其交替采样后的序列等效于两倍采样频率进行采样的结果。但是，受环境、工艺等内外因素干扰，采样时钟A和B之间的相位差不可能保持严格的90°。因此，交替采样会出现误差。在处理器中部署本发明的方法，即可实现对双通道TIADC***自适应校准。
下面以一组对比数据来说明本发明的效果。
以采样率为6GSPS的双通道TIADC为例。输入信号为240MHz的正弦波信号。
在没有采用本发明进行校准时，TIADC***信号的输出功率谱如图8所示。由于存在通道间的失配，信号信噪比(SNR)仅为28.6dBc，有效位数(ENOB)仅为4.46位。同时，主信号与失配信号之间的差值，即SFDR仅为28.63dBc。
使用本发明的方法进行校准后，TIADC输出信号的功率谱如图9所示。信号信噪比(SNR)为56.3dBc，有效位数(ENOB)为9.06位。同时，主信号与失配信号之间的差值，即SFDR为70.12dBc。因此，本发明的方法提升SNR 27.7dBc，提升ENOB 4.6位，提升SFDR达41.49dB。
较之于其他TIADC***校准方法，本发明最重要的几点增益之处在于：
1.本发明是一种自适应盲校准方法。校准过程中不需要已知输入信号，且对输入信号没有限制性要求。这提升了校准的适用范围。
2.本发明是一种完全后台化的校准方法。校准过程不影响TIADC***的正常工作。
3.本发明是一种完全数字化的校准方法，校准完全依赖数字信号运算来实现，没有任何模拟器件的参与，这提高了校准的稳定性和可靠性。
4.本发明所采用的校准方法部署简单，即可在FPGA内实现，也可在DSP、CPU、GPU等处理器中实现。
以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变换，均仍属于本发明技术方案的保护范围内。
Claims (6)
1.一种交织采样的后台自适应自校准方法，其特征在于，包括以下步骤：
步骤a：1/4采样率混频下采样
包括数字I/Q混频、数字低通滤波、二倍抽取三个步骤；
步骤a.1：数字I/Q混频
将双通道TIADC***的采样信号复制为A、B两个信号副本，信号副本A与同等数量的数字序列[1,0,-1,0,1,0,-1,0...]相乘，得到I路信号di；信号副本B与同等数量的数字序列[0,-1,0,1,0,-1,0,1...]相乘，得到Q路信号dq；
步骤a.2：数字低通滤波
将I路信号di和Q路信号dq分别与一组低通滤波器系数进行卷积运算，得到滤波后的I路信号dfi和滤波后的Q路信号dfq；
步骤a.3：二倍抽取
将I路信号dfi和Q路信号dfq的数字序列中的偶数点保留，奇数点去除，或者奇数点保留，偶数点去除，得到I路信号df2i和Q路信号df2q；
步骤b：I/Q镜像校准
包括计算共轭自相关期望和模期望、计算校准系数a、校准三个步骤；
步骤b.1：计算共轭自相关期望和模期望
I路信号df2i和Q路信号df2q被复制为三个副本，副本1和副本2进行共轭自相关期望和模期望的计算，得到共轭自相关期望rx和模期望cx；
步骤b.2：计算校准系数a
根据共轭自相关期望rx和模期望cx计算校准系数a；
步骤b.3：校准
使用校准系数a对副本3的信号df2i和df2q进行校准，将其中失配镜像去除，得到校准后I/Q信号cdf2i和cdf2q；
步骤c：1/4采样率混频上采样
包括二倍插值、数字低通滤波、数字I/Q上混频三个步骤；
步骤c.1：二倍插值
在校准后的I路信号cdf2i(n)和cdf2i(n+1)之间***一个值0，得到新的I路信号序列cf2i为：cdf2i(1),0,cdf2i(2),0,cdf2i(3),0,……；在校准后的Q路信号cdf2q(n)和cdf2q(n+1)之间***一个值0，得到新的Q路信号序列cf2q为：cdf2q(1),0,cdf2q(2),0,cdf2q(3),0,……；
步骤c.2：数字低通滤波
将I路信号cf2i和Q路信号cf2q分别与一组低通滤波器系数进行卷积运算，从而得到滤波后的I路信号f2i和滤波后的Q路信号f2q；
步骤c.3：数字I/Q上混频
1)令信号S3(n)＝f2i(n)+i·f2q(n)；
2)构造信号Slo(n)＝[1,0,-1,0,...]+i·[0,1,0,-1,...]；
3)将S3(n)与Slo(n)进行复数相乘，得到信号S4(n)＝S3(n)·Slo(n)；
4)取信号S4(n)的实部，即最终的校准后信号csig。
2.根据权利要求1所述的交织采样的后台自适应自校准方法，其特征在于：所述步骤a.1中，采样信号副本中包含的采样点数应至少≥4096个，并且点数应为2的幂指数。
3.根据权利要求1所述的交织采样的后台自适应自校准方法，其特征在于：所述步骤a.2和步骤c.2中，低通滤波器的特性应保证：凡是低于1/4采样率的信号被通过，凡是高于1/4采样率的信号被阻止。
4.根据权利要求1所述的交织采样的后台自适应自校准方法，其特征在于：所述步骤b.1中，共轭自相关期望模期望/>其中S1(n)为包含I/Q信号的复数信号，S1(n)＝df2i(n)+i·df2q(n)，N为S1(n)信号样本的点数。
5.根据权利要求4所述的交织采样的后台自适应自校准方法，其特征在于：所述步骤b.2中，校准系数
6.根据权利要求4所述的交织采样的后台自适应自校准方法，其特征在于：所述步骤b.3中，根据校准系数a，对S1(n)进行校准，得到S2(n)，S2(n)＝S1(n)+a·S1 *(n)，复数信号S2(n)的实部为信号cdf2i(n)，虚部为信号cdf2q(n)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210614377.0A CN115001494B (zh) | 2022-05-31 | 2022-05-31 | 一种交织采样的后台自适应自校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210614377.0A CN115001494B (zh) | 2022-05-31 | 2022-05-31 | 一种交织采样的后台自适应自校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115001494A CN115001494A (zh) | 2022-09-02 |
| CN115001494B true CN115001494B (zh) | 2024-06-11 |
Family
ID=83032052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210614377.0A Active CN115001494B (zh) | 2022-05-31 | 2022-05-31 | 一种交织采样的后台自适应自校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115001494B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115794027B (zh) * | 2023-02-06 | 2023-05-26 | 北京航天微电科技有限公司 | 信号处理方法、装置、电子设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388594B1 (en) * | 1998-09-15 | 2002-05-14 | Scott R. Velazquez | Method of calibrating analog and digital converters |
| CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
| CN106374920A (zh) * | 2016-09-05 | 2017-02-01 | 中山大学 | 一种基于多项式模型的tiadc***的估计与补偿实现方法 |
| US9685970B1 (en) * | 2016-03-02 | 2017-06-20 | National Taiwan University | Analog-to-digital converting system and converting method |
| CN109728818A (zh) * | 2017-10-27 | 2019-05-07 | 美国亚德诺半导体公司 | 用于高速和交错的adc的跟踪和保持电路 |
| CN110034759A (zh) * | 2019-04-25 | 2019-07-19 | 合肥工业大学 | 前馈式全数字tiadc***的采样时间误差校准模块及其方法 |
| CN113904683A (zh) * | 2020-06-22 | 2022-01-07 | 深圳市中兴微电子技术有限公司 | 校准方法、校准装置、时间交织adc、电子设备及可读介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7916051B1 (en) * | 2009-10-02 | 2011-03-29 | Texas Instuments Incorporated | Bandwidth mismatch estimation for time interleaved ADCs |
| US10763878B2 (en) * | 2018-03-27 | 2020-09-01 | Analog Devices, Inc. | Calibrating time-interleaved switched-capacitor track-and-hold circuits and amplifiers |
-
2022
- 2022-05-31 CN CN202210614377.0A patent/CN115001494B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388594B1 (en) * | 1998-09-15 | 2002-05-14 | Scott R. Velazquez | Method of calibrating analog and digital converters |
| CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
| US9685970B1 (en) * | 2016-03-02 | 2017-06-20 | National Taiwan University | Analog-to-digital converting system and converting method |
| CN106374920A (zh) * | 2016-09-05 | 2017-02-01 | 中山大学 | 一种基于多项式模型的tiadc***的估计与补偿实现方法 |
| CN109728818A (zh) * | 2017-10-27 | 2019-05-07 | 美国亚德诺半导体公司 | 用于高速和交错的adc的跟踪和保持电路 |
| CN110034759A (zh) * | 2019-04-25 | 2019-07-19 | 合肥工业大学 | 前馈式全数字tiadc***的采样时间误差校准模块及其方法 |
| CN113904683A (zh) * | 2020-06-22 | 2022-01-07 | 深圳市中兴微电子技术有限公司 | 校准方法、校准装置、时间交织adc、电子设备及可读介质 |
Non-Patent Citations (4)
| Title |
|---|
| Xiao Wang ; Fule Li ; Zhihua Wang.A novel autocorrelation-based timing mismatch C alibration strategy in Time-Interleaved ADCs.2016 IEEE International Symposium on Circuits and Systems (ISCAS).2016,全文. * |
| 基于互相关的时间交织ADC时钟失配校准算法设计与实现;章云;中国优秀硕士论文电子期刊网;20190515;全文 * |
| 超高速时间交织ADC通道失配后台校准算法;秦明龙;魏淑华;武锦;吴旦昱;;微电子学与计算机;20181105(11);全文 * |
| 针对时间交织采样的后台自适应频域校准技术;丁晟；孙友礼；;电讯技术;20220620;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115001494A (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441379B2 (en) | Device and method for digitizing a signal | |
| EP3742615A1 (en) | Vco-based continuous-time pipelined adc | |
| CN102109555B (zh) | 具有数字中频信号处理***的频谱分析仪及其实现方法 | |
| US10727853B1 (en) | DAC calibration using VCO ADC | |
| CN115001494B (zh) | 一种交织采样的后台自适应自校准方法 | |
| CN109274372B (zh) | 一种tiadc***通道间采样时刻失配误差提取方法 | |
| CN110324041B (zh) | 一种宽带交叉采样***通道失配估计方法 | |
| CN109639278A (zh) | 多通道时间交错adc的时序补偿方法及装置 | |
| CN116755510A (zh) | 一种数字锁相放大器的fpga实现方法及*** | |
| CN115776299A (zh) | 一种低复杂度的tiadc时间失配误差校准方法 | |
| CN106018907B (zh) | 频带重叠分离器 | |
| Zhao et al. | A 1.6-gsps high-resolution waveform digitizer based on a time-interleaved technique | |
| Kuojun et al. | A TIADC mismatch calibration method for digital storage oscilloscope | |
| CN115097497B (zh) | 一种多通道接收机的幅相校正方法及*** | |
| CN108696464B (zh) | 一种iq与4通道tiadc联合失真盲估计与修正方法 | |
| Li et al. | A 10.4-Gs/s high-resolution wideband radar sampling system based on TIADC technique | |
| CN110736879B (zh) | 一种短波射频直采桥式矢量阻抗检测方法 | |
| Li et al. | Design and implementation of a 5.2 GS/s 12-bit wideband sampling system based on TI-ADC | |
| Shi et al. | Calibration of timing mismatch for TIADC based on error table and fractional delay filter | |
| Neri et al. | Parallel hardware implementation of RADAR electronics equipment for a LASER inspection system | |
| Xu et al. | A Boundary Mixing Architecture for Two-Channel Frequency-Interleaving Analog-to-Digital Converters | |
| Peng et al. | A Real-Time Calibration Method for Time-Interleaved Analog-to-Digital Convert System in Wideband Digital Radar | |
| Mei et al. | A Sub-Band-Aliasing Architecture for Frequency-Interleaved Analog-to-Digital Converters | |
| Gang et al. | Design and Implementation of Frequency Agile Multistage DDC based on FPGA | |
| CN114415933B (zh) | 基于fpga的互相关运算器、处理方法和信号处理*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |