CN109639278A - 多通道时间交错adc的时序补偿方法及装置 - Google Patents
多通道时间交错adc的时序补偿方法及装置 Download PDFInfo
- Publication number
- CN109639278A CN109639278A CN201811551852.4A CN201811551852A CN109639278A CN 109639278 A CN109639278 A CN 109639278A CN 201811551852 A CN201811551852 A CN 201811551852A CN 109639278 A CN109639278 A CN 109639278A
- Authority
- CN
- China
- Prior art keywords
- point
- sampled
- initial samples
- value
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种多通道时间交错ADC的时序补偿方法及装置，该方法包括：将设定时长的周期信号输入所述校准ADC；从所述校准ADC的各个初始采样点获取选定采样点；根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。该方案中，可以为至少一个采集ADC在设定时长内的实际采样点进行时间补偿，从而可以避免至少一个采集ADC时序的失配。
Description
技术领域
本发明涉及通信技术领域，尤指一种多通道时间交错模数转换器(Analog toDigital Converter，ADC)的时序补偿方法及装置。
背景技术
随着互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)集成电路工艺的发展，数字电路相对于模拟电路具有集成度高、抗干扰强、易于实现和成本低等优点，因此人们常用数字电路代替模拟电路完成信号处理。然而，现实世界是模拟的，如声音、图像、温度和压力等信号，因此需要模拟和数字的接口，即ADC和数模转换器(Digital to Analog Converter，DAC)。
为了将真实世界中的时间和幅值上都是连续的模拟输入信号转换成数字信号，首先就要对模拟输入信号进行采样，在采样脉冲的作用下转换为一些时间上离散，即用每隔一定时间段的信号样本值序列来代替原来的模拟信号，但幅值仍然是连续的采样值，然后将其近似为有限多个离散的幅值，这既是量化。经过量化后的信号就可以进行编码即转换为数字信号。而采样定理就是描述通信与信息处理领域的最重要基本理论。
采样定理在信号处理领域可以从两个阶段进行分解：一方面描述的是对信号的采样过程，这个阶段是对模拟输入信号进行离散化，将其转换为离散时间离散幅值的信号样本序列；另一个方面是对得到的采样样本序列进行重建从而还原输入的模拟信号的过程，这一阶段一般需要低通滤波器和数模转换器件来实现。整个重构过程等价于插值拟合，这里对输入信号是有频带限制的，它的最高频率不能超过***采样频率的一半，因此低采样率需要采集高带宽的信号就需要用到多个ADC并联采集技术实现。
在成本被控制的今天，特别是在零中频结构中为了可以实现在低采样率下采集宽带宽的情况下，多通道时间交错ADC是一种可实行的方式，其基本原理如图1所示，用M个ADC在同一时钟频率、不同时钟相位下并行的对模拟输入信号进行采样，最后按顺序将M个ADC的输出序列合并为一路信号输出。M通道时间交错ADC在保持单通道ADC精度下，采样率提高了M倍。但是，多通道时间交错ADC也存在严重的缺陷，通道的采样时序失配会限制M-ADC的采样性能。
如图1所示，ADC1、…ADCM-1依次对输入波形进行采样，两次相邻时间采样的间隔为Ts＝1/fs，依次错开一个固定的相位2π/M，后端数据重组后，等效于将ADC的采样率提高了M倍，而分辨率保持了低速ADC的数值，即用多片低速高分辨率的ADC并行采集，实现高速率、高分辨率采集***，从而解决了单片ADC中速率与分辨率的矛盾。图2给出4路ADC采集模拟信号的过程示例。
从图2可以看出，4路ADC的时钟需要严格相差一定的相位，否则采集到的信号会产生失真，如图3所示，时序失配会使得采集信号产生偏斜，在频域上的表现就是在不该有的频率上会出现信号(图3中的spur)，这对解调***产生很大的干扰。因此，目前亟需一种对多通道时间交错ADC的时序失配进行补偿的方法。
发明内容
本发明实施例提供一种多通道时间交错ADC的时序补偿方法及装置，用以实现对多通道时间交错ADC的时序失配进行补偿。
根据本发明实施例，提供一种多通道时间交错ADC的时序补偿方法，所述多通道时间交错ADC包括校准ADC和至少一个采集ADC，包括：
将设定时长的周期信号输入所述校准ADC；
从所述校准ADC的各个初始采样点获取选定采样点；
根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；
使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。
具体的，从所述校准ADC的各个初始采样点获取选定采样点，具体包括：
将所述校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取所述初始采样点序列中的全部初始采样点作为选定采样点；或者，选取所述初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取所述初始采样点序列中奇数位置的初始采样点作为选定采样点。
具体的，根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值，具体包括：
针对每一个选定采样点，执行：
从所述校准ADC的各个初始采样点中获取与所述当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算所述第一参考采样点的采样时刻和所述第二参考初始采样点的采样时刻的中间采样时刻；
从所述周期信号中获取所述中间采样时刻对应的采样值，得到所述当前选定采样点的理想采样点的采样值；
根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值。
具体的，根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值，具体包括：
根据下述公式确定所述当前选定采样点的时间补偿值Δt：
其中，Y1为所述第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
具体的，使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿，具体包括：
针对每一个采集ADC，执行：
从当前采集ADC在所述设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
根据本发明实施例，还提供一种多通道时间交错ADC的时序补偿装置，所述多通道时间交错ADC包括校准ADC和至少一个采集ADC，包括：
输入模块，用于将设定时长的周期信号输入所述校准ADC；
获取模块，用于从所述校准ADC的各个初始采样点获取选定采样点；
确定模块，用于根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；
补偿模块，用于使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。
具体的，所述获取模块，具体用于：
将所述校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取所述初始采样点序列中的全部初始采样点作为选定采样点；或者，选取所述初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取所述初始采样点序列中奇数位置的初始采样点作为选定采样点。
具体的，所述确定模块，具体用于：
针对每一个选定采样点，执行：
从所述校准ADC的各个初始采样点中获取与所述当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算所述第一参考采样点的采样时刻和所述第二参考初始采样点的采样时刻的中间采样时刻；
从所述周期信号中获取所述中间采样时刻对应的采样值，得到所述当前选定采样点的理想采样点的采样值；
根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值。
具体的，所述确定模块，用于根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值，具体用于：
根据下述公式确定所述当前选定采样点的时间补偿值Δt：
其中，Y1为所述第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
具体的，所述补偿模块，具体用于：
针对每一个采集ADC，执行：
从当前采集ADC在所述设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
本发明有益效果如下：
本发明实施例提供一种多通道时间交错ADC的时序补偿方法及装置，通过将设定时长的周期信号输入所述校准ADC；从所述校准ADC的各个初始采样点获取选定采样点；根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。该方案中，可以为至少一个采集ADC在设定时长内的实际采样点进行时间补偿，从而可以避免至少一个采集ADC时序的失配。
附图说明
图1为现有技术中多通道时间交替ADC的原理示意图；
图2为现有技术中4路ADC采集模拟信号的示意图；
图3为与图2对应的失真信号示意图；
图4为本发明实施例中一种多通道时间交错ADC的结构示意图；
图5为本发明实施例中一种多通道时间交错ADC的时序补偿方法的流程图；
图6为本发明实施例中理想采样点与实际采样点的示意图；
图7为本发明实施例中基于图6的各点连线示意图；
图8为本发明实施例中一种多通道时间交错ADC的时序补偿装置的结构示意图。
具体实施方式
为了实现对多通道时间交错ADC的时序失配进行补偿，本发明实施例提供一种多通道时间交错ADC的时序补偿方法，多通道时间交错ADC包括校准ADC和至少一个采集ADC，如图4所示，校准ADC为ADC0，至少一个采集ADC为ADC1-ADCN，该方法的流程如图5所示，执行步骤如下：
S51：将设定时长的周期信号输入校准ADC。
其中，设定时长可以根据至少一个采集ADC来确定，以确保与至少一个采集ADC同步，具体可以设定为至少一个采集ADC每次采集的时长；周期信号可以根据实际需要进行设定，例如，可以是简单的单音信号，也可以是历史信号。
S52：从校准ADC的各个初始采样点获取选定采样点。
校准ADC采集在设定时长内的周期信号，得到的采样点可以定义为初始采样点，由于校准ADC的各个初始采样点很多，可以从中选取部分或者全部作为选定采样点。
S53：根据校准ADC的各个初始采样点以及周期信号确定各个选定采样点的时间补偿值。
S54：使用各个选定采样点的时间补偿值对至少一个采集ADC在设定时长内的实际采样点进行补偿。
该方案中，可以为至少一个采集ADC在设定时长内的实际采样点进行时间补偿，从而可以避免至少一个采集ADC时序的失配。
具体的，上述S52的从校准ADC的各个初始采样点获取选定采样点，实过程具体包括：
将校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取初始采样点序列中的全部初始采样点作为选定采样点；或者，选取初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取初始采样点序列中奇数位置的初始采样点作为选定采样点。
由于第一个初始采样点和最后一个初始采样点只有一个相邻的初始采样点，无法使用本实施例中的方法，因此，可以排除掉这两个初始采样点，将校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列。
然后选取初始采样点序列中的全部初始采样点作为选定采样点；也可以选取初始采样点序列中偶数位置的初始采样点作为选定采样点；还可以选取初始采样点序列中奇数位置的初始采样点作为选定采样点。这里仅仅列举了三种选取方式，还有很多方式可以采用，这里不再一一赘述。
具体的，上述S53中的根据校准ADC的各个初始采样点以及周期信号确定各个选定采样点的时间补偿值，实现过程具体包括：
针对每一个选定采样点，执行；
从校准ADC的各个初始采样点中获取与当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算第一参考采样点的采样时刻和第二参考初始采样点的采样时刻的中间采样时刻；
从周期信号中获取中间采样时刻对应的采样值，得到当前选定采样点的理想采样点的采样值；
根据第一参考初始采样点的采样值、第二参考初始采样点的采样值、当前选定采样点的采样值和当前选定采样点的理想采样点的采样值确定当前选定采样点的时间补偿值。
具体的，可以根据下述公式确定当前选定采样点的时间补偿值Δt：
其中，Y1为第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
下面介绍该公式的推导过程。
如图6所示，如果是理想的采样时钟，那么采样时刻X1、X0、X3肯定是等间隔的，对应的采样值分别为Y1、Y0、Y3，但是现实中，不会存在这种任何时刻都是等间隔采样，有时候会落在X2点，即采样时钟偏斜情况，对应采集到的值为Y2。
对这几个点进行连线分析，如图6所示，Δt表示产生的时钟偏斜，也就是当前选定采样点的时间补偿值，T表示采样周期，其中T＝1/f，f为采样频率，假设β＝Δt/T，根据三角公式关系，有：
对上述两个公式转换下，有：
从图7中还可以得到：
FX0＝FB+BX0＝FB+Y1
EX0＝ED+DX0＝ED+Y3 (5)
可以用定理证明Y0为FE的中间点，在这里直接使用这个结论，不再进行过程推导，有：
Y0＝(FX0+EX0)/2 (6)
因此，有：
在式7中，未知数只有一个β，Y0可以在前后波形对比中求出。因此，Δt可以从该式中求出。通过该公式，可以求出各个选定采样点的时间补偿值。
具体的，上述S54中的使用各个选定采样点的时间补偿值对至少一个采集ADC在设定时长内的实际采样点进行补偿，实现过程具体包括：
针对每一个采集ADC，执行：
从当前采集ADC在设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
由于获取到各个选定采样点的时间补偿值，就可以对每一个采集ADC在设定时长内相同采样时刻的实际采样点进行补偿。
基于同一发明构思，本发明实施例提供一种多通道时间交错ADC的时序补偿装置，多通道时间交错ADC包括校准ADC和至少一个采集ADC，该装置的结构如图8所示，包括：
输入模块81，用于将设定时长的周期信号输入校准ADC；
获取模块82，用于从校准ADC的各个初始采样点获取选定采样点；
确定模块83，用于根据校准ADC的各个初始采样点以及周期信号确定各个选定采样点的时间补偿值；
补偿模块84，用于使用各个选定采样点的时间补偿值对至少一个采集ADC在设定时长内的实际采样点进行补偿。
该方案中，可以为至少一个采集ADC在设定时长内的实际采样点进行时间补偿，从而可以避免至少一个采集ADC时序的失配。
具体的，获取模块82，具体用于：
将校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取初始采样点序列中的全部初始采样点作为选定采样点；或者，选取初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取初始采样点序列中奇数位置的初始采样点作为选定采样点。
具体的，确定模块83，具体用于：
针对每一个选定采样点，执行：
从校准ADC的各个初始采样点中获取与当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算第一参考采样点的采样时刻和第二参考初始采样点的采样时刻的中间采样时刻；
从周期信号中获取中间采样时刻对应的采样值，得到当前选定采样点的理想采样点的采样值；
根据第一参考初始采样点的采样值、第二参考初始采样点的采样值、当前选定采样点的采样值和当前选定采样点的理想采样点的采样值确定当前选定采样点的时间补偿值。
具体的，确定模块83，用于根据第一参考初始采样点的采样值、第二参考初始采样点的采样值、当前选定采样点的采样值和当前选定采样点的理想采样点的采样值确定当前选定采样点的时间补偿值，具体用于：
根据下述公式确定当前选定采样点的时间补偿值Δt：
其中，Y1为所述第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
具体的，补偿模块84，具体用于：
针对每一个采集ADC，执行：
从当前采集ADC在设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种多通道时间交错数模转换器ADC的时序补偿方法，所述多通道时间交错ADC包括校准ADC和至少一个采集ADC，其特征在于，包括：
将设定时长的周期信号输入所述校准ADC；
从所述校准ADC的各个初始采样点获取选定采样点；
根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；
使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。
2.如权利要求1所述的方法，其特征在于，从所述校准ADC的各个初始采样点获取选定采样点，具体包括：
将所述校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取所述初始采样点序列中的全部初始采样点作为选定采样点；或者，选取所述初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取所述初始采样点序列中奇数位置的初始采样点作为选定采样点。
3.如权利要求1所述的方法，其特征在于，根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值，具体包括：
针对每一个选定采样点，执行：
从所述校准ADC的各个初始采样点中获取与所述当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算所述第一参考采样点的采样时刻和所述第二参考初始采样点的采样时刻的中间采样时刻；
从所述周期信号中获取所述中间采样时刻对应的采样值，得到所述当前选定采样点的理想采样点的采样值；
根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值。
4.如权利要求3所述的方法，其特征在于，根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值，具体包括：
根据下述公式确定所述当前选定采样点的时间补偿值Δt：
其中，Y1为所述第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
5.如权利要求1-4任一所述的方法，其特征在于，使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿，具体包括：
针对每一个采集ADC，执行：
从当前采集ADC在所述设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
6.一种多通道时间交错ADC的时序补偿装置，所述多通道时间交错ADC包括校准ADC和至少一个采集ADC，其特征在于，包括：
输入模块，用于将设定时长的周期信号输入所述校准ADC；
获取模块，用于从所述校准ADC的各个初始采样点获取选定采样点；
确定模块，用于根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；
补偿模块，用于使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。
7.如权利要求6所述的装置，其特征在于，所述获取模块，具体用于：
将所述校准ADC的各个初始采样点中除第一个初始采样点和最后一个初始采样点之外的初始采样点生成初始采样点序列；
选取所述初始采样点序列中的全部初始采样点作为选定采样点；或者，选取所述初始采样点序列中偶数位置的初始采样点作为选定采样点；或者，选取所述初始采样点序列中奇数位置的初始采样点作为选定采样点。
8.如权利要求6所述的装置，其特征在于，所述确定模块，具体用于：
针对每一个选定采样点，执行：
从所述校准ADC的各个初始采样点中获取与所述当前选定采样点两侧相邻的第一参考初始采样点和第二参考初始采样点；
计算所述第一参考采样点的采样时刻和所述第二参考初始采样点的采样时刻的中间采样时刻；
从所述周期信号中获取所述中间采样时刻对应的采样值，得到所述当前选定采样点的理想采样点的采样值；
根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值。
9.如权利要求8所述的装置，其特征在于，所述确定模块，用于根据所述第一参考初始采样点的采样值、所述第二参考初始采样点的采样值、所述当前选定采样点的采样值和所述当前选定采样点的理想采样点的采样值确定所述当前选定采样点的时间补偿值，具体用于：
根据下述公式确定所述当前选定采样点的时间补偿值Δt：
其中，Y1为所述第一参考初始采样点的采样值、Y3为所述第二参考初始采样点的采样值、Y2为所述当前选定采样点的采样值，Y0为所述当前选定采样点的理想采样点的采样值，β＝Δt/T，T表示采样周期。
10.如权利要求6-9任一所述的装置，其特征在于，所述补偿模块，具体用于：
针对每一个采集ADC，执行：
从当前采集ADC在所述设定时长内的实际采样点中获取与各个选定采样点的采样时刻相同的实际采样点，得到补偿采样点；
使用各个选定采样点的时间补偿值补偿对应补偿采样点的采样时刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811551852.4A CN109639278A (zh) | 2018-12-19 | 2018-12-19 | 多通道时间交错adc的时序补偿方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811551852.4A CN109639278A (zh) | 2018-12-19 | 2018-12-19 | 多通道时间交错adc的时序补偿方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109639278A true CN109639278A (zh) | 2019-04-16 |
Family
ID=66075333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811551852.4A Withdrawn CN109639278A (zh) | 2018-12-19 | 2018-12-19 | 多通道时间交错adc的时序补偿方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109639278A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110535482A (zh) * | 2019-07-16 | 2019-12-03 | 同方电子科技有限公司 | 一种短波全频段宽带多信道接收*** |
| CN113237501A (zh) * | 2021-04-19 | 2021-08-10 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
| CN114665876A (zh) * | 2022-03-15 | 2022-06-24 | 深圳大学 | 基于数据驱动的多倍集采样时钟失配自适应校准方法 |
| CN116183056A (zh) * | 2023-04-28 | 2023-05-30 | 廊坊开发区中油新星电信工程有限公司 | 一种基于分布式光纤传输的在线监测及预警*** |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130176154A1 (en) * | 2012-01-09 | 2013-07-11 | International Business Machines Corporation | Off-line gain calibration in a time-interleaved analog-to-digital converter |
| CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
| CN105656485A (zh) * | 2015-12-30 | 2016-06-08 | 北京坤驰科技有限公司 | 一种多通道时间交错adc测量校准方法和装置 |
| US9634681B1 (en) * | 2016-07-27 | 2017-04-25 | Nxp Usa, Inc. | Analog-to-digital conversion with linearity calibration |
| CN108432140A (zh) * | 2015-12-31 | 2018-08-21 | 华为技术有限公司 | 一种校正装置和方法 |
-
2018
- 2018-12-19 CN CN201811551852.4A patent/CN109639278A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130176154A1 (en) * | 2012-01-09 | 2013-07-11 | International Business Machines Corporation | Off-line gain calibration in a time-interleaved analog-to-digital converter |
| CN104467842A (zh) * | 2014-11-03 | 2015-03-25 | 合肥工业大学 | 一种带参考通道的tiadc的数字后台实时补偿方法 |
| CN105656485A (zh) * | 2015-12-30 | 2016-06-08 | 北京坤驰科技有限公司 | 一种多通道时间交错adc测量校准方法和装置 |
| CN108432140A (zh) * | 2015-12-31 | 2018-08-21 | 华为技术有限公司 | 一种校正装置和方法 |
| US9634681B1 (en) * | 2016-07-27 | 2017-04-25 | Nxp Usa, Inc. | Analog-to-digital conversion with linearity calibration |
Non-Patent Citations (1)
| Title |
|---|
| LU HUANG ET AL.: ""A digital-background TIADC calibration architecture and a fast calibration algorithm for timing-error mismatch"", 《2007 7TH INTERNATIONAL CONFERENCE ON ASIC》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110535482A (zh) * | 2019-07-16 | 2019-12-03 | 同方电子科技有限公司 | 一种短波全频段宽带多信道接收*** |
| CN113237501A (zh) * | 2021-04-19 | 2021-08-10 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
| CN113237501B (zh) * | 2021-04-19 | 2022-06-17 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
| CN114665876A (zh) * | 2022-03-15 | 2022-06-24 | 深圳大学 | 基于数据驱动的多倍集采样时钟失配自适应校准方法 |
| CN114665876B (zh) * | 2022-03-15 | 2022-12-27 | 深圳大学 | 基于数据驱动的多倍集采样时钟失配自适应校准方法 |
| CN116183056A (zh) * | 2023-04-28 | 2023-05-30 | 廊坊开发区中油新星电信工程有限公司 | 一种基于分布式光纤传输的在线监测及预警*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109639278A (zh) | 多通道时间交错adc的时序补偿方法及装置 | |
| Elbornsson et al. | Blind adaptive equalization of mismatch errors in a time-interleaved A/D converter system | |
| TWI600281B (zh) | 數位類比轉換器中之可變長度動態元件匹配 | |
| JP3984284B2 (ja) | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム | |
| Jin et al. | A digital-background calibration technique for minimizing timing-error effects in time-interleaved ADCs | |
| Centurelli et al. | Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters | |
| CN105915221A (zh) | 一种tiadc***及方法 | |
| Myderrizi et al. | Current-steering digital-to-analog converters: functional specifications, design basics, and behavioral modeling | |
| CN110266311A (zh) | 一种tiadc***失配误差校准方法、装置、设备及介质 | |
| US9973203B1 (en) | High frequency Digital-to-Analog conversion by interleaving without return-to-zero | |
| CN109655644B (zh) | 一种降低任意波信号输出抖动的方法和装置 | |
| CN102723931A (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
| CN106341132A (zh) | 时间交织采样adc的误差盲校正方法 | |
| Monsurrò et al. | Streamline calibration modelling for a comprehensive design of ATI-based digitizers | |
| JP3752237B2 (ja) | Ａ／ｄ変換装置 | |
| CN108432140B (zh) | 一种校正装置和方法 | |
| JP2011049746A (ja) | Ａ／ｄ変換装置 | |
| Kuojun et al. | A TIADC mismatch calibration method for digital storage oscilloscope | |
| CN107659290B (zh) | 带宽扩展滤波器及其设计方法 | |
| TW200832926A (en) | Delta-sigma data converter and method for monitoring a delta-sigma data converter | |
| CN115001494B (zh) | 一种交织采样的后台自适应自校准方法 | |
| CN113376585B (zh) | 一种高分辨率脉冲信号合成装置 | |
| US20050010625A1 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| JP5535166B2 (ja) | アナログデジタル変換装置及び信号処理システム | |
| Parkey et al. | Time interleaved analog to digital converters: Tutorial 44 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190416 |
|
| WW01 | Invention patent application withdrawn after publication |