CN114823651B - 一种带有滤波器的射频***模块封装结构及方法 - Google Patents
一种带有滤波器的射频***模块封装结构及方法 Download PDFInfo
- Publication number
- CN114823651B CN114823651B CN202210358285.0A CN202210358285A CN114823651B CN 114823651 B CN114823651 B CN 114823651B CN 202210358285 A CN202210358285 A CN 202210358285A CN 114823651 B CN114823651 B CN 114823651B
- Authority
- CN
- China
- Prior art keywords
- filter
- packaging
- substrate
- chip
- system module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 238000003466 welding Methods 0.000 claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 239000005022 packaging material Substances 0.000 claims abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 238000000465 moulding Methods 0.000 claims description 16
- 239000004033 plastic Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 238000010146 3D printing Methods 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 239000007888 film coating Substances 0.000 abstract description 7
- 238000009501 film coating Methods 0.000 abstract description 7
- 238000004021 metal welding Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 210000004303 peritoneum Anatomy 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/88—Mounts; Supports; Enclosures; Casings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种带有滤波器的射频***模块封装结构及方法，其中射频***模块封装结构包括：表面焊接有金属焊球形成凸点的滤波器芯片，第一侧和第二侧均设有若干焊盘的封装基板，第一侧对应滤波器芯片的焊盘印刷锡膏；滤波器芯片与封装基板的第一侧焊接形成锡包金属焊球结构；安装在封装基板第一侧的被动元件，以及安装在封装基板第二侧的主动元件；包括隔离膜的封装材料，隔离膜覆盖在封装基板第一侧、滤波器和被动器件的表面，从而使滤波器和封装基板第一侧形成滤波器空腔；降低焊接线材和设备支出成本，增加焊点强度和可靠性，解决了选择性覆膜导致的可靠性问题，通过电磁屏蔽层和转接板侧边金属层互联增强封装模块的屏蔽性。
Description
技术领域
本发明涉及射频***模块封装技术领域，具体的涉及一种带有滤波器的射频***模块封装结构及方法。
背景技术
随着5G发展及市场需求，射频前端芯片也不断高度集成化。由于滤波器特有结构功能，利用压电材料的压电特性，且在封装制程中必须保证叉指换能器表面不能接触其他物质，即需保证芯片表面是空腔。目前滤波器空腔的实现方法有两种形式，即分立器件制程中采用在晶圆表面打金球或植锡球方式外加覆膜方式形成空腔，此方案多用于分立器件封装，工艺成熟，成本较低，可靠性较好。但在模块封装过程中选用此种封装结构的滤波器在封装制程中具有较大的工艺挑战性及封装可靠性问题。另外一种方式即在晶圆制程中通过在晶圆内部覆膜形成空腔完成，即WLP(Wafer Level Package)封装形式，WLP滤波器封装结构成本较高，但具有较好的性能及可靠性表现好，可直接应用于带有滤波器***模块封装。
现有滤波器分立器件或模块实现方案具体的有如下几种：
1)滤波器晶圆表面金球焊接外加超声波倒装焊方式倒扣在封装基板上，通过覆膜方式形成空腔，完成滤波器封装工艺。适用于分立器件封装形式。
2)滤波器晶圆表面印锡形成锡球或植锡球方式，采用倒装焊加覆膜工艺形成空腔完成滤波器封装，通常为CSP(Chip Scale Package)封装工艺，印锡和植球工艺成本较高，印锡或上锡球后球高平整度较差，影响后期焊接，且不适用于带有滤波器的模块化封装。
3)WLP(Wafer Level Package)在滤波器晶圆内部采用覆膜方式形成空腔结构，可直接用于带有滤波器射频模块化封装产品。
因此，现有带有滤波器的***模块封装结构在滤波器封装结构选择时只能选用WLP(Wafer Level Package)晶圆自带空腔结构的滤波器，与其他相关联器件，例如开关芯片，低噪声芯片，功率放大器芯片等等，集成在一个模块***中，形成模块化封装结构，提升性能及减小尺寸。
但是，WLP滤波器结构成本较高，不利于***模块化封装。对于晶圆本身不具有空腔结构的滤波器，需要在晶圆表面打金球或植锡球后覆膜形成空腔，此种需覆膜才能形成空腔的滤波器不适用于***化模块封装，且存在可靠性不良的问题。另外，对于多种器件组成的模块封装，需要覆膜的滤波器在覆膜过程中，无法避开模块上其他相关器件(倒装芯片或打线芯片)，如图1所示，覆膜过程中封装基板也同时会包覆例如除滤波器之外的器件，如封装结构为倒装芯片或打线结构的其他芯片，倒装芯片腹膜后芯片底部Bump焊点无法实现底部填充，从而使产品存在具有较高的可靠性风险，另外覆膜过程中无法实现选择性覆膜制程，避开打线芯片，不具备工艺可行性及量产性。
发明内容
本发明为了克服以上技术的不足，本发明提供了一种带有滤波器的射频模块封装结构及其封装方法，在现有带有滤波器的射频***模块封装结构基础上改进封装结构及封装工艺，从而提升带有滤波器模块封装可制造性，降低封装投入成本，提升模块整体可靠性。
本发明克服其技术问题所采用的技术方案是：一种带有滤波器的射频***模块封装结构，包括滤波器芯片，所述滤波器芯片表面焊接有若干金属焊球形成凸点，封装基板，所述封装基板的第一侧和第二侧均设有若干焊盘，其中，封装基板第一侧对应滤波器芯片的焊盘印刷锡膏；所述滤波器芯片与封装基板的第一侧焊接形成锡包金属焊球结构；安装在封装基板第一侧的被动元件，以及，安装在封装基板第二侧的主动元件；封装材料，所述封装材料至少包括隔离膜，所述隔离膜覆盖在封装基板第一侧、滤波器和被动器件的表面，从而使滤波器和封装基板第一侧形成滤波器空腔。
晶圆表面采用铜球焊接，利用锡包铜工艺实现滤波器芯片与封装基板之间的互联，降低焊接线材成本，增加焊点强度和可靠性性能。采用表面贴装技术取代超声波倒装焊工艺，需额外投资倒装焊设备，可大大节约设备支出成本。
进一步的，还包括安装在封装基板第二侧的关联器件，所述关联器件至少包括焊接在封装基板第二侧的转接板或锡球，其中，所述转接板接地层为金属层。
进一步的，还包括电磁屏蔽层，所述电磁屏蔽层至少一部分与所述转接板接地层互连。
增加屏蔽层与封装基板侧边接地的面积，从而减小阻抗，增强封装模块的屏蔽性。
进一步的，封装材料还包括覆盖隔离膜外表面的第一塑封层和填充在封装基板第二侧的第二塑封层。
进一步的，还包括设于第二塑封层底部的导电金属层，所述关联器件还包括接地柱，所述导电金属层两端分别和接地柱连接，设置于在所述主动元件的下方。
导电金属层增强屏蔽性，并且改善了散热性能。
本申请还提出了一种带有滤波器的射频***模块封装方法，提供滤波器芯片，金属焊线通过超声波焊接方式种植金属焊球至滤波器晶圆表面，并对滤波器晶圆分割为单颗IC晶圆单体，从而得到滤波器芯片；提供封装基板，通过SMT方式在封装基板第一侧的焊盘印刷锡膏，将滤波器芯片焊接在封装基板第一侧，形成锡包金属焊接结构；焊接被动元件至封装基板第一侧；采用隔离膜压合滤波器芯片、被动元件和封装基板第一侧，从而使滤波器形成空腔；安装关联器件和主动元件在封装基板第二侧。
进一步的，所述安装关联器件和主动元件在封装基板第二侧，具体包括：将关联器件和主动元件采用SMT焊接至封装基板的第二侧，其中，关联器件至少包括转接板和/或接地铜柱，其中，主动元件至少包括打线芯片，所述打线芯片粘贴在封装基板第二侧，并进行金线或铜线焊接从而与封装基板形成电连接。
进一步的，还包括，对封装基板第一侧的隔离膜外侧面进行塑封，以及，采用封装材料填充主动元件和封装基板的第二侧，从而完成射频***模块的双面塑封。
进一步的，还包括采用但不限于溅射、喷涂、3D打印、屏蔽膜压合或电镀方式制作电磁屏蔽层，其中电磁屏蔽层与转接板外侧面连接接地。
进一步的，还包括制作导电金属层，具体包括，完成双面塑封的射频***模块的底部采用喷涂或溅射3D打印或导电膜压合进行导电金属层的制作。
本发明的有益效果是：
1、从设计和工艺上实现采用CSP封装结构的滤波器进行模块封装；
2、改进传统滤波器封装工艺，晶圆表面采用铜球焊接，利用锡包铜工艺实现滤波器芯片与封装基板之间的互联，降低焊接线材成本，增加焊点强度和可靠性性能；
3、采用表面贴装技术取代超声波倒装焊工艺，需额外投资倒装焊设备，可大大节约设备支出成本；
4、将不可用于覆膜的主动元件放在***封装模块的背面，形成双面Molding的封装结构，从结构上解决选择性覆膜及倒装芯片Bump焊接位置无法填充环氧树脂带来的焊点易开裂，连锡及可靠性失效问题；
5、转接板侧边为金属层，电磁屏蔽层与转接板侧边接地，增加屏蔽层与封装基板侧边接地的面积，从而减小阻抗，增强封装模块的屏蔽性。
6、解决带有滤波器的双面模块封装器件底部与主板接地问题，增加双面封装模块与主板之间接地面积，从而改善散热性等一系列问题。
附图说明
图1为现有的带有滤波器的多器件射频***化模块封装结构；
图2为本发明实施例带有滤波器的射频***模块封装结构示意图；
图3为本发明实施例滤波器晶圆结构示意图；
图4为本发明实施例转接板结构示意图；
图5为图2所示的带有滤波器的射频***模块封装结构的背面结构示意图；
图6为图2所示的带有滤波器的射频***模块封装结构的背面焊盘结构示意图；
图7为本发明实施例滤波器焊球结构立体示意图；
图8为本发明实施例的滤波器和封装基板焊接示意图；
图9为本发明实施例隔离膜压合形成滤波器空腔的示意图；
图10为本发明实施例第一塑封层压塑成型的封装结构示意图；
图11为本发明实施例焊接倒装芯片和关联芯片的封装结构示意图；
图12为本发明实施例贴装打线芯片的封装结构示意图；
图13为本发明实施例第二塑封层压塑成型的封装结构示意图；
图14为本发明实施例制作导电层和电磁屏蔽层的封装结构示意图；
图15为本发明实施例的采用锡球转接的封装结构示意图；
图中，1-封装基板；11-焊盘；12-锡包铜；2-滤波器芯片；2a-第一滤波器芯片；21-焊球；22a-第一滤波器空腔；2b-第二滤波器2；22b-第二滤波器空腔；31-隔离膜；32a-第一塑封层；32b-第二塑封层；33-底部填充胶；41-被动元件；42-倒装芯片；43-打线芯片；44-金线或铜线；51-转接板；51a-转接板接地层；51b-通孔焊盘；51c-转接板焊盘；52-接地铜柱；54-导电金属层；54a-金属屏蔽盖；54b-金属屏蔽盖焊盘；55-电磁屏蔽层；6-滤波器晶圆；7-锡球；8-接地线。
具体实施方式
为了便于本领域人员更好的理解本发明，下面结合附图和具体实施例对本发明做进一步详细说明，下述仅是示例性的不限定本发明的保护范围。
本实施例所述的一种带有滤波器的射频***模块封装结构，包括封装基板1，滤波器芯片2，被动元件41、主动元件和关联器件。其中，封装基板1的两侧分别为第一侧和第二侧，第一侧和第二侧均设有若干焊盘11，封装基板第一侧对应滤波器芯片的焊盘印刷锡膏。滤波器芯片2表面焊有若干金属焊球21从而形成凸点，通过凸点与封装基板1的第一侧焊接形成锡包金属焊球结构。通过隔离膜31覆盖封装基板1的第一侧、滤波器芯片2和被动元件41的表面，从而使滤波器芯片2与封装基板1第一侧之间形成滤波器空腔。被动元件41同滤波器2均安装在封装基板第一侧，主动元件和关联器件安装到封装基板第二侧。
在本发明的一个实施例中，如图2所示，为一种带有屏蔽层的双面塑封滤波器的射频***模块封装结构，将两种滤波器芯片封装在一个射频***模块中，两种滤波器如图2所示，分别为第一滤波器2a和第二滤波器2b。分别从第一滤波器和第二滤波器的晶圆分割得到。如图3所示，第一滤波器和第二滤波器的晶圆表面，均通过铜球焊接方式种植铜球，从而在滤波器晶圆6上形成一定高度的铜Bump凸点，如图3中的左图所示。因此，切割得到的第一滤波器好第二滤波器均有铜Bump凸点，如图3的右图所示。从而分别将第一滤波器20和第二滤波器2b通过凸点焊接到封装基板的第一侧的金属焊盘上。其中，凸点的高度和选用的焊线的直径和线材有关。
本发明的一个实施例中选择铜球焊接方式种植铜球作为焊球21。
被动元件41也焊接在封装基板第一侧的焊盘上。被动元件41和滤波器同侧设置，不需要选择性覆膜，因此，被动元件41、第一滤波器2a和第二滤波器2b而是直接采用隔离膜31的压合，从而使滤波器形成空腔。
倒装芯片42作为主动元件焊接在封装基板第二侧的焊盘11上。打线芯片43作为主动元件贴装在封装基板第二侧，并通过金线或铜线44焊接，从而与封装基板1形成电气连接。主动元件与被动元件和滤波器两侧设置，主动元件不可用于覆膜，这样从结构上解决选择性覆膜及倒装芯片Bump焊接位置无法填充环氧树脂带来的焊点易开裂，连锡及可靠性失效问题。
在本发明的实施例中，隔离膜31采用环氧树脂膜。由于隔离膜31厚度较薄，因此，在本发明的一个实施例中，在隔离膜31外侧采用压塑成型工艺形成C-Mold第一塑封层32a，从而对滤波器芯片2，被动元件41形成电气保护。
在本发明的一个实施例中，对安装在封装基板第二侧的倒装芯片42和打线芯片43进行底部填充胶的方式，形成第二塑封层32b，从而对主动元件形成电气保护。
在一些实施方式中，还包括安装在封装基板1第二侧的关联器件，其中，关联器件包括转接板51，如图4所示为转接板示意图，其中，转接板接地层51a为金属层，转接板的四周分布通孔焊盘51b，用于焊接转接板51至封装基板1，且转接板为中空结构，转接板51安装在封装基板1的两侧，侧面的转接板接地层为金属屏蔽层，与封装屏蔽层接触，增加了接地面积。
除采用转接板51外，在一些实施中，还可以采用锡球的方式和要使用本发明的带有滤波器的射频***模块的主控板连接。
在一些实施方式中，关联器件还包括接地铜柱52，安装在封装基板第二侧。
在一些实施方式中，对完成双面塑封的射频***模块设置电磁屏蔽层55，如图2所示，电磁屏蔽层55围绕第一塑封层32a的顶部，封装基板1两端和转接板接地层，并和转接板接地层完全接触接地，转接板接地层为金属层，增加屏蔽层与封装基板侧边接地的面积，从而减小阻抗，增强封装模块的屏蔽性。
在一些实施方式中，对完成双面塑封的射频***模块的第二塑封层的底部设置导电金属层54，导电金属层54设置于主动元件的下方。接地铜柱52、封装基板1和电磁屏蔽层55均互连接地。
在一些实施方式中，其中，导电金属层54采用金属屏蔽盖54a的形式，如图5所示，为图2所示的带有滤波器的射频***模块封装结构的背面示意图，从背面方向，金属屏蔽盖54a直接露出封装结构，类似于单面封装结构，将需要散热或需要隔离屏蔽的芯片采用金属屏蔽盖54a的形式进行散热或屏蔽。如图5所示，将倒装芯片42与打线芯片43均设置于金属屏蔽盖54a内，通过金属屏蔽盖54a接地，从而使设置于金属屏蔽盖54a内的芯片防外部干扰，并且增加了芯片的散热面积。
如图6所示，为图2所示的带有滤波器的射频***模块封装结构的背面焊盘示意图，其中金属屏蔽盖54a的背面啊啊啊啊啊啊啊啊露出封装结构，从而得到金属屏蔽盖焊盘54b，用于同主控板焊接。如图6所示的中间位置为金属屏蔽盖焊盘54b部分，两端为转接板形成的转接板焊盘51c。需要散热的或需要隔离屏蔽的芯片放入屏蔽盖内部，解决了芯片的隔离和散热问题。
实施例2
本实施例还提供了一种带有滤波器的射频***模块封装方法，下面通过应用实例对带有滤波器的射频***模块封装方法进行进一步说明，以便本领域技术人员能够更好地理解本发明的射频***模块封装的工艺方法。
S1，提供滤波器芯片，金属焊线通过超声波焊接方式种植金属焊球至滤波器晶圆表面，并对滤波器晶圆分割为单颗IC晶圆单体，从而得到滤波器芯片。
在本发明的一个实施例中，如图3所示，首先在滤波器晶圆6表面采用铜球焊接方式种植铜球，从而形成一定高度的铜Bump凸点，并对焊接完成的晶圆进行切割，形成单颗IC晶圆单体器件。如图7的单颗IC晶圆单体立体图所示，滤波器芯片2表面种植的焊球21为铜球。
S2，提供封装基板，通过SMT方式在封装基板第一侧的焊盘印刷锡膏，将滤波器芯片焊接在封装基板第一侧，形成锡包金属焊接结构；
在本发明的一个实施例中，如图8所示，在封装基板1上表面通过SMT方式在焊盘11表面印刷锡膏，将滤波器芯片2焊接在封装基板的第一侧。利用锡包铜12工艺实现滤波器芯片2与封装基板1之间的互联，无需采用超声波倒装焊工艺，节省了焊接线材成本，并且增加了焊点强度，增加了可靠性。
S3，焊接被动元件至封装基板第一侧；
通过SMT方式，将其他被动元件41也同样焊接在封装基板第一侧。
S4，采用隔离膜压合滤波器芯片、被动元件和封装基板第一侧，从而使滤波器形成空腔
如图9所示，将滤波器芯片2的外表面、被动元件的外表面，以及封装基板的第一侧进行隔离膜压合，从而形成滤波器空腔。
S5，对覆有隔离膜器件面进行塑封成型，
由于隔离膜厚度较薄，如图10所示，需对覆有隔离膜器件面通过CompressionMold(压塑成型工艺)进行塑封成型，从而形成第一塑封层，对滤波器芯片和被动元件进行电气保护。
S6,安装关联器件和主动元件在封装基板第二侧。
封装基板第二侧通过SMT方式焊接主动元件，例如，附图中所示的倒装芯片42，还通过焊接方式焊接关联器件，如图11中所示的转接板51和接地铜柱52。转接板51如图4所示，通过通孔焊盘51b将转接板焊接在封装基板1四周。其中，转接板51为中空的矩形结构，转接板接地层51a为金属层。
如图12所示，通过正装晶粒粘接工艺，将打线芯片43粘贴在封装基板第二侧，并进行金线或铜线44焊接，从而与封装基板1形成电气连接。
S6，对封装基板第二侧的主动元件进行注塑或底部填充胶方式进行电气保护。
如图13所示，将安装在封装基板第二侧的关联器件和主动元件进行Molding(注塑环氧树脂)或点底部填充胶方式，从而形成第二塑封层32b，对器件进行电气保护。如图13所示，为底部填充胶的方式。
S7，进行电磁屏蔽层的制作。
对完成双面塑封的射频***模块进行电磁屏蔽层55制作，其中，电磁屏蔽层55可采用溅射，喷涂，3D打印,屏蔽膜压合及电镀方式完成。如图14所示，电磁屏蔽层55覆盖转接板外侧的转接板接地层51a，并覆盖在第一塑封层32a的表面。由于转接板接地层51a为金属层，电磁屏蔽层55与金属层互联接地，增加屏蔽层与封装基板侧边接地的面积，从而减小阻抗，增强封装模块的屏蔽性。
S8，进行导电金属层的制作。
如图14所示，对双面模块封装第二塑封层32b的底部采用喷涂，溅射3D打印或导电膜压合技术进行导电金属层54的制作。在本发明的一个实施例中，导电金属层54采用接地铜层。导电金属层54和接地铜柱52互联，金属导电层54不限于铜，银或其他可以导电的材料。
其中，导电金属层54为金属屏蔽盖54a的形式。如图5所示，将倒装芯片42和打线芯片43设置于金属屏蔽盖54a内。从而使设置于金属屏蔽盖54a内的芯片防外部干扰，也解决了芯片的散热问题。同时金属屏蔽层露出封装结构，如图6所示，露出金属屏蔽盖焊盘54b用于主控板焊接。
在一些实施方式中，如图15所示，也可用锡球7替代转接板51的方式焊接在封装基板第二侧，实现与终端主板互联。电磁屏蔽层与接地线连接。
本说明书中的各个实施例均采用递的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的结构及方法实施例仅仅是示意性的，可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅描述了本发明的基本原理和优选实施方式，本领域人员可以根据上述描述做出许多变化和改进，这些变化和改进应该属于本发明的保护范围。
Claims (10)
1.一种带有滤波器的射频***模块封装结构，其特征在于，包括：
滤波器芯片，所述滤波器芯片表面焊接有若干铜球形成凸点，
封装基板，所述封装基板的第一侧和第二侧均设有若干焊盘，其中，封装基板第一侧对应滤波器芯片的焊盘印刷锡膏；
所述滤波器芯片与封装基板的第一侧焊接形成锡包铜焊球结构；
安装在封装基板第一侧的被动元件，以及，安装在封装基板第二侧的主动元件；
封装材料，所述封装材料至少包括隔离膜，所述隔离膜覆盖在封装基板第一侧、滤波器和被动器件的表面，从而使滤波器和封装基板第一侧形成滤波器空腔。
2.根据权利要求1所述的带有滤波器的射频***模块封装结构，其特征在于，还包括安装在封装基板第二侧的关联器件，所述关联器件至少包括焊接在封装基板第二侧的转接板或锡球，其中，所述转接板接地层为金属层。
3.根据权利要求2所述的带有滤波器的射频***模块封装结构，其特征在于，还包括电磁屏蔽层，所述电磁屏蔽层至少一部分与所述转接板接地层互连。
4.根据权利要求2所述的带有滤波器的射频***模块封装结构，其特征在于，所述封装材料还包括覆盖隔离膜外表面的第一塑封层和填充在封装基板第二侧的第二塑封层。
5.根据权利要求4所述的带有滤波器的射频***模块封装结构，其特征在于，还包括设于第二塑封层底部的导电金属层，所述关联器件还包括接地柱，所述导电金属层两端分别和接地柱连接，设置于在所述主动元件的下方。
6.一种带有滤波器的射频***模块封装方法，其特征在于，
提供滤波器芯片，金属焊线通过超声波焊接方式种植铜球至滤波器晶圆表面，并对滤波器晶圆分割为单颗IC晶圆单体，从而得到滤波器芯片；
提供封装基板，通过SMT方式在封装基板第一侧的焊盘印刷锡膏，将滤波器芯片焊接在封装基板第一侧，形成锡包铜焊接结构；
焊接被动元件至封装基板第一侧；
采用隔离膜压合滤波器芯片、被动元件和封装基板第一侧，从而使滤波器形成空腔；
安装关联器件和主动元件在封装基板第二侧。
7.根据权利要求6所述的一种带有滤波器的射频***模块封装方法，其特征在于，所述安装关联器件和主动元件在封装基板第二侧，具体包括：
将关联器件和主动元件采用SMT焊接至封装基板的第二侧，其中，关联器件至少包括转接板和/或接地铜柱，
其中，主动元件至少包括打线芯片，所述打线芯片粘贴在封装基板第二侧，并进行金线或铜线焊接从而与封装基板形成电连接。
8.根据权利要求7所述的一种带有滤波器的射频***模块封装方法，其特征在于，还包括，对封装基板第一侧的隔离膜外侧面进行塑封，以及，采用封装材料填充主动元件和封装基板的第二侧，从而完成射频***模块的双面塑封。
9.根据权利要求7所述的一种带有滤波器的射频***模块封装方法，其特征在于，还包括采用但不限于溅射、喷涂、3D打印、屏蔽膜压合或电镀方式制作电磁屏蔽层，其中电磁屏蔽层与转接板外侧面连接接地。
10.根据权利要求8所述的一种带有滤波器的射频***模块封装方法，还包括制作导电金属层，具体包括，完成双面塑封的射频***模块的底部采用喷涂或溅射3D打印或导电膜压合进行导电金属层的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210358285.0A CN114823651B (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频***模块封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210358285.0A CN114823651B (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频***模块封装结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823651A CN114823651A (zh) | 2022-07-29 |
| CN114823651B true CN114823651B (zh) | 2023-04-07 |
Family
ID=82534523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210358285.0A Active CN114823651B (zh) | 2022-04-06 | 2022-04-06 | 一种带有滤波器的射频***模块封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823651B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000654B (zh) * | 2022-08-05 | 2022-11-11 | 深圳飞骧科技股份有限公司 | 一种射频模组的封装方法和射频模组 |
| CN115642095B (zh) * | 2022-09-08 | 2024-03-29 | 武汉敏声新技术有限公司 | 一种射频模组封装结构及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870106A (zh) * | 2016-06-01 | 2016-08-17 | 爱普科斯科技（无锡）有限公司 | 一种射频滤波模块的封装结构及其封装工艺 |
| CN216120271U (zh) * | 2021-04-28 | 2022-03-22 | 全讯射频科技(无锡)有限公司 | 一种射频模组的封装结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4131149B2 (ja) * | 2002-08-30 | 2008-08-13 | エプソントヨコム株式会社 | 表面実装型ｓａｗデバイスの製造方法 |
| KR101079429B1 (ko) * | 2009-09-11 | 2011-11-02 | 삼성전기주식회사 | 디바이스 패키지 기판 및 그 제조 방법 |
| US10333493B2 (en) * | 2016-08-25 | 2019-06-25 | General Electric Company | Embedded RF filter package structure and method of manufacturing thereof |
| CN107342279A (zh) * | 2017-06-08 | 2017-11-10 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防电磁干扰的射频模块及其实现方法 |
| CN109473539B (zh) * | 2018-12-14 | 2024-04-12 | 苏州科阳半导体有限公司 | 一种滤波器芯片模组及其制备方法 |
| CN111030638A (zh) * | 2019-12-24 | 2020-04-17 | 天通凯美微电子有限公司 | 一种声表面波模组一次成型的封装结构及其封装工艺 |
| CN111653558A (zh) * | 2020-07-10 | 2020-09-11 | 天通凯美微电子有限公司 | 一种声表面波裸芯片的双面封装结构及其封装工艺 |
| CN113035855B (zh) * | 2021-03-01 | 2022-10-18 | 青岛歌尔智能传感器有限公司 | 射频模组***级封装结构及其制作方法和电子设备 |
-
2022
- 2022-04-06 CN CN202210358285.0A patent/CN114823651B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870106A (zh) * | 2016-06-01 | 2016-08-17 | 爱普科斯科技（无锡）有限公司 | 一种射频滤波模块的封装结构及其封装工艺 |
| CN216120271U (zh) * | 2021-04-28 | 2022-03-22 | 全讯射频科技(无锡)有限公司 | 一种射频模组的封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823651A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US7898058B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US7129571B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| CN114823651B (zh) | 一种带有滤波器的射频***模块封装结构及方法 | |
| US6137162A (en) | Chip stack package | |
| WO2007075648A2 (en) | Component stacking for integrated circuit electronic package | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| CN114512789A (zh) | 天线封装结构及天线封装结构制造方法 | |
| CN114512790A (zh) | 天线封装结构及天线封装结构制造方法 | |
| US7745907B2 (en) | Semiconductor package including connector disposed in troughhole | |
| KR20240041894A (ko) | 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐 | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| WO2004105134A1 (en) | An integrated circuit package | |
| CN215680683U (zh) | 半导体封装件 | |
| KR101799667B1 (ko) | 반도체 디바이스 모듈 및 그 제조 방법 | |
| CN219350227U (zh) | 一种带有滤波器的射频***模块封装结构 | |
| US11227813B2 (en) | Electronic apparatus | |
| WO2021008228A1 (zh) | Sip封装结构 | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| US7635642B2 (en) | Integrated circuit package and method for producing it | |
| CN219018789U (zh) | 一种空腔滤波器封装结构、电路板及电子产品 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| CN114664779A (zh) | 具有电感器件的封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |