CN114822664B - 基于数据优先级的风险评估方法、存储装置及控制电路 - Google Patents

基于数据优先级的风险评估方法、存储装置及控制电路 Download PDF

Info

Publication number
CN114822664B
CN114822664B CN202210513129.7A CN202210513129A CN114822664B CN 114822664 B CN114822664 B CN 114822664B CN 202210513129 A CN202210513129 A CN 202210513129A CN 114822664 B CN114822664 B CN 114822664B
Authority
CN
China
Prior art keywords
data
memory module
priority
risk assessment
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210513129.7A
Other languages
English (en)
Other versions
CN114822664A (zh
Inventor
王智麟
胡玥
陶勤勤
饶东升
杨少峰
陈阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Core Storage Electronic Ltd
Original Assignee
Hefei Core Storage Electronic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Core Storage Electronic Ltd filed Critical Hefei Core Storage Electronic Ltd
Priority to CN202210513129.7A priority Critical patent/CN114822664B/zh
Priority to TW111119005A priority patent/TWI805379B/zh
Priority to US17/833,901 priority patent/US11715532B1/en
Publication of CN114822664A publication Critical patent/CN114822664A/zh
Application granted granted Critical
Publication of CN114822664B publication Critical patent/CN114822664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种基于数据优先级的风险评估方法、存储器存储装置及存储器控制电路单元。所述方法包括：从主机***接收查询指令；响应于所述查询指令，对可复写式非易失性存储器模块执行数据健康度检测，其中所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据；根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及将所述风险评估信息传送给所述主机***。藉此，可提高对可复写式非易失性存储器模块的风险评估效率。

Description

基于数据优先级的风险评估方法、存储装置及控制电路
技术领域
本发明涉及一种风险评估技术，尤其涉及一种基于数据优先级的风险评估方法、存储器存储装置及存储器控制电路单元。
背景技术
智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
可复写式非易失性存储器模块的健康度会随着使用时间增加而逐渐下降。一般来说，可通过统计可复写式非易失性存储器模块中的存储单元的抹除计数、程序化计数及比特错误率来评估可复写式非易失性存储器模块的健康度和/或使用寿命。但是，上述评估方式并无法精准地反映可复写式非易失性存储器模块中不同类型(例如不同重要性)的数据的健康度所对应的风险等级。
发明内容
有鉴于此，本发明提供一种基于数据优先级的风险评估方法、存储器存储装置及存储器控制电路单元，可提高对可复写式非易失性存储器模块的风险评估效率。
本发明的范例实施例提供一种基于数据优先级的风险评估方法，其用于可复写式非易失性存储器模块，所述风险评估方法包括：从主机***接收查询指令；响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测，其中所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据；根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及将所述风险评估信息传送给所述主机***。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机***。所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：从所述主机***接收查询指令；响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测；根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及将所述风险评估信息传送给所述主机***。
本发明的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机***。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：从所述主机***接收查询指令；响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测；根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及将所述风险评估信息传送给所述主机***。
基于上述，在从主机***接收查询指令后，数据健康度检测可响应于所述查询指令而对所述可复写式非易失性存储器模块执行。特别是，可复写式非易失性存储器模块可存储有具有多种数据优先级的数据。根据检测结果，风险评估信息可自动产生，以通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度。然后，所述风险评估信息可被传送给主机***。藉此，主机***可更有效率地对可复写式非易失性存储器模块进行风险评估。
附图说明
图1是根据本发明的范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图；
图3是根据本发明的范例实施例所示出的主机***与存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的范例实施例所示出的可复写式非易失性存储器模块中的多个数据存储区的示意图；
图8是根据本发明的范例实施例所示出的风险评估方法的流程图；
图9是根据本发明的范例实施例所示出的风险评估方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储***)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机***一起使用，以使主机***可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机***11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至***总线(systembus)110。
在一范例实施例中，主机***11可通过数据传输接口114与存储器存储装置10连接。例如，主机***11可通过数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机***11可通过***总线110与I/O装置12连接。例如，主机***11可通过***总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机***11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以通过有线或无线方式连接至存储器存储装置10。
在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过***总线110连接至全球定位***(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，主机***11为计算机***。在一范例实施例中，主机***11可为可实质地与存储器存储装置配合以存储数据的任意***。在一范例实施例中，存储器存储装置10与主机***11可分别包括图3的存储器存储装置30与主机***31。
图3是根据本发明的范例实施例所示出的主机***与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机***31搭配使用以存储数据。例如，主机***31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等***。例如，存储器存储装置30可为主机***31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机***的基板上的嵌入式存储装置。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。
连接接口单元41用以将存储器存储装置10连接主机***11。存储器存储装置10可通过连接接口单元41与主机***11通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。在一范例实施例中，连接接口单元41亦可以是符合串行高级技术附件(SerialAdvanced Technology Attachment,SATA)标准、并行高级技术附件(Parallel AdvancedTechnology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electricaland Electronic Engineers,IEEE)1394标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(UltraHigh Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机***11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块43用以存储主机***11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储***数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。
存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。
在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放***数据的***区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。
主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机***11通信。主机接口52可用以接收与识别主机***11所传送的指令与数据。例如，主机***11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机***11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会通过存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。
错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机***11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器55是连接至存储器管理电路51并且用以暂存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。
在一范例实施例中，一个实体单元是指一个实体地址或一个实体程序化单元。在一范例实施例中，一个实体单元亦可以是由多个连续或不连续的实体地址组成。在一范例实施例中，一个实体单元亦可以是指一个虚拟区块(VB)。一个虚拟区块可包括多个实体地址或多个实体程序化单元。
存储区601中的实体单元610(0)～610(A)用以存储用户数据(例如来自图1的主机***11的用户数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。
存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。
须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。
存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的管理数据(亦称为逻辑至实体映射信息)记录于至少一逻辑至实体映射表。当主机***11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此逻辑至实体映射表中的信息来存取可复写式非易失性存储器模块43。
可复写式非易失性存储器模块43可用以存储具有多种数据优先级的数据。某一数据的数据优先级可反映此数据的重要性。例如，某一数据的数据优先级可正相关于此数据的重要性。亦即，若某一数据的数据优先级越高，表示此数据的重要性越高。例如，不同类型的数据可具有不同的数据优先级。或者，不同用途的数据可具有不同的数据优先级。或者，记载于不同的管理表格中的数据也可具有不同的数据优先级。或者，存储于可复写式非易失性存储器模块43中的不同数据存储区的数据亦可具有不同的数据优先级。此外，更多条件亦可用以区分可复写式非易失性存储器模块43中具有不同数据优先级的数据，本发明不加以限制。
存储器管理电路51可从主机***11接收查询指令。所述查询指令可用以查询存储器存储装置10或可复写式非易失性存储器模块43的健康程度或风险等级。响应于所述查询指令，存储器管理电路51可对可复写式非易失性存储器模块43执行风险检测(亦称为数据健康度检测)。存储器管理电路51可根据所述数据健康度检测的检测结果产生评估信息(亦称为风险评估信息)。特别是，所述风险评估信息可通过不同的风险等级来反映可复写式非易失性存储器模块43中具有不同数据优先级的数据的健康程度。然后，存储器管理电路51可将所述风险评估信息传送给主机***11。
图7是根据本发明的范例实施例所示出的可复写式非易失性存储器模块中的多个数据存储区的示意图。请参照图7，在一范例实施例中，可复写式非易失性存储器模块43包括数据存储区71～74。例如，数据存储区71包括实体单元710(0)～710(D)，数据存储区72包括实体单元720(0)～720(E)，数据存储区73包括实体单元730(0)～730(F)，且数据存储区74包括实体单元740(0)～740(G)。数据存储区71～74分别用以存储具有特定数据优先级的数据。例如，数据存储区71～74中的某一个数据存储区(亦称为第一数据存储区)用以存储具有特定数据优先级(亦称为第一数据优先级)的数据，数据存储区71～74中的另一个数据存储区(亦称为第二数据存储区)用以存储具有另一数据优先级(亦称为第二数据优先级)的数据，依此类推，且第一数据优先级不同于第二数据优先级。
在一范例实施例中，响应于所述查询指令，存储器管理电路51可下达检测指令至可复写式非易失性存储器模块13。所述检测指令可用以指示可复写式非易失性存储器模块43扫描数据存储区71～74。例如，在扫描数据存储区71～74的过程中，可复写式非易失性存储器模块43可从数据存储区71～74中读取数据并将所读取的数据回传给存储器管理电路51。存储器管理电路51可通过错误检查与校正电路54来解码所读取的数据。若某数据可被成功解码，存储器管理电路51可判定此数据是健康的。或者，若某数据无法被成功解码，则存储器管理电路51可判定此数据是毁损的。根据扫描结果，存储器管理电路51可获得可复写式非易失性存储器模块43中具有不同数据优先级的数据的健康程度并产生对应的风险评估信息。
在一范例实施例中，根据可复写式非易失性存储器模块43中具有特定数据优先级的数据发生损毁，存储器管理电路51可提供具有特定风险等级的风险评估信息。或者，从另一角度而言，根据可复写式非易失性存储器模块43中具有不同数据优先级的数据发生损毁，存储器管理电路51可提供具有不同风险等级的风险评估信息。
例如，响应于可复写式非易失性存储器模块43中具有第一数据优先级的数据发生损毁，存储器管理电路51可产生带有特定风险等级(亦称为第一风险等级)的风险评估信息。此外，响应于可复写式非易失性存储器模块43中具有第二数据优先级的数据发生损毁，存储器管理电路51可产生带有另一风险等级(亦称为第二风险等级)的风险评估信息。藉此，在将风险评估信息传送给主机***11以回应所述查询指令后，主机***11可根据所述风险评估信息来对存储器存储装置10或可复写式非易失性存储器模块43进行风险评估。
在一范例实施例中，所述风险等级正相关于所检测到损毁的数据的数据优先级。亦即，假设可复写式非易失性存储器模块43中发生损毁的数据的数据优先级越高，则对应产生的风险评估信息会带有越高的风险等级。藉此，可强调所检测到的数据损毁对存储器存储装置10或可复写式非易失性存储器模块43的影响程度。
在一范例实施例中，存储于数据存储区71(例如实体单元710(0)～710(D))中的数据(亦称为第一数据)可包括可复写式非易失性存储器模块43中重要性最高的***数据。例如，第一数据可包括关系到存储器存储装置10或可复写式非易失性存储器模块43是否可正常运行的所有或部分***数据(例如用于开机的固件码)。若第一数据发生损毁(例如用于开机的固件码损坏)，有很高的机率可导致存储器存储装置10或可复写式非易失性存储器模块43无法正常运作(例如无法正常开机)。
在一范例实施例中，存储于数据存储区72(例如实体单元720(0)～720(E))中的数据(亦称为第二数据)包括映射数据，其记载逻辑单元与实体单元之间的映射关系。例如，第二数据可包括逻辑至实体映射表。若第二数据发生损毁(例如丢失部分逻辑至实体映射表)，则存储器存储装置10可能无法正常执行数据读取。
在一范例实施例中，存储于数据存储区73(例如实体单元730(0)～730(F))中的数据(亦称为第三数据)可包括用于特定***事件的***数据。例如，所述***事件可包括开/关机及身份验证等，且所述***事件的类型不限于此。若第三数据发生损毁(例如丢失用于身份验证的验证信息)，则存储器管理电路51可能无法执行相关的***事件(例如身份验证程序)。
在一范例实施例中，存储于数据存储区74(例如实体单元740(0)～740(G))中的数据(亦称为第四数据)可包括用于管理用户数据的管理数据。例如，所述管理数据可包括用以管理至少部分实体单元中的有效数据的有效数据管理表格等，且所述管理数据的类型不限于此。其中，有效数据管理表格可用以记载实体单元中的有效数据的分布信息。若第四数据发生损毁(例如丢失有效数据管理表格)，则受到影响的用户数据的读取可能会受到影响(例如降低读取速度或发生读取异常)，但整体而言不影响存储器存储装置10或可复写式非易失性存储器模块43的正常运作。
在一范例实施例中，在所述第一数据至第四数据中，第一数据的数据优先级最高，第二数据的数据优先级低于第一数据的数据优先级，第三数据的数据优先级低于第二数据的数据优先级，且第四数据的数据优先级最低。因此，当所述扫描结果呈现第一数据发生损坏时，所产生的风险评估信息可带有最高的风险等级，以通知主机***11接下来可能随时都会发生影响存储器存储装置10或可复写式非易失性存储器模块43正常运作的严重异常。此外，当所述扫描结果呈现第二数据、第三数据或第四数据发生损坏时，所产生的风险评估信息可带有次高、次低或最低的风险等级，以反映当前存储器存储装置10或可复写式非易失性存储器模块43的健康程度。
在一范例实施例中，若检测到具有多种数据优先级的多笔数据同时发生异常(例如损坏)，则存储器管理电路51可根据该些异常数据中数据优先级较高的异常数据产生风险评估信息。例如，假设检测结果反映可复写式非易失性存储器模块43中的第一数据与第二数据皆发生损毁，且第一数据的数据优先级最高。响应于此检测结果，存储器管理电路51可产生带有最高的风险等级的风险评估信息，以反映数据优先级最高的第一数据已发生损毁。或者，假设检测结果反映可复写式非易失性存储器模块43中的第二数据与第三数据皆发生损毁，且第二数据的数据优先级高于第三数据的数据优先级。响应于此检测结果，存储器管理电路51可产生带有次高的风险等级的风险评估信息，以反映具有次高的数据优先级的第二数据已发生损毁。
须注意的是，在前述范例实施例中，皆是以可复写式非易失性存储器模块43中的四个数据存储区71～74分别存储四种不同类型(即具有四种不同的数据优先级)的数据作为范例，但本发明不限于此。在一范例实施例中，数据存储区71～74的总数及数据的类型皆可以是更多或更少，以符合实务需求。
图8是根据本发明的范例实施例所示出的风险评估方法的流程图。请参照图8，在步骤S801中，从主机***接收查询指令。在步骤S802中，响应于所述查询指令，对可复写式非易失性存储器模块执行数据健康度检测，其中所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据。在步骤S803中，根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度。在步骤S804中，将所述风险评估信息传送给所述主机***。
图9是根据本发明的范例实施例所示出的风险评估方法的流程图。请参照图9，在步骤S901中，响应于查询指令，开始扫描可复写式非易失性存储器模块。在步骤S902中，判断可复写式非易失性存储器模块中重要性最高的***数据(即第一数据)是否损毁。若是，在步骤S903中，产生带有最高风险等级的风险评估信息(亦称为第一风险评估信息)。若否，则进入步骤S904。
在步骤S904中，判断可复写式非易失性存储器模块中的映射数据(即第二数据)是否损毁。若是，在步骤S905中，产生带有次高风险等级的风险评估信息(亦称为第二风险评估信息)。若否，则进入步骤S906。
在步骤S906中，判断可复写式非易失性存储器模块中用于特定***事件的***数据(即第三数据)是否损毁。若是，在步骤S907中，产生带有次低风险等级的风险评估信息(亦称为第三风险评估信息)。若否，则进入步骤S908。
在步骤S908中，判断可复写式非易失性存储器模块中用于管理用户数据的管理数据(即第四数据)是否损毁。若是，在步骤S909中，产生带最低风险等级的风险评估信息(亦称为第四风险评估信息)。若否，则在步骤S910中，产生表示无明显风险(或无已知风险)的风险评估信息(亦称为第五风险评估信息)。
然而，图8与图9中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8与图9中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图8与图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，在执行数据健康度检测后，存储器存储装置可基于异常数据(例如损毁数据)的数据优先级来自动产生带有特定风险等级的风险评估信息。根据所述风险评估信息，主机***可更有效率地对存储器存储装置或可复写式非易失性存储器模块进行风险评估。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种基于数据优先级的风险评估方法，其特征在于，用于可复写式非易失性存储器模块，所述风险评估方法包括：
从主机***接收查询指令；
响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测，其中所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据；
根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及
将所述风险评估信息传送给所述主机***，
其中对所述可复写式非易失性存储器模块执行所述数据健康度检测的步骤包括：
解码从所述可复写式非易失性存储器模块读取的特定数据；
响应于所述特定数据可被成功解码，判定所述特定数据是健康的；以及
响应于所述特定数据无法被成功解码，判定所述特定数据是毁损的，其中根据所述检测结果产生所述风险评估信息的步骤包括：
响应于所述可复写式非易失性存储器模块中具有第一数据优先级的数据发生损毁，产生带有第一风险等级的风险评估信息；以及
响应于所述可复写式非易失性存储器模块中具有第二数据优先级的数据发生损毁，产生带有第二风险等级的风险评估信息，其中所述第一数据优先级不同于所述第二数据优先级，且所述第一风险等级不同于所述第二风险等级。
2.根据权利要求1所述的风险评估方法，其中所述可复写式非易失性存储器模块包括多个数据存储区，所述多个数据存储区中的第一数据存储区用以存储具有第一数据优先级的数据，所述多个数据存储区中的第二数据存储区用以存储具有第二数据优先级的数据，且所述第一数据优先级不同于所述第二数据优先级。
3.根据权利要求2所述的风险评估方法，其中对所述可复写式非易失性存储器模块执行所述数据健康度检测的步骤包括：
下达检测指令至所述可复写式非易失性存储器模块，以指示所述可复写式非易失性存储器模块扫描所述多个数据存储区；以及
根据扫描结果获得所述可复写式非易失性存储器模块中具有所述不同数据优先级的数据的所述健康程度。
4.根据权利要求1所述的风险评估方法，其中所述可复写式非易失性存储器模块中具有不同数据优先级的数据包括第一数据、第二数据、第三数据及第四数据，
所述第一数据包括重要性最高的***数据，
所述第二数据包括记载逻辑单元与实体单元之间的映射关系的映射数据，
所述第三数据包括用于特定***事件的***数据，并且
所述第四数据包括用于管理用户数据的管理数据。
5.根据权利要求4所述的风险评估方法，其中所述第一数据的数据优先级高于所述第二数据的数据优先级，所述第二数据的数据优先级高于所述第三数据的数据优先级，且所述第三数据的数据优先级高于所述第四数据的数据优先级。
6.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机***；
可复写式非易失性存储器模块，存储有具有多种数据优先级的数据；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以：
从所述主机***接收查询指令；
响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测；
根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及
将所述风险评估信息传送给所述主机***，
其中所述存储器控制电路单元对所述可复写式非易失性存储器模块执行所述数据健康度检测的操作包括：
解码从所述可复写式非易失性存储器模块读取的特定数据；
响应于所述特定数据可被成功解码，判定所述特定数据是健康的；以及
响应于所述特定数据无法被成功解码，判定所述特定数据是毁损的，其中所述存储器控制电路单元根据所述检测结果产生所述风险评估信息的操作包括：
响应于所述可复写式非易失性存储器模块中具有第一数据优先级的数据发生损毁，产生带有第一风险等级的风险评估信息；以及
响应于所述可复写式非易失性存储器模块中具有第二数据优先级的数据发生损毁，产生带有第二风险等级的风险评估信息，其中所述第一数据优先级不同于所述第二数据优先级，且所述第一风险等级不同于所述第二风险等级。
7.根据权利要求6所述的存储器存储装置，其中所述可复写式非易失性存储器模块包括多个数据存储区，所述多个数据存储区中的第一数据存储区用以存储具有第一数据优先级的数据，所述多个数据存储区中的第二数据存储区用以存储具有第二数据优先级的数据，且所述第一数据优先级不同于所述第二数据优先级。
8.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元对所述可复写式非易失性存储器模块执行所述数据健康度检测的操作包括：
下达检测指令至所述可复写式非易失性存储器模块，以指示所述可复写式非易失性存储器模块扫描所述多个数据存储区；以及
根据扫描结果获得所述可复写式非易失性存储器模块中具有所述不同数据优先级的数据的所述健康程度。
9.根据权利要求6所述的存储器存储装置，其中所述可复写式非易失性存储器模块中具有不同数据优先级的数据包括第一数据、第二数据、第三数据及第四数据，
所述第一数据包括重要性最高的***数据，
所述第二数据包括记载逻辑单元与实体单元之间的映射关系的映射数据，
所述第三数据包括用于特定***事件的***数据，并且
所述第四数据包括用于管理用户数据的管理数据。
10.根据权利要求9所述的存储器存储装置，其中所述第一数据的数据优先级高于所述第二数据的数据优先级，所述第二数据的数据优先级高于所述第三数据的数据优先级，且所述第三数据的数据优先级高于所述第四数据的数据优先级。
11.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：
主机接口，用以连接至主机***；
存储器接口，用以连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块存储有具有多种数据优先级的数据；以及
存储器管理电路，连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以：
从所述主机***接收查询指令；
响应于所述查询指令，对所述可复写式非易失性存储器模块执行数据健康度检测；
根据检测结果产生风险评估信息，其中所述风险评估信息通过不同的风险等级来反映所述可复写式非易失性存储器模块中具有不同数据优先级的数据的健康程度；以及
将所述风险评估信息传送给所述主机***，
其中所述存储器管理电路对所述可复写式非易失性存储器模块执行所述数据健康度检测的操作包括：
解码从所述可复写式非易失性存储器模块读取的特定数据；
响应于所述特定数据可被成功解码，判定所述特定数据是健康的；以及
响应于所述特定数据无法被成功解码，判定所述特定数据是毁损的，其中所述存储器管理电路根据所述检测结果产生所述风险评估信息的操作包括：
响应于所述可复写式非易失性存储器模块中具有第一数据优先级的数据发生损毁，产生带有第一风险等级的风险评估信息；以及
响应于所述可复写式非易失性存储器模块中具有第二数据优先级的数据发生损毁，产生带有第二风险等级的风险评估信息，其中所述第一数据优先级不同于所述第二数据优先级，且所述第一风险等级不同于所述第二风险等级。
12.根据权利要求11所述的存储器控制电路单元，其中所述可复写式非易失性存储器模块包括多个数据存储区，所述多个数据存储区中的第一数据存储区用以存储具有第一数据优先级的数据，所述多个数据存储区中的第二数据存储区用以存储具有第二数据优先级的数据，且所述第一数据优先级不同于所述第二数据优先级。
13.根据权利要求12所述的存储器控制电路单元，其中所述存储器管理电路对所述可复写式非易失性存储器模块执行所述数据健康度检测的操作包括：
下达检测指令至所述可复写式非易失性存储器模块，以指示所述可复写式非易失性存储器模块扫描所述多个数据存储区；以及
根据扫描结果获得所述可复写式非易失性存储器模块中具有所述不同数据优先级的数据的所述健康程度。
14.根据权利要求11所述的存储器控制电路单元，其中所述可复写式非易失性存储器模块中具有不同数据优先级的数据包括第一数据、第二数据、第三数据及第四数据，
所述第一数据包括重要性最高的***数据，
所述第二数据包括记载逻辑单元与实体单元之间的映射关系的映射数据，
所述第三数据包括用于特定***事件的***数据，并且
所述第四数据包括用于管理用户数据的管理数据。
15.根据权利要求14所述的存储器控制电路单元，其中所述第一数据的数据优先级高于所述第二数据的数据优先级，所述第二数据的数据优先级高于所述第三数据的数据优先级，且所述第三数据的数据优先级高于所述第四数据的数据优先级。
CN202210513129.7A 2022-05-12 2022-05-12 基于数据优先级的风险评估方法、存储装置及控制电路 Active CN114822664B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210513129.7A CN114822664B (zh) 2022-05-12 2022-05-12 基于数据优先级的风险评估方法、存储装置及控制电路
TW111119005A TWI805379B (zh) 2022-05-12 2022-05-20 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
US17/833,901 US11715532B1 (en) 2022-05-12 2022-06-07 Risk assessment method based on data priority, memory storage device, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210513129.7A CN114822664B (zh) 2022-05-12 2022-05-12 基于数据优先级的风险评估方法、存储装置及控制电路

Publications (2)

Publication Number Publication Date
CN114822664A CN114822664A (zh) 2022-07-29
CN114822664B true CN114822664B (zh) 2024-06-14

Family

ID=82512548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210513129.7A Active CN114822664B (zh) 2022-05-12 2022-05-12 基于数据优先级的风险评估方法、存储装置及控制电路

Country Status (3)

Country Link
US (1) US11715532B1 (zh)
CN (1) CN114822664B (zh)
TW (1) TWI805379B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117632579B (zh) * 2024-01-25 2024-04-30 合肥兆芯电子有限公司 存储器控制方法和存储器存储装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520879A (zh) * 2011-11-30 2012-06-27 广东威创视讯科技股份有限公司 基于优先级的文件信息存储方法、装置及***

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645749B2 (en) * 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9959067B2 (en) * 2015-02-04 2018-05-01 Sandisk Technologies Llc Memory block allocation by block health
US11127495B2 (en) * 2015-12-08 2021-09-21 Koninklijke Philips N.V. Quality management of imaging workflows
CN109426622B (zh) * 2017-08-31 2020-11-24 香港理工大学深圳研究院 一种提高闪存固态盘寿命的方法及高寿命闪存固态盘
US11450348B2 (en) * 2019-01-31 2022-09-20 Marvell Asia Pte, Ltd. Health management for magnetic storage media
US11237893B2 (en) * 2019-06-26 2022-02-01 Western Digital Technologies, Inc. Use of error correction-based metric for identifying poorly performing data storage devices
KR20210016184A (ko) * 2019-08-01 2021-02-15 삼성전자주식회사 스토리지 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability
WO2021217536A1 (en) * 2020-04-30 2021-11-04 Beijing Didi Infinity Technology And Development Co., Ltd. Systems and methods for health evaluation of storage medium
US11720261B2 (en) * 2020-08-10 2023-08-08 Micron Technology, Inc. Transferring memory system data to a host system
TWI775143B (zh) * 2020-09-09 2022-08-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112068782B (zh) * 2020-09-17 2023-07-25 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112925481B (zh) * 2021-03-09 2024-04-05 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520879A (zh) * 2011-11-30 2012-06-27 广东威创视讯科技股份有限公司 基于优先级的文件信息存储方法、装置及***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
数据库安全评估方法研究;吴纪芸;陈志德;;中国科技信息;20150115(第02期);全文 *

Also Published As

Publication number Publication date
CN114822664A (zh) 2022-07-29
US11715532B1 (en) 2023-08-01
TW202344970A (zh) 2023-11-16
TWI805379B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
CN111880749B (zh) 数据读取方法、存储器存储装置及存储器控制电路单元
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI796882B (zh) 讀取干擾檢查方法、記憶體儲存裝置及記憶體控制電路單元
CN114822664B (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
TWI797464B (zh) 資料讀取方法、記憶體儲存裝置及記憶體控制電路單元
CN113140253B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112732199B (zh) 数据存取方法、存储器控制电路单元及存储器存储装置
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN110874282B (zh) 数据存取方法、存储器控制电路单元与存储器存储装置
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
TWI814501B (zh) 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
US11817172B2 (en) Table management method, memory storage device and memory control circuit unit
CN114327265B (zh) 读取干扰检查方法、存储器存储装置及控制电路单元
CN113360429B (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
CN112347010B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
US12008239B1 (en) Memory management method, memory storage device and memory control circuit unit
CN117174132A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN106940623B (zh) 存储器管理方法、存储器控制电路单元及存储器储存装置
CN116149571A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN116052746A (zh) 电压校正方法、存储器存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN116149569A (zh) 基于文件***的数据整理方法、存储装置及控制电路
CN113360429A (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
CN118034603A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant