TWI814501B - 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

映射表重建方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI814501B
TWI814501B TW111127699A TW111127699A TWI814501B TW I814501 B TWI814501 B TW I814501B TW 111127699 A TW111127699 A TW 111127699A TW 111127699 A TW111127699 A TW 111127699A TW I814501 B TWI814501 B TW I814501B
Authority
TW
Taiwan
Prior art keywords
unit
mapping table
mapping
data
memory
Prior art date
Application number
TW111127699A
Other languages
English (en)
Other versions
TW202405662A (zh
Inventor
王智麟
朱啟傲
牛玉婷
張洋
Original Assignee
大陸商合肥兆芯電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥兆芯電子有限公司 filed Critical 大陸商合肥兆芯電子有限公司
Application granted granted Critical
Publication of TWI814501B publication Critical patent/TWI814501B/zh
Publication of TW202405662A publication Critical patent/TW202405662A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Transceivers (AREA)

Abstract

一種映射表重建方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：從主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元；根據所述寫入指令執行程式化操作，以將第一資料與第一邏輯單元的識別資訊儲存至第一實體單元；響應於所述程式化操作，更新映射表格；偵測與所述映射表格有關的表格異常事件；響應於所述表格異常事件，從第一實體單元中讀取第一邏輯單元的識別資訊；以及根據第一邏輯單元的識別資訊重建映射表格。

Description

映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種映射表重建方法、記憶體儲存裝置及記憶體控制電路單元。
智慧型手機、平板電腦及個人電腦在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，當欲將資料儲存至可複寫式非揮發性記憶體模組時，記憶體控制器會將與此筆資料有關的映射資訊儲存至映射表格中。例如，此映射資訊可反映此筆資料所屬的邏輯位址與實際用以儲存此筆資料的實體位址之間的映射資訊。爾後，當欲讀取此筆資料時，記憶體控制器可根據映射表格中的上述映射資訊，獲得用以儲存此筆資料的實體位址並從此實體位址將此筆資料讀取出來。但是，一旦映射表格發生異常(例如表格毀損或資料讀取異常)，則記憶體控制器將無法順利完成資料存取作業。
有鑑於此，本發明提供一種映射表重建方法、記憶體儲存裝置及記憶體控制電路單元，可提高映射表格的重建效率。
本發明的範例實施例提供一種映射表重建方法，其用於可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個實體單元，所述映射表重建方法包括：從主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元；根據所述寫入指令執行程式化操作，以將所述第一資料與所述第一邏輯單元的識別資訊儲存至所述多個實體單元中的第一實體單元；響應於所述程式化操作，更新映射表格；偵測與所述映射表格有關的表格異常事件；響應於所述表格異常事件，從所述第一實體單元中讀取所述第一邏輯單元的所述識別資訊；以及根據所述第一邏輯單元的所述識別資訊執行表格重建操作，以重建所述映射表格。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：從所述主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元；根據所述寫入指令執行程式化操作，以將所述第一資料與所述第一邏輯單元的識別資訊儲存至所述多個實體單元中的第一實體單元；響應於所述程式化操作，更新映射表格；偵測與所述映射表格有關的表格異常事件；響應於所述表格異常事件，從所述第一實體單元中讀取所述第一邏輯單元的所述識別資訊；以及根據所述第一邏輯單元的所述識別資訊執行表格重建操作，以重建所述映射表格。
本發明的範例實施例另提供一種記憶體控制電路單元，其包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體管理電路耦接至所述主機介面與所述可複寫式非揮發性記憶體模組。所述記憶體管理電路用以：從所述主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元；根據所述寫入指令執行程式化操作，以將所述第一資料與所述第一邏輯單元的識別資訊儲存至所述多個實體單元中的第一實體單元；響應於所述程式化操作，更新映射表格；偵測與所述映射表格有關的表格異常事件；響應於所述表格異常事件，從所述第一實體單元中讀取所述第一邏輯單元的所述識別資訊；以及根據所述第一邏輯單元的所述識別資訊執行表格重建操作，以重建所述映射表格。
基於上述，在從主機系統接收指示將第一資料儲存至第一邏輯單元的寫入指令後，程式化操作可根據所述寫入指令而執行，以將第一資料與第一邏輯單元的識別資訊儲存至第一實體單元中。同時，響應於所述程式化操作，映射表格可被更新。在偵測到與所述映射表格有關的表格異常事件後，響應於所述表格異常事件，第一邏輯單元的識別資訊可從第一實體單元中讀取，且用於重建所述映射表格。藉此，可有效提高映射表格的重建效率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC) NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存用戶資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。
記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。
在一範例實施例中，一個實體單元是指一個實體位址或一個實體程式化單元。在一範例實施例中，一個實體單元亦可以是由多個連續或不連續的實體位址組成。
儲存區601中的實體單元610(0)~610(A)用以儲存用戶資料(例如來自圖1的主機系統11的用戶資料)。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體單元未儲存有效資料，則此實體單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體單元。若某一實體單元當前有被某一邏輯單元映射，則表示此實體單元當前儲存的資料包括有效資料。反之，若某一實體單元當前未被任一邏輯單元映射，則表示此實體單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體單元之間的映射關係的映射資訊(亦稱為邏輯至實體映射資訊)記錄於至少一映射表格(亦稱為邏輯至實體映射表)。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此映射表格中的資訊(即映射資訊)來存取可複寫式非揮發性記憶體模組43。
在一範例實施例中，記憶體管理電路51可從主機系統11接收寫入指令。所述寫入指令用以指示將特定資料(亦稱為第一資料)儲存至特定邏輯單元(亦稱為第一邏輯單元)。例如，第一邏輯單元可包括圖6中的邏輯單元612(0)~612(C)的其中之一。記憶體管理電路51可根據所述寫入指令執行一個程式化操作(或稱為寫入操作)。在所述程式化操作中，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43將第一資料與第一邏輯單元的識別資訊儲存至特定實體單元(亦稱為第一實體單元)。例如，第一邏輯單元的所述識別資訊包括第一邏輯單元的位址資訊。例如，第一邏輯單元的位址資訊可包括第一邏輯單元所對應的邏輯位址。此外，第一實體單元可包括圖6中的實體單元610(0)~610(B)的其中之一。
圖7是根據本發明的範例實施例所繪示的儲存第一資料與第一邏輯單元的識別資訊的示意圖。請參照圖7，假設第一資料包括資料701，第一邏輯單元的位址資訊包括對應於第一邏輯單元的邏輯位址702，且第一實體單元包括實體單元71。
在接收到指示儲存資料701的寫入指令後，響應於此寫入指令，記憶體管理電路51可執行程式化操作，以將資料701與邏輯位址702同步儲存(或寫入)至實體單元71中的資料區710與閒置區720。例如，資料區710可包括實體單元71中的資料位元區，且閒置區720可包括實體單元71中的冗餘位元區。
另一方面，響應於所述程式化操作，記憶體管理電路51可更新所述映射表格。例如，記憶體管理電路51可將與第一資料有關的映射資訊儲存於所述映射表格中。特別是，所述映射資訊可反映第一邏輯單元與第一實體單元之間的映射關係。在更新所述映射表格後，記憶體管理電路51可根據所述映射表格中的映射資訊來從第一實體單元中讀取第一資料。例如，當欲讀取第一資料時，記憶體管理電路51可從所述映射表格中讀取與第一資料有關的映射資訊。記憶體管理電路51可根據此映射資訊獲得第一邏輯單元與第一實體單元之間的映射關係。然後，記憶體管理電路51可根據此映射關係指示可複寫式非揮發性記憶體模組43從第一實體單元中讀取第一資料。
在一範例實施例中，記憶體管理電路51可偵測與所述映射表格有關的異常事件(亦稱為表格異常事件)。例如，記憶體管理電路51可從主機系統11接收讀取指令。所述讀取指令用以指示從第一邏輯單元讀取資料(即第一資料)。記憶體管理電路51可根據所述讀取指令執行表格查詢操作，以嘗試從所述映射表格中讀取與第一資料有關的映射資訊。若可順利從所述映射表格中讀取與第一資料有關的映射資訊，記憶體管理電路51可根據此映射資訊從第一實體單元中讀取第一資料。
另一方面，響應於所述映射資訊無法被正確讀取，記憶體管理電路51可判定發生與所述映射表格有關的表格異常事件。例如，當發生表格損毀、表格資料遺失或從所述映射表格中讀取的資訊包含過多錯誤等錯誤事件，而導致所述映射表格中的資訊(即映射資訊)無法被正確讀取時，記憶體管理電路51可判定發生與所述映射表格有關的表格異常事件。
在一範例實施例中，記憶體管理電路51可定期或在特定情況下(例如記憶體儲存裝置10處於閒置狀態、執行關機程序或執行開機程序時)執行表格掃描操作，以掃描所述映射表格。例如，在表格掃描操作中，記憶體管理電路51可嘗試逐一將所述映射表格中的資訊(即映射資訊)讀出並對其解碼。當解碼結果反映所述映射表格中的特定資訊存在錯誤時，記憶體管理電路51可嘗試更正此錯誤並將更新後的映設資訊重新儲存至映射表格中。
在一範例實施例中，響應於針對所述映射表格的掃描出現異常，記憶體管理電路51可判定發生與所述映射表格有關的表格異常事件。例如，當發生表格損毀、表格資料遺失或從所述映射表格中讀取的資訊包含過多錯誤等錯誤事件，而導致針對所述映射表格的掃描出現異常時，記憶體管理電路51可判定發生與所述映射表格有關的表格異常事件。
在一範例實施例中，響應於所述表格異常事件，記憶體管理電路51可從第一實體單元中讀取第一邏輯單元的識別資訊。然後，記憶體管理電路51可根據所述識別資訊執行一個表格重建操作，以重建所述映射表格。
以圖7為例，在表格重建操作中，記憶體管理電路51可從實體單元71中讀取邏輯位址702(即第一邏輯單元的識別資訊)。記憶體管理電路51可根據當前用以儲存資料701的實體單元71的位址資訊(即實體單元71的實體位址)與邏輯位址702建立第一實體單元與第一邏輯單元之間的映射關係。然後，記憶體管理電路51可根據此映射關係來重建映射表格。例如，記憶體管理電路51可將描述此映射關係的映射資訊儲存至重建後的映射表格中。
圖8是根據本發明的範例實施例所繪示的表格重建操作的示意圖。請參照圖8，假設映射表格81包括索引表格801與子映射表格802(0)~802(n)。索引表格801用以記載索引資訊Index(0)~Index(n)。索引資訊Index(0)~Index(n)分別對應至子映射表格802(0)~802(n)。例如，索引資訊Index(i)對應至子映射表格802(i)。
子映射表格802(0)~802(n)中的每一個子映射表格用以記載與特定的邏輯範圍內的多個邏輯單元有關的映射資訊(即邏輯至實體映射資訊)。例如，子映射表格802(0)用以記載與某一個邏輯範圍(亦稱為第一邏輯範圍)內的多個邏輯單元有關的映射資訊L2P(0)~L2P(m)，且子映射表格802(1)用以記載與另一個邏輯範圍(亦稱為第二邏輯範圍)內的多個邏輯單元有關的映射資訊L2P(m+1)~L2P(2m+1)，依此類推。
請參照圖7與圖8，假設實體單元71中儲存的資料701屬於邏輯位址702，且邏輯位址702是位於子映射表格802(0)所負責或對應的邏輯範圍內。在對於映射表格81(或子映射表格802(0))的表格重建操作中，記憶體管理電路51可根據從實體單元71中讀取的邏輯位址702(即第一邏輯單元的識別資訊)，將映射資訊L2P(0)重新儲存至子映射表格802(0)中。例如，映射資訊L2P(0)可用以描述第一邏輯單元與第一實體單元之間的映射關係。依此類推，在對於映射表格81(或子映射表格802(0)~802(n)中的任一者)的表格重建操作中，記憶體管理電路51可從相關的實體單元中讀取各個邏輯單元的識別資訊，並根據此識別資訊來逐步更新各個(子)映射表格中的映射資訊。藉此，可逐步完成表格重建操作。
須注意的是，圖8的範例實施例是以兩層的表格管理架構來管理映射表格81作為範例(即索引表格801位於第一層，且子映射表格802(0)~802(n)位於第二層)，但本發明不限於此。在另一範例實施例中，映射表格81還可以實作為單層的表格管理架構或更多層的表格管理架構，本發明不加以限制。
須注意的是，在前述範例實施例中，皆是以第一資料與第一邏輯單元的識別資訊儲存於同一實體單元中作為範例，但本發明不限於此。在另一範例實施例中，第一資料與第一邏輯單元的識別資訊亦可以分別儲存於不同的實體單元中，視實務需求而定。
圖9是根據本發明的範例實施例所繪示的映射表重建方法的流程圖。請參照圖9，在步驟S901中，從主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元。在步驟S902中，根據所述寫入指令執行程式化操作，以將第一資料與第一邏輯單元的識別資訊儲存至第一實體單元。在步驟S903中，響應於所述程式化操作，更新映射表格。在步驟S904中，偵測與所述映射表格有關的表格異常事件。在步驟S905中，響應於所述表格異常事件，從第一實體單元中讀取第一邏輯單元的識別資訊。在步驟S906中，根據第一邏輯單元的識別資訊重建映射表格。
然而，圖9中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖9中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明的範例實施例提出在儲存資料時，將所述資料及所述資料所屬的邏輯單元的識別資訊一併儲存於實體單元中。爾後，當偵測到與映射表格有關的表格異常事件時，儲存於此實體單元中的邏輯單元的識別資訊即可用以重建所述映射表格。藉此，可有效提高映射表格的重建效率。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10, 30:記憶體儲存裝置 11, 31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B), 71:實體單元 612(0)~612(C):邏輯單元 701:資料 702:邏輯位址 710:資料區 720:閒置區 801:索引表格 802(0)~802(n):子映射表格 L2P(0)~L2P(m), L2P(m+1)~L2P(2m+1):映射資訊 S901:步驟(從主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元) S902:步驟(根據所述寫入指令執行程式化操作，以將第一資料與第一邏輯單元的識別資訊儲存至第一實體單元) S903:步驟(響應於所述程式化操作，更新映射表格) S904:步驟(偵測與所述映射表格有關的表格異常事件) S905:步驟(響應於所述表格異常事件，從第一實體單元中讀取第一邏輯單元的識別資訊) S906:步驟(根據第一邏輯單元的識別資訊重建映射表格)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的儲存第一資料與第一邏輯單元的識別資訊的示意圖。 圖8是根據本發明的範例實施例所繪示的表格重建操作的示意圖。 圖9是根據本發明的範例實施例所繪示的映射表重建方法的流程圖。
S901:步驟(從主機系統接收寫入指令，其中所述寫入指令指示將第一資料儲存至第一邏輯單元)
S902:步驟(根據所述寫入指令執行程式化操作，以將第一資料與第一邏輯單元的識別資訊儲存至第一實體單元)
S903:步驟(響應於所述程式化操作，更新映射表格)
S904:步驟(偵測與所述映射表格有關的表格異常事件)
S905:步驟(響應於所述表格異常事件，從第一實體單元中讀取第一邏輯單元的識別資訊)
S906:步驟(根據第一邏輯單元的識別資訊重建映射表格)

Claims (18)

  1. 一種映射表重建方法，用於可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體單元，該映射表重建方法包括：從主機系統接收寫入指令，其中該寫入指令指示將第一資料儲存至第一邏輯單元；根據該寫入指令執行程式化操作，以將該第一資料與該第一邏輯單元的識別資訊儲存至該多個實體單元中的第一實體單元；響應於該程式化操作，更新映射表格；偵測與該映射表格有關的表格異常事件；響應於該表格異常事件，從該第一實體單元中讀取該第一邏輯單元的該識別資訊；以及根據該第一邏輯單元的該識別資訊執行表格重建操作，以重建該映射表格，其中該映射表格中的資訊反映該第一邏輯單元與該第一實體單元之間的映射關係。
  2. 如請求項1所述的映射表重建方法，其中該第一邏輯單元的該識別資訊包括該第一邏輯單元的位址資訊。
  3. 如請求項1所述的映射表重建方法，其中響應於該程式化操作，更新該映射表格的步驟包括：將與該第一資料有關的映射資訊儲存於該映射表格中，其中該映射資訊反映該第一邏輯單元與該第一實體單元之間的該映射關係。
  4. 如請求項1所述的映射表重建方法，其中偵測與該映射表格有關的該表格異常事件的步驟包括：從該主機系統接收讀取指令，其中該讀取指令指示從該第一邏輯單元讀取資料；根據該讀取指令執行表格查詢操作，以從該映射表格中讀取與該第一資料有關的映射資訊；以及響應於該映射資訊無法被正確讀取，判定發生該表格異常事件。
  5. 如請求項1所述的映射表重建方法，其中偵測與該映射表格有關的該表格異常事件的步驟包括：執行表格掃描操作，以掃描該映射表格；以及響應於針對該映射表格的掃描出現異常，判定發生該表格異常事件。
  6. 如請求項1所述的映射表重建方法，其中該第一資料儲存於該第一實體單元中的資料區，且該第一邏輯單元的該識別資訊儲存於該第一實體單元中的閒置區。
  7. 一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組，包括多個實體單元；以及記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以： 從該主機系統接收寫入指令，其中該寫入指令指示將第一資料儲存至第一邏輯單元；根據該寫入指令執行程式化操作，以將該第一資料與該第一邏輯單元的識別資訊儲存至該多個實體單元中的第一實體單元；響應於該程式化操作，更新映射表格；偵測與該映射表格有關的表格異常事件；響應於該表格異常事件，從該第一實體單元中讀取該第一邏輯單元的該識別資訊；以及根據該第一邏輯單元的該識別資訊執行表格重建操作，以重建該映射表格，其中該映射表格中的資訊反映該第一邏輯單元與該第一實體單元之間的映射關係。
  8. 如請求項7所述的記憶體儲存裝置，其中該第一邏輯單元的該識別資訊包括該第一邏輯單元的位址資訊。
  9. 如請求項7所述的記憶體儲存裝置，其中該記憶體控制電路單元響應於該程式化操作，更新該映射表格的操作包括：將與該第一資料有關的映射資訊儲存於該映射表格中，其中該映射資訊反映該第一邏輯單元與該第一實體單元之間的該映射關係。
  10. 如請求項7所述的記憶體儲存裝置，其中該記憶體控制電路單元偵測與該映射表格有關的該表格異常事件的操作包括： 從該主機系統接收讀取指令，其中該讀取指令指示從該第一邏輯單元讀取資料；根據該讀取指令執行表格查詢操作，以從該映射表格中讀取與該第一資料有關的映射資訊；以及響應於該映射資訊無法被正確讀取，判定發生該表格異常事件。
  11. 如請求項7所述的記憶體儲存裝置，其中該記憶體控制電路單元偵測與該映射表格有關的該表格異常事件的操作包括：執行表格掃描操作，掃描該映射表格；以及響應於針對該映射表格的掃描出現異常，判定發生該表格異常事件。
  12. 如請求項7所述的記憶體儲存裝置，其中該第一資料儲存於該第一實體單元中的資料區，且該第一邏輯單元的該識別資訊儲存於該第一實體單元中的閒置區。
  13. 一種記憶體控制電路單元，包括：主機介面，用以耦接至主機系統；記憶體介面，用以耦接至可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及記憶體管理電路，耦接至該主機介面與該可複寫式非揮發性記憶體模組，其中該記憶體管理電路用以： 從該主機系統接收寫入指令，其中該寫入指令指示將第一資料儲存至第一邏輯單元；根據該寫入指令執行程式化操作，以將該第一資料與該第一邏輯單元的識別資訊儲存至該多個實體單元中的第一實體單元；響應於該程式化操作，更新映射表格；偵測與該映射表格有關的表格異常事件；響應於該表格異常事件，從該第一實體單元中讀取該第一邏輯單元的該識別資訊；以及根據該第一邏輯單元的該識別資訊執行表格重建操作，以重建該映射表格，其中該映射表格中的資訊反映該第一邏輯單元與該第一實體單元之間的映射關係。
  14. 如請求項13所述的記憶體控制電路單元，其中該第一邏輯單元的該識別資訊包括該第一邏輯單元的位址資訊。
  15. 如請求項13所述的記憶體控制電路單元，其中該記憶體管理電路響應於該程式化操作，更新該映射表格的操作包括：將與該第一資料有關的映射資訊儲存於該映射表格中，其中該映射資訊反映該第一邏輯單元與該第一實體單元之間的該映射關係。
  16. 如請求項13所述的記憶體控制電路單元，其中該記憶體管理電路偵測與該映射表格有關的該表格異常事件的操作包括：從該主機系統接收讀取指令，其中該讀取指令指示從該第一邏輯單元讀取資料；根據該讀取指令執行表格查詢操作，以從該映射表格中讀取與該第一資料有關的映射資訊；以及響應於該映射資訊無法被正確讀取，判定發生該表格異常事件。
  17. 如請求項13所述的記憶體控制電路單元，其中該記憶體管理電路偵測與該映射表格有關的該表格異常事件的操作包括：執行表格掃描操作，掃描該映射表格；以及響應於針對該映射表格的掃描出現異常，判定發生該表格異常事件。
  18. 如請求項13所述的記憶體控制電路單元，其中該第一資料儲存於該第一實體單元中的資料區，且該第一邏輯單元的該識別資訊儲存於該第一實體單元中的閒置區。
TW111127699A 2022-07-19 2022-07-25 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元 TWI814501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210847451.3A CN115202933A (zh) 2022-07-19 2022-07-19 映射表重建方法、存储器存储装置及存储器控制电路单元
CN202210847451.3 2022-07-19

Publications (2)

Publication Number Publication Date
TWI814501B true TWI814501B (zh) 2023-09-01
TW202405662A TW202405662A (zh) 2024-02-01

Family

ID=83582809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127699A TWI814501B (zh) 2022-07-19 2022-07-25 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (3)

Country Link
US (1) US20240028506A1 (zh)
CN (1) CN115202933A (zh)
TW (1) TWI814501B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534098A (en) * 2003-12-10 2005-10-16 Qualcomm Inc High data rate interface with improved link synchronization
TW201407349A (zh) * 2012-08-01 2014-02-16 Phison Electronics Corp 資料管理方法、記憶體控制器與記憶體儲存裝置
US20160274808A1 (en) * 2015-03-20 2016-09-22 Sk Hynix Memory Solutions Inc. Scalable spor algorithm for flash memories
US20170132069A1 (en) * 2015-11-06 2017-05-11 Phison Electronics Corp. Method and system for data rebuilding and memory control circuit unit thereof
US20200341850A1 (en) * 2017-10-25 2020-10-29 SK Hynix Inc. Data processing system for securing atomicity of transactions without generating separate commit command, and operating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8015348B2 (en) * 2004-06-30 2011-09-06 Super Talent Electronics, Inc. Memory address management systems in a large capacity multi-level cell (MLC) based flash memory device
CN107678679B (zh) * 2016-08-02 2020-09-08 建兴储存科技(广州)有限公司 运用于固态储存装置的超级区块的扫描方法
TWI639917B (zh) * 2017-04-25 2018-11-01 慧榮科技股份有限公司 資料儲存裝置及映射表重建方法
US20210382828A1 (en) * 2020-06-03 2021-12-09 Alibaba Group Holding Limited Method and system for facilitating acceleration of a mapping table reconstruction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534098A (en) * 2003-12-10 2005-10-16 Qualcomm Inc High data rate interface with improved link synchronization
TW201407349A (zh) * 2012-08-01 2014-02-16 Phison Electronics Corp 資料管理方法、記憶體控制器與記憶體儲存裝置
US20160274808A1 (en) * 2015-03-20 2016-09-22 Sk Hynix Memory Solutions Inc. Scalable spor algorithm for flash memories
US20170132069A1 (en) * 2015-11-06 2017-05-11 Phison Electronics Corp. Method and system for data rebuilding and memory control circuit unit thereof
US20200341850A1 (en) * 2017-10-25 2020-10-29 SK Hynix Inc. Data processing system for securing atomicity of transactions without generating separate commit command, and operating method thereof

Also Published As

Publication number Publication date
US20240028506A1 (en) 2024-01-25
CN115202933A (zh) 2022-10-18
TW202405662A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
TWI768764B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202038232A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
CN107045890B (zh) 数据保护方法、存储器控制电路单元及存储器存储装置
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI805379B (zh) 基於資料優先級的風險評估方法、記憶體儲存裝置及記憶體控制電路單元
TWI783522B (zh) 資料重建方法、記憶體儲存裝置及記憶體控制電路單元
TWI814501B (zh) 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI834149B (zh) 表格管理方法、記憶體儲存裝置及記憶體控制電路單元
CN114203239B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI839144B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI819876B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
CN113360429B (zh) 数据重建方法、存储器存储装置及存储器控制电路单元
TWI771079B (zh) 記憶體存取方法、記憶體儲存裝置及記憶體控制電路單元
CN113724773B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI780003B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI777087B (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
TW202424755A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202217556A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN116052746A (zh) 电压校正方法、存储器存储装置及存储器控制电路单元
TW202338617A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元