CN219575140U - 像素驱动电路、显示面板、显示装置及电子设备 - Google Patents
像素驱动电路、显示面板、显示装置及电子设备 Download PDFInfo
- Publication number
- CN219575140U CN219575140U CN202320223164.5U CN202320223164U CN219575140U CN 219575140 U CN219575140 U CN 219575140U CN 202320223164 U CN202320223164 U CN 202320223164U CN 219575140 U CN219575140 U CN 219575140U
- Authority
- CN
- China
- Prior art keywords
- module
- transistor
- coupled
- driving
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本公开是关于一种像素驱动电路、显示面板、显示装置及电子设备,像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块;第一发光控制模块耦接于供电电源与驱动模块的第一端之间;第二发光控制模块耦接于驱动模块的第二端与发光元件之间;存储电容模块耦接于驱动模块的控制端与发光元件之间;稳压模块耦接于驱动模块的第一端和驱动模块的控制端之间;数据加载模块和初始化模块均与驱动模块的第二端耦接;重置模块与发光元件耦接。由于采用了较少的模块即可降低频闪的问题,从而降低了电路结构的复杂度。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种像素驱动电路、显示面板、显示装置及电子设备。
背景技术
目前,像素驱动电路在显示的过程中,当出现高低帧画面频繁切换时会出现闪屏的问题,需要通过较多的模块来降低闪屏的问题导致电路结构复杂。
实用新型内容
为克服相关技术中存在的问题,本公开提供了一种像素驱动电路、显示面板、显示装置及电子设备。
根据本公开的第一方面,提供了一种像素驱动电路,所述像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块;
所述第一发光控制模块耦接于供电电源与所述驱动模块的第一端之间;
所述第二发光控制模块耦接于所述驱动模块的第二端与所述发光元件之间;
所述存储电容模块耦接于所述驱动模块的控制端与所述发光元件之间;
所述稳压模块耦接于所述驱动模块的第一端和所述驱动模块的控制端之间;
所述数据加载模块和所述初始化模块均与所述驱动模块的第二端耦接;
所述重置模块与所述发光元件耦接;
其中,所述第一发光控制模块的控制端用于耦接第一使能信号线;
所述第二发光控制模块的控制端用于耦接第二使能信号线;
所述数据加载模块、所述初始化模块以及所述重置模块的控制端均用于耦接第一扫描信号线;
所述稳压模块的控制端用于耦接第二扫描信号线。
本公开的一些实施例中,所述驱动模块、所述第一发光控制模块、所述第二发光控制模块、所述稳压模块、所述数据加载模块、所述初始化模块和所述重置模块中的晶体管均为N型晶体管。
本公开的一些实施例中,所述驱动模块包括驱动晶体管;所述第一发光控制模块包括:
第一发光控制晶体管,所述第一发光控制晶体管的第一端与所述供电电源耦接,所述第一发光控制晶体管的第二端与所述驱动晶体管的第一端耦接形成第一节点。
本公开的一些实施例中,所述第二发光控制模块包括:
第二发光控制晶体管,所述第二发光控制晶体管的第一端与所述驱动晶体管的第二端耦接形成第二节点,所述第二发光控制晶体管的第二端与所述发光元件的阳极耦接形成第三节点。
本公开的一些实施例中,所述存储电容模块包括:
存储电容,所述存储电容的第一端与所述驱动晶体管的控制端耦接形成第四节点,所述存储电容的第二端与所述第三节点耦接,所述存储电容用于调整所述驱动晶体管的控制端的电压。
本公开的一些实施例中,所述稳压模块包括:
稳压晶体管,所述稳压晶体管耦接于所述第一节点和所述第四节点之间,所述稳压晶体管用于控制所述存储电容进行充电和放电。
本公开的一些实施例中,所述数据加载模块包括:
数据加载晶体管,所述数据加载晶体管的第一端用于与数据信号线耦接,所述数据加载晶体管的第二端与所述第二节点耦接,所述数据加载晶体管用于向所述驱动晶体管提供数据电压。
本公开的一些实施例中,所述初始化模块包括:
初始化晶体管,所述初始化晶体管的第一端用于与初始化信号线耦接,所述初始化晶体管的第二端与所述第三节点耦接,所述初始化晶体管用于初始化所述驱动晶体管的第二端的电压。
本公开的一些实施例中,所述重置模块包括:
重置晶体管,所述重置晶体管的第一端用于与重置信号线耦接,所述重置晶体管的第二端与所述第四节点耦接,所述重置晶体管用于重置所述发光元件的阳极的电压。
根据本公开的第二方面,提供了一种显示面板,所述显示面板包括:
第一阵列基板上栅驱动集成电路,所述第一阵列基板上栅驱动集成电路包括第一使能信号线;
第二阵列基板上栅驱动集成电路,所述第二阵列基板上栅驱动集成电路包括第二使能信号线;
第三阵列基板上栅驱动集成电路,所述第三阵列基板上栅驱动集成电路包括第一扫描信号线;
第四阵列基板上栅驱动集成电路,所述第四阵列基板上栅驱动集成电路包括第二扫描信号线;和,
如上所述的像素驱动电路。
根据本公开的第三方面,提供了一种显示装置,包括如上所述的显示面板。
根据本公开的第四方面,提供了一种电子设备,包括如上所述的显示装置。
本公开的实施例提供的技术方案可以包括以下有益效果:
像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块。通过初始化模块与数据加载模块在第一扫描信号线控制下的配合,能够对驱动模块进行复位与数据加载,从而在高低帧画面频繁切换时降低了闪屏的问题。由于采用了较少的模块即可降低频闪的问题,从而降低了电路结构的复杂度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是相关技术中一种像素驱动电路的结构示意图;
图2是相关技术中各控制信号的时序图;
图3是本公开一示例性实施例提供的像素驱动电路的结构示意图;
图4是本公开一示例性实施例提供的像素驱动电路的结构示意图;
图5是本公开一示例性实施例提供的像素驱动电路信号的时序图;
图6是本公开一示例性实施例提供的像素驱动电路的***框图。
图中:
T1’-相关技术中驱动晶体管;T2’-相关技术中第一发光控制晶体管;T3’-相关技术中第二发光控制晶体管;T4’-相关技术中第一稳压晶体管;T5’-相关技术中第二稳压晶体管;T6’-相关技术中数据加载晶体管;T7’-相关技术中初始化晶体管;T8’-相关技术中重置晶体管;OLED’-相关技术中发光元件;Cst’-相关技术中存储电容;Vdd’-相关技术中供电电源;Vss’-相关技术中公共端;Vr’-相关技术中参考电源;Vdata’-相关技术中数据信号线;DVH’-相关技术中初始化信号线;Va’-相关技术中重置信号线;1-驱动模块;2-第一发光控制模块;3-第二发光控制模块;4-存储电容模块;5-稳压模块;6-数据加载模块;7-初始化模块;8-重置模块;T1-驱动晶体管;T2-第一发光控制晶体管;T3-第二发光控制晶体管;T4-稳压晶体管;T5-数据加载晶体管;T6-初始化晶体管;T7-重置晶体管;OLED-发光元件;Cst-存储电容;Vdd-供电电源;Vss-公共端;Vdata-数据信号线;DVH-初始化信号线;Va-重置信号线;EM1-第一使能信号线;EM2-第二使能信号线;Scan1-第一扫描信号线;Scan1n-延时第一扫描信号;Scan2-第二扫描信号线;A1-第一节点;A2-第二节点;A3-第三节点;A4-第四节点;400-电子设备;402-处理组件;404-存储器;406-电源组件;408-多媒体组件;410-音频组件;412-输入输出接口;414-传感器组件;416-通信组件;420-处理器。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
目前,低温多晶氧化物技术作为一种新型显示背板技术,结合了低温多晶硅和氧化铟镓锌两种晶体管的优势,使显示装置同时具有强驱动能力和低功耗的优点。同时,该技术也适用于高频显示和低频显示,成为显示装置中炙手可热的技术。在显示装置中,由于氧化铟镓锌晶体管的迁移率低、漏电流小,通常将氧化铟镓锌晶体管与像素驱动电路中驱动晶体管的栅极耦接,以改善低频驱动时因漏电流而带来的栅极电压的波动。通过稳定驱动晶体管的栅极电压,使像素驱动电路适于实现低频驱动,降低显示装置的功耗。
相关技术中,一种像素驱动电路,如图1所示,包括驱动晶体管T1’、第一发光控制晶体管T2’、第二发光控制晶体管T3’、第一稳压晶体管T4’、第二稳压晶体管T5’、数据加载晶体管T6’、初始化晶体管T7’、重置晶体管T8’、发光元件OLED’和存储电容Cst’。第一发光控制晶体管T2’耦接于供电电源Vdd’和驱动晶体管T1’之间。第二发光控制晶体管T3’耦接于驱动晶体管T1’和发光元件OLED’的阳极之间。第一稳压晶体管T4’耦接于参考电源Vr’和驱动晶体管T1’的控制端之间。第二稳压晶体管T5’耦接于驱动晶体管T1’的控制端和第二端之间。数据加载晶体管T6’耦接于数据信号线Vdata’和驱动晶体管T1’的第一端之间。初始化晶体管T7’耦接于初始化信号线DVH’和驱动晶体管T1’的第一端之间。重置晶体管T8’耦接于重置信号线Va’和发光元件OLED’的阳极之间。发光元件OLED’的阴极与公共端Vss’耦接。其中,第一稳压晶体管T4’和第二稳压晶体管T5’为N型晶体管,驱动晶体管T1’、第一发光控制晶体管T2’、第二发光控制晶体管T3’、数据加载晶体管T6’、初始化晶体管T7’和重置晶体管T8’为P型晶体管。并且,第一发光控制晶体管T2’和第二发光控制晶体管T3’通过EM(n)控制信号进行控制。第一稳压晶体管T4’通过N-Scan(n-1)控制信号进行控制。第二稳压晶体管T5’通过N-Scan(n)控制信号进行控制。数据加载晶体管T6’通过P-Scan(n)控制信号进行控制。初始化晶体管T7’和重置晶体管T8’通过P-Scan(n-1)控制信号进行控制。对于EM(n)控制信号、N-Scan(n)控制信号和P-Scan(n)控制信号,由包含像素驱动电路的显示面板中的三个阵列基板上栅驱动集成(Gate Driven on Array,GOA)电路提供。
各控制信号的电平在一个发光周期内的变化,如图2所示。其中,VEM(n)为EM(n)控制信号的电平。VN-Scan(n-1)为N-Scan(n-1)控制信号的电平。VN-Scan(n)为N-Scan(n)控制信号的电平。VP-Scan(n)为P-Scan(n)控制信号的电平。VP-Scan(n-1)为P-Scan(n-1)控制信号的电平。驱动发光元件OLED’发光时,需要历经初始化阶段ta、数据写入阶段tb和发光阶段tc。发光元件OLED’在发光时,其驱动电流为:IOLED=k(Vgs-Vth)2。其中,IOLED为发光元件OLED’的驱动电流,k为本征导电因子,Vgs为驱动晶体管T1’的栅极与源极之间的电压,Vth为驱动晶体管T1’的阈值电压。本征导电因子与驱动晶体管T1’的特性相关,为固定值。通过存储电容Cst’的充放电,能够使发光元件OLED’不受阈值电压的影响。同时,通过在使能数据加载晶体管T6’前,对驱动晶体管T1’的第一端、第二端和控制端进行复位,降低了闪屏的问题。但是,该像素驱动电路需要通过较多的模块来降低闪屏的问题,导致电路结构复杂。
基于此,本公开提供了一种像素驱动电路,像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块。通过初始化模块与数据加载模块的配合,能够对驱动模块进行复位与数据加载,从而在高低帧频繁切换时降低了闪屏的问题。由于采用了较少的模块即可降低频闪的问题,从而降低了电路结构的复杂度。
本公开一示例性实施例提供了一种像素驱动电路,如图3所示,包括发光元件OLED、驱动模块1、第一发光控制模块2、第二发光控制模块3、存储电容模块4、稳压模块5、数据加载模块6、初始化模块7和重置模块8。第一发光控制模块2耦接于供电电源Vdd与驱动模块1的第一端之间。第二发光控制模块3耦接于驱动模块1的第二端与发光元件OLED之间。存储电容模块4耦接于驱动模块1的控制端与发光元件OLED之间。稳压模块5耦接于驱动模块1的第一端和控制端之间。数据加载模块6和初始化模块7均与驱动模块1的第二端耦接。重置模块8与发光元件OLED耦接。发光元件OLED与公共端Vss耦接。其中,第一发光控制模块2的控制端用于耦接第一使能信号线EM1。第二发光控制模块3的控制端用于耦接第二使能信号线EM2。数据加载模块6、初始化模块7以及重置模块8的控制端均用于耦接第一扫描信号线Scan1。稳压模块5的控制端用于耦接第二扫描信号线Scan2。数据加载模块6的控制端接收的信号为第一扫描信号线Scan1的延时第一扫描信号Scan1n。
本实施例中,像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块。通过初始化模块与数据加载模块的配合,能够对驱动模块进行复位与数据加载,从而在高低帧频繁切换时降低了闪屏的问题。由于采用了较少的模块即可降低频闪的问题,从而降低了电路结构的复杂度。
示例性地,驱动模块1、第一发光控制模块2、第二发光控制模块3、稳压模块5、数据加载模块6、初始化模块7和重置模块8中的晶体管均为N型晶体管。
一实施例中,如图4所示,驱动模块1包括驱动晶体管T1,第一发光控制模块2包括第一发光控制晶体管T2,第二发光控制模块3包括第二发光控制晶体管T3。第一发光控制晶体管T2的第一端与供电电源Vdd耦接,第二端与驱动晶体管T1的第一端耦接形成第一节点A1。第二发光控制晶体管T3的第一端与驱动晶体管T1的第二端耦接形成第二节点A2,第二端与发光元件OLED的阳极耦接形成第三节点A3。
本实施例中,通过驱动晶体管、第一发光控制晶体管和第二发光控制晶体管,能够使发光元件导通或关断。通过第一发光控制晶体管,能够在复位阶段调整驱动晶体管的第一端的电位,实现驱动晶体管的复位。同时,通过调整驱动晶体管的第一端的电位,进而改变驱动晶体管的控制端的电位,使发光元件的驱动电流不受驱动晶体管的阈值电压的影响从而提高了发光元件显示的效果。
一实施例中,存储电容模块4包括存储电容Cst。存储电容Cst的第一端与驱动晶体管T1的控制端耦接形成第四节点A4,第二端与第三节点A3耦接,用于调整驱动晶体管T1的控制端的电压。
本实施例中,通过存储电容的充电和放电,调整驱动晶体管的控制端的电位,使发光元件的驱动电流不受驱动晶体管的阈值电压的影响从而提高了发光元件显示的效果。
一实施例中,稳压模块5包括稳压晶体管T4。稳压晶体管T4耦接于第一节点A1和第四节点A4之间,用于控制存储电容Cst进行充电和放电。
本实施例中,通过稳压晶体管与驱动晶体管的栅极耦接,以改善低频驱动时因漏电流而带来的栅极电压的波动,使像素驱动电路适于实现低频驱动并降低像素驱动电路的功耗。
一实施例中,稳压晶体管T4为氧化铟镓锌薄膜晶体管。
本实施例中,由于氧化铟镓锌晶体管的迁移率低、漏电流小,当与驱动晶体管的栅极耦接后,能够改善低频驱动时因漏电流而带来的栅极电压的波动。通过稳定驱动晶体管的栅极电压,能够实现低频驱动,降低像素驱动电路的功耗。
一实施例中,数据加载模块6包括数据加载晶体管T5。数据加载晶体管T5的第一端用于与数据信号线Vdata耦接,第二端与第二节点A2耦接,用于向驱动晶体管T1提供数据电压。
本实施例中,通过数据加载晶体管,在阈值电压补偿阶段向驱动晶体管提供数据电压以调整驱动晶体管的栅极与第二端之间的电压,使发光元件的驱动电流不受驱动晶体管的阈值电压的影响从而提高了发光元件显示的效果。
一实施例中,初始化模块7包括初始化晶体管T6。初始化晶体管T6的第一端用于与初始化信号线DVH耦接,第二端与第三节点A3耦接,用于初始化驱动晶体管T1的第二端的电压。
本实施例中,通过初始化晶体管,在复位阶段将驱动晶体管的第二端进行初始化使驱动晶体管在复位阶段关断以调整驱动晶体管的控制端的电压来提高发光元件显示的效果。当初始化晶体管在数据加载晶体管导通前先进行初始化时,能够降低高低帧画面频繁切换时晶体管的迟滞问题和发光元件引起的闪屏问题。
一实施例中,重置模块8包括重置晶体管T7。重置晶体管T7的第一端用于与重置信号线Va耦接,第二端与第四节点A4耦接,用于重置发光元件OLED的阳极的电压。
本实施例中,通过重置晶体管,在复位阶段将发光元件的阳极进行电压重置,避免发光元件持续发光从而降低了显示功耗。
一实施例中,驱动晶体管T1、第一发光控制晶体管T2、第二发光控制晶体管T3、数据加载晶体管T5、初始化晶体管T6和重置晶体管T7为低温多晶硅薄膜晶体管。
本实施例中,由于低温多晶硅薄膜晶体管的成本低,采用低温多晶硅薄膜晶体管作为驱动晶体管、第一发光控制晶体管、第二发光控制晶体管、数据加载晶体管、初始化晶体管和重置晶体管,能够降低像素驱动电路的成本。
一实施例中,第一发光控制晶体管T2的控制端用于与第一使能信号线EM1耦接,第二发光控制晶体管T2的控制端用于与第二使能信号线EM2耦接。数据加载晶体管T5的控制端、初始化晶体管T6的控制端和重置晶体管T7的控制端均用于与第一扫描信号线Scan1耦接。稳压晶体管T4的控制端用于与第二扫描信号线Scan2耦接。其中,数据加载晶体管T5的控制端接收的信号为第一扫描信号线Scan1的延时第一扫描信号Scan1n。
本实施例中,通过四路信号线即可在降低了1个晶体管的情况下,驱动发光元件运行,从而降低了像素驱动电路的复杂度。
下面对像素驱动电路的工作原理做具体说明,如图4和图5所示,像素驱动电路包括驱动晶体管T1、第一发光控制晶体管T2、第二发光控制晶体管T3、稳压晶体管T4、数据加载晶体管T5、初始化晶体管T6、重置晶体管T7、发光元件OLED和存储电容Cst。第一发光控制晶体管T2耦接于驱动晶体管T1和供电电源Vdd之间。第二发光控制晶体管T3耦接于驱动晶体管T1和发光元件OLED的阳极之间。稳压晶体管T4耦接于驱动晶体管T1的第一端和控制端之间。数据加载晶体管T5耦接于数据信号线Vdata和驱动晶体管T1的第二端之间。初始化晶体管T6耦接于初始化信号线DVH和驱动晶体管T1的第二端之间。重置晶体管T7耦接于重置信号线Va和发光元件OLED的阳极之间。存储电容Cst耦接于驱动晶体管T1的控制端和发光元件OLED的阳极之间。发光元件OLED的阴极与公共端Vss耦接。第一发光控制晶体管T2的控制端与第一使能信号线EM1耦接,第二发光控制晶体管T2的控制端与第二使能信号线EM2耦接。数据加载晶体管T5的控制端、初始化晶体管T6的控制端和重置晶体管T7的控制端均与第一扫描信号线Scan1耦接。稳压晶体管T4的控制端与第二扫描信号线Scan2耦接。其中,数据加载晶体管T5的控制端接收的信号为第一扫描信号线Scan1的延时第一扫描信号Scan1n。VEM1为第一使能信号线EM1的电平信号。VEM2为第二使能信号线EM2的电平信号。VScan1为第一扫描信号线Scan1的电平信号。VScan1n为第一扫描信号线Scan1的延时电平信号。VScan2为第二扫描信号线Scan2的电平信号。
像素驱动电路在工作的过程中,包括复位阶段(t1阶段)、阈值电压补偿阶段(t2和t3阶段)和发光驱动阶段(t4阶段)。
t1阶段:VEM1、VScan1和VScan2为高电平信号,VEM2和VScan1n为低电平信号。第一发光控制晶体管T2、稳压晶体管T4、初始化晶体管T6和重置晶体管T7导通,驱动晶体管T1、第二发光控制晶体管T3和数据加载晶体管T5关断。初始化信号线DVH通过初始化晶体管T6对驱动晶体管T1的第二端进行电平初始化。供电电源Vdd通过第一发光控制晶体管T2和稳压晶体管T4对驱动晶体管T1的栅极和存储电容Cst的第一端进行电平初始化。重置信号线Va通过重置晶体管T7对发光元件OLED的阳极进行电平重置。此时,第四节点A4的电位为Vdd,第三节点A3的电位为Va。
t2阶段:VScan1n和VScan2为高电平信号,VEM1、VEM2和VScan1为低电平信号。开始时,驱动晶体管T1、稳压晶体管T4和数据加载晶体管T5导通,第一发光控制晶体管T2、第二发光控制晶体管T3、初始化晶体管T6和重置晶体管T7关断。存储电容Cst通过稳压晶体管T4和驱动晶体管T1放电,电位由Vdd下降至Vdata+Vth后,驱动晶体管T1关断。此时,第四节点A4的电位为Vdata+Vth,第三节点A3的电位为Va。
t3阶段:VScan1n和VEM2为高电平信号,VScan1、VScan2和VEM1为低电平信号。第二发光控制晶体管T3和数据加载晶体管T5导通,驱动晶体管T1、第一发光控制晶体管T2、稳压晶体管T4、初始化晶体管T6和重置晶体管T7关断。数据信号线Vdata通过数据加载晶体管T5和第二发光控制晶体管T3将存储电容Cst的第二端的电平设置为Vdata。由于存储电容Cst中的能量未发生变化,存储电容Cst的第一端的电平变为2Vdata+Vth-Va。此时,第四节点A4的电位为2Vdata+Vth-Va,第三节点A3的电位为Vdata,驱动晶体管T1的栅极和第二端之间的电压为Vdata+Vth-Va。
t4阶段:VEM1和VEM2为高电平信号,VScan1、VScan1n和VScan2为低电平信号。驱动晶体管T1、第一发光控制晶体管T2和第二发光控制晶体管T3导通,稳压晶体管T4、数据加载晶体管T5、初始化晶体管T6和重置晶体管T7关断,发光元件OLED发光。此时,发光元件OLED的驱动电流为:IOLED=k(Vdata-Va)2。因此,发光元件OLED的驱动电流不受驱动晶体管T1的阈值电压影响。示例性地,本征导电因子k=uCoxW/2L。其中,u为驱动晶体管T1的电子迁移率,Cox为单位面积栅氧化层电容,W为驱动晶体管T1的宽,L为驱动晶体管T1的长。
由于在数据信号线Vdata进行数据加载前,先通过初始化信号线DVH对驱动晶体管T1的第二端进行复位,通过供电电源Vdd对驱动晶体管T1的第一端和控制端进行复位以降低高低帧画面频繁切换时晶体管的迟滞问题和发光元件OLED引起的闪屏问题。
本公开一示例性实施例还提供一种显示面板。显示面板包括第一阵列基板上栅驱动集成电路、第二阵列基板上栅驱动集成电路、第三阵列基板上栅驱动集成电路、第四阵列基板上栅驱动集成电路和如上所述的像素驱动电路。第一阵列基板上栅驱动集成电路包括第一使能信号线。第二阵列基板上栅驱动集成电路包括第二使能信号线。第三阵列基板上栅驱动集成电路包括第一扫描信号线。第四阵列基板上栅驱动集成电路包括第二扫描信号线。
示例性地,显示面板还包括数据信号线、初始化信号线和重置信号线。
本实施例中,由于像素驱动电路中的模块数量少,电路结构简单,降低了显示面板的边框宽度。
本公开一示例性实施例还提供一种显示装置,显示装置包括如上所述的显示面板。
在一个示例性实施例中,提供了一种电子设备,电子设备例如为手机、笔记本电脑、平板电脑以及可穿戴设备等。电子设备包括如上所述的显示装置。
参考图6所示,电子设备400可以包括以下一个或多个组件:处理组件402,存储器404,电源组件406,多媒体组件408,音频组件410,输入/输出(I/O)的接口412,传感器组件414,以及通信组件416。
处理组件402通常控制电子设备400的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件402可以包括一个或多个处理器420来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件402可以包括一个或多个模块,便于处理组件402和其他组件之间的交互。例如,处理组件402可以包括多媒体模块,以方便多媒体组件408和处理组件402之间的交互。
存储器404被配置为存储各种类型的数据以支持在电子设备400的操作。这些数据的示例包括用于在电子设备400上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器404可以由任何类型的易失性或非易失性存储终端或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件406为电子设备400的各种组件提供电力。电源组件406可以包括电源管理***,一个或多个电源,及其他与为电子设备400生成、管理和分配电力相关联的组件。
多媒体组件408包括在电子设备400和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件408包括一个前置相机模组和/或后置相机模组。当电子设备400处于操作模式,如拍摄模式或视频模式时,前置相机模组和/或后置相机模组可以接收外部的多媒体数据。每个前置相机模组和后置相机模组可以是一个固定的光学透镜***或具有焦距和光学变焦能力。其中,屏幕包括如上所述的显示装置。通过显示装置中的像素驱动电路内初始化模块与数据加载模块在第一扫描信号线控制下的配合,能够对驱动模块进行复位与数据加载,从而在高低帧画面频繁切换时降低了闪屏的问题。由于采用了较少的模块即可降低频闪的问题,从而降低了像素驱动电路结构的复杂度。
音频组件410被配置为输出和/或输入音频信号。例如,音频组件410包括一个麦克风(MIC),当电子设备400处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器404或经由通信组件416发送。在一些实施例中,音频组件410还包括一个扬声器,用于输出音频信号。
I/O接口412为处理组件402和***接口模块之间提供接口,上述***接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件414包括一个或多个传感器,用于为电子设备400提供各个方面的状态评估。例如,传感器组件414可以检测到电子设备400的打开/关闭状态,组件的相对定位,例如组件为电子设备400的显示器和小键盘,传感器组件414还可以检测电子设备400或电子设备400一个组件的位置改变,用户与电子设备400接触的存在或不存在,电子设备400方位或加速/减速和电子设备400的温度变化。传感器组件414可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件414还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件414还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件416被配置为便于电子设备400和其他终端之间有线或无线方式的通信。电子设备400可以接入基于通信标准的无线网络,如WiFi、2G、3G、4G、5G或它们的组合。在一个示例性实施例中,通信组件416经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中,通信组件416还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,电子设备400可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理终端(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (12)
1.一种像素驱动电路,其特征在于,所述像素驱动电路包括发光元件、驱动模块、第一发光控制模块、第二发光控制模块、存储电容模块、稳压模块、数据加载模块、初始化模块和重置模块;
所述第一发光控制模块耦接于供电电源与所述驱动模块的第一端之间;
所述第二发光控制模块耦接于所述驱动模块的第二端与所述发光元件之间;
所述存储电容模块耦接于所述驱动模块的控制端与所述发光元件之间;
所述稳压模块耦接于所述驱动模块的第一端和所述驱动模块的控制端之间;
所述数据加载模块和所述初始化模块均与所述驱动模块的第二端耦接;
所述重置模块与所述发光元件耦接;
其中,所述第一发光控制模块的控制端用于耦接第一使能信号线;
所述第二发光控制模块的控制端用于耦接第二使能信号线;
所述数据加载模块、所述初始化模块以及所述重置模块的控制端均用于耦接第一扫描信号线;
所述稳压模块的控制端用于耦接第二扫描信号线。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述驱动模块、所述第一发光控制模块、所述第二发光控制模块、所述稳压模块、所述数据加载模块、所述初始化模块和所述重置模块中的晶体管均为N型晶体管。
3.根据权利要求1所述的像素驱动电路,其特征在于,所述驱动模块包括驱动晶体管;所述第一发光控制模块包括:
第一发光控制晶体管,所述第一发光控制晶体管的第一端与所述供电电源耦接,所述第一发光控制晶体管的第二端与所述驱动晶体管的第一端耦接形成第一节点。
4.根据权利要求3所述的像素驱动电路,其特征在于,所述第二发光控制模块包括:
第二发光控制晶体管,所述第二发光控制晶体管的第一端与所述驱动晶体管的第二端耦接形成第二节点,所述第二发光控制晶体管的第二端与所述发光元件的阳极耦接形成第三节点。
5.根据权利要求4所述的像素驱动电路,其特征在于,所述存储电容模块包括:
存储电容,所述存储电容的第一端与所述驱动晶体管的控制端耦接形成第四节点,所述存储电容的第二端与所述第三节点耦接,所述存储电容用于调整所述驱动晶体管的控制端的电压。
6.根据权利要求5所述的像素驱动电路,其特征在于,所述稳压模块包括:
稳压晶体管,所述稳压晶体管耦接于所述第一节点和所述第四节点之间,所述稳压晶体管用于控制所述存储电容进行充电和放电。
7.根据权利要求4所述的像素驱动电路,其特征在于,所述数据加载模块包括:
数据加载晶体管,所述数据加载晶体管的第一端用于与数据信号线耦接,所述数据加载晶体管的第二端与所述第二节点耦接,所述数据加载晶体管用于向所述驱动晶体管提供数据电压。
8.根据权利要求4所述的像素驱动电路,其特征在于,所述初始化模块包括:
初始化晶体管,所述初始化晶体管的第一端用于与初始化信号线耦接,所述初始化晶体管的第二端与所述第三节点耦接,所述初始化晶体管用于初始化所述驱动晶体管的第二端的电压。
9.根据权利要求5或6所述的像素驱动电路,其特征在于,所述重置模块包括:
重置晶体管,所述重置晶体管的第一端用于与重置信号线耦接,所述重置晶体管的第二端与所述第四节点耦接,所述重置晶体管用于重置所述发光元件的阳极的电压。
10.一种显示面板,其特征在于,所述显示面板包括:
第一阵列基板上栅驱动集成电路,所述第一阵列基板上栅驱动集成电路包括第一使能信号线;
第二阵列基板上栅驱动集成电路,所述第二阵列基板上栅驱动集成电路包括第二使能信号线;
第三阵列基板上栅驱动集成电路,所述第三阵列基板上栅驱动集成电路包括第一扫描信号线;
第四阵列基板上栅驱动集成电路,所述第四阵列基板上栅驱动集成电路包括第二扫描信号线;和,
如权利要求1至9任一项所述的像素驱动电路。
11.一种显示装置,其特征在于,包括如权利要求10所述的显示面板。
12.一种电子设备,其特征在于,包括如权利要求11所述的显示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320223164.5U CN219575140U (zh) | 2023-02-06 | 2023-02-06 | 像素驱动电路、显示面板、显示装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320223164.5U CN219575140U (zh) | 2023-02-06 | 2023-02-06 | 像素驱动电路、显示面板、显示装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219575140U true CN219575140U (zh) | 2023-08-22 |
Family
ID=87662119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320223164.5U Active CN219575140U (zh) | 2023-02-06 | 2023-02-06 | 像素驱动电路、显示面板、显示装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219575140U (zh) |
-
2023
- 2023-02-06 CN CN202320223164.5U patent/CN219575140U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11393373B2 (en) | Gate drive circuit and drive method thereof, display device and control method thereof | |
CN107908310B (zh) | 像素电路及其驱动方法、显示装置 | |
CN105185304B (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
US11195463B2 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
WO2016161866A1 (zh) | 像素电路及其驱动方法、显示装置 | |
WO2016074418A1 (zh) | 一种像素电路、驱动方法和显示装置 | |
CN110164375B (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
WO2020107830A1 (zh) | 像素电路及显示装置 | |
CN114270430B (zh) | 像素电路、其驱动方法及显示装置 | |
US7002536B2 (en) | Display device and electronic apparatus including the same | |
CN112116893A (zh) | 一种像素驱动电路及其控制方法、显示面板 | |
CN113593475A (zh) | 像素电路、驱动方法和显示装置 | |
CN219575140U (zh) | 像素驱动电路、显示面板、显示装置及电子设备 | |
US10679580B2 (en) | Pixel circuit, driving method thereof and display panel | |
CN109166523B (zh) | Oled显示方法及装置 | |
CN220020582U (zh) | 像素电路、显示面板及电子设备 | |
CN207409242U (zh) | 栅极驱动电路、电子设备 | |
CN107622755B (zh) | 栅极驱动电路及其驱动方法、电子设备 | |
CN110473497B (zh) | 像素电路及其驱动方法、显示面板 | |
WO2023151194A1 (zh) | 像素单元电路、显示面板、像素单元的补偿方法及装置 | |
CN113077761A (zh) | 像素电路、像素驱动方法和显示装置 | |
CN117789651A (zh) | 补偿电路、像素电路及显示装置 | |
CN116612717A (zh) | 显示屏的驱动电路、显示屏及电子设备 | |
WO2023220890A1 (zh) | 显示驱动电路、显示驱动方法、显示设备和存储介质 | |
CN114822416B (zh) | 驱动方法、驱动装置、终端设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |