CN114755865A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114755865A
CN114755865A CN202210410757.2A CN202210410757A CN114755865A CN 114755865 A CN114755865 A CN 114755865A CN 202210410757 A CN202210410757 A CN 202210410757A CN 114755865 A CN114755865 A CN 114755865A
Authority
CN
China
Prior art keywords
auxiliary
thin film
segment
film transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210410757.2A
Other languages
English (en)
Inventor
邓帅雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210410757.2A priority Critical patent/CN114755865A/zh
Publication of CN114755865A publication Critical patent/CN114755865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示面板及显示装置，该显示面板的辅子像素包括辅像素驱动电路和辅像素电极，所述辅像素驱动电路包括辅像素驱动模块和分压薄膜晶体管，分压薄膜晶体管的源极和漏极分别电性连接于辅像素电极和对应的数据屏蔽线之间，分压薄膜晶体管的栅极电性连接于对应的扫描线。本发明实施例通过将数据屏蔽线与分压薄膜晶体管电性连接实现分压功能，基于此，显示面板不需要额外设置分压线即可把对应像素电极的一部分电压抽走，使辅子像素与主子像素的液晶偏转角度不一致，进而也不需要将分压线设置在子像素的中间，增大了显示区域，提升了像素开口率。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
目前TFT-LCD(Thin Film Transistor Liquid Crystal Display)行业快速发展，开发了许多新技术，例如3T plus技术，将原本完整的子像素(pixel)分成主子像素(mainpixel)和辅子像素(sub pixel)，辅子像素通过分压线(sharebar)把对应像素电极的一部分电压抽走，使辅子像素与主子像素的液晶偏转角度不一致，实现了8domain广视角。
但是，为了降低分压性和数据线之间的信号干扰，当前技术将分压线设置在子像素的中间，会使显示区域变小，减小像素开口率。
因此，现有显示面板像素结构存在因为分压线导致像素开口率低的技术问题，需要改进。
发明内容
本发明提供一种显示面板及显示装置，以缓解现有显示面板像素结构存在的因为分压线导致像素开口率低的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种显示面板，包括：
多个数据线，沿第一方向延伸；
多个扫描线，沿第二方向延伸并与多个所述数据线围成多个像素区域，所述第二方向与所述第一方向交叉；
多个数据屏蔽线，至少一所述数据屏蔽线位于对应的所述数据线上并与所述数据线至少部分重叠；
多个像素单元，设置于多个所述像素区域内，至少一所述像素单元包括主子像素和辅子像素，所述主子像素包括主像素驱动电路和主像素电极，所述主像素驱动电路包括主像素驱动模块，所述主像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述主像素电极之间，所述主像素驱动模块的控制端电性连接于对应的所述扫描线；所述辅子像素包括辅像素驱动电路和辅像素电极，所述辅像素驱动电路包括辅像素驱动模块和分压薄膜晶体管，所述辅像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述辅像素电极之间，所述辅像素驱动模块的控制端电性连接于对应的所述扫描线，所述分压薄膜晶体管的源极和漏极分别电性连接于所述辅像素电极和对应的所述数据屏蔽线之间，所述分压薄膜晶体管的栅极电性连接于对应的所述扫描线。
在本发明实施例提供的显示面板中，至少一所述数据屏蔽线包括屏蔽部和连接部，所述屏蔽部沿所述第一方向延伸并与对应的所述数据线至少部分重叠，所述连接部自所述屏蔽部的侧部沿远离所述屏蔽部的方向延伸，所述连接部电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个。
在本发明实施例提供的显示面板中，至少一所述数据屏蔽线的所述连接部包括第一段、第二段和第三段，所述第一段自所述屏蔽部的侧部沿远离所述屏蔽部的方向延伸，所述第二段自所述第一段的远离所述屏蔽部的端部沿远离所述第一段的方向延伸，所述第三段自所述第二段的远离所述第一段的端部沿远离所述第一段的方向延伸，所述第三段电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个。
在本发明实施例提供的显示面板中，所述第三段包括第二子段和自所述第二子段的相对两侧延伸出的第一子段和第三子段，所述第二子段通过第一过孔电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个，所述第一子段连接于所述第二子段和所述第二段之间，所述第二子段的宽度大于所述第一子段和所述第三子段的宽度。
在本发明实施例提供的显示面板中，所述第三子段连接于所述第二子段和相邻的所述数据屏蔽线的所述屏蔽部之间。
在本发明实施例提供的显示面板中，所述辅像素电极包括垫部，所述垫部通过第二过孔电性连接于所述辅像素驱动模块的输出端，所述第一过孔的直径小于所述第二过孔的直径。
在本发明实施例提供的显示面板中，由所述第一过孔指向所述第二过孔的方向平行于所述第一方向。
在本发明实施例提供的显示面板中，至少一所述数据屏蔽线与所述主像素电极和所述辅像素电极同层设置且材料相同。
在本发明实施例提供的显示面板中，所述主像素驱动模块包括主薄膜晶体管，所述主像素驱动模块的所述输入端和所述输出端包括所述主薄膜晶体管的源极和漏极，所述主像素驱动模块的所述控制端包括所述主薄膜晶体管的栅极；所述辅像素驱动模块包括辅薄膜晶体管，所述辅像素驱动模块的所述输入端和所述输出端包括所述辅薄膜晶体管的源极和漏极，所述辅像素驱动模块的所述控制端包括所述辅薄膜晶体管的栅极；所述主薄膜晶体管、所述辅薄膜晶体管和所述分压薄膜晶体管电性连接于同一所述扫描线，所述主薄膜晶体管和所述辅薄膜晶体管电性连接于同一所述数据线。
进一步的，本发明实施例还提供一种显示装置，包括上述任一项实施例所述的显示面板。
本发明的有益效果为：本发明提供一种显示面板及显示装置，该显示面板包括多个沿第一方向延伸的数据线，多个沿第二方向延伸的扫描线，多个数据屏蔽线和多个像素单元，多个扫描线与多个所述数据线围成多个像素区域，所述第二方向与所述第一方向交叉，至少一所述数据屏蔽线位于对应的所述数据线上并与所述数据线至少部分重叠；所述多个像素单元设置于多个所述像素区域内，至少一所述像素单元包括主子像素和辅子像素，所述主子像素包括主像素驱动电路和主像素电极，所述主像素驱动电路包括主像素驱动模块，所述主像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述主像素电极之间，所述主像素驱动模块的控制端电性连接于对应的所述扫描线；所述辅子像素包括辅像素驱动电路和辅像素电极，所述辅像素驱动电路包括辅像素驱动模块和分压薄膜晶体管，所述辅像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述辅像素电极之间，所述辅像素驱动模块的控制端电性连接于对应的所述扫描线，所述分压薄膜晶体管的源极和漏极分别电性连接于所述辅像素电极和对应的所述数据屏蔽线之间，所述分压薄膜晶体管的栅极电性连接于对应的所述扫描线。本发明实施例通过将数据屏蔽线与分压薄膜晶体管电性连接实现分压功能，基于此，显示面板不需要额外设置分压线即可把对应像素电极的一部分电压抽走，使辅子像素与主子像素的液晶偏转角度不一致，进而也不需要将分压线设置在子像素的中间，增大了显示区域，提升了像素开口率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的像素驱动电路的一种示意图；
图2为本发明实施例提供的显示面板的一种膜层设计示意图；
图3为图2中晶体管T3的一种剖面示意图；
图4为图3中第一金属层m2的一种设计示意图；
图5为图3中第二金属层m5/m6的一种设计示意图；
图6为图3中像素电极层m8的一种设计示意图；
图7为图3中各膜层的一种对比设计示意图。
图6是本申请实施例提供的。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
针对现有显示面板像素结构存在因为分压线导致像素开口率低的技术问题，本发明实施例可以得以解决。
图1为本发明实施例提供的像素驱动电路的一种示意图，图2为本发明实施例提供的显示面板的一种膜层设计示意图，图3为图2中晶体管T3的一种剖面示意图；现结合图1至图3对本申请实施例进行详细说明。
为了解决上述问题，本申请提供了一种像素单元，如图1至图3所示，本申请实施例提供的像素单元至少包括：
像素电极(包括图1以及图2中的ITO1和ITO2)、扫描线Gate、数据线Data、以及数据屏蔽线DBS；所述像素电极包括分离设置的主像素电极ITO1和辅像素电极ITO2；
所述像素单元还包括主薄膜晶体管T1、辅薄膜晶体管T2和分压薄膜晶体管T3；所述主薄膜晶体管T1分别连接所述数据线Data、所述扫描线Gate、以及所述主像素电极ITO1；所述辅薄膜晶体管T2分别连接所述数据线Data、所述扫描线Gate、以及所述辅像素电极ITO2；所述分压薄膜晶体管T3分别连接所述辅像素电极ITO2、所述扫描线Gate、以及所述数据屏蔽线DBS；所述数据屏蔽线DBS与所述像素电极同层设置。
在本申请实施例中，数据屏蔽线可以加载与公共电极相同的电压，使得数据线上方的液晶两侧的电压差为0，可以改善数据线上方的漏光现象。
本实施例提供了一种像素单元，该像素单元通过将数据屏蔽线与分压薄膜晶体管电性连接实现分压功能，基于此，显示面板不需要额外设置分压线即可把对应像素电极的一部分电压抽走，使辅子像素与主子像素的液晶偏转角度不一致，进而也不需要将分压线设置在子像素的中间，增大了显示区域，提升了像素开口率。
在一种实施例中，如图2所示，所述数据屏蔽线DBS围绕所述像素电极(主像素电极ITO1和辅像素电极ITO2)的边缘设置；本实施例将数据屏蔽线DBS与像素电极同层设置可以简化面板的膜层结构。
在一种实施例中，如图6所示，所述数据屏蔽线DBS包括设置与所述信号线上方的屏蔽部D1、以及连接相邻屏蔽部D1的连接部D2，连接部D2位于所述主像素电极ITO1和所述辅像素电极ITO2之间；所述分压薄膜晶体管T3与所述连接部D2电连接。
在一种实施例中，如图2所示，所述主薄膜晶体管T1、所述辅薄膜晶体管T2和所述分压薄膜晶体管T3位于所述主像素电极ITO1和所述辅像素电极ITO2之间。
在一种实施例中，如图3以及图5所示，所述分压薄膜晶体管T3包括与所述数据线同层设置的信号电极(源极或者漏极中的一个)；如图2所示，所述数据屏蔽线DBS通过过孔H1与所述信号电极电连接。
在一种实施例中，所述分压薄膜晶体管包括有源图案，所述数据屏蔽线通过过孔与所述有源图案的一段电连接。本实施例可以降低连接区域内的膜层厚度。
在一种实施例中，如图2所示，所述扫描线Gate位于所述主像素电极ITO1和所述辅像素电极ITO2之间；如图3所示，所述有源图案m4设置在所述扫描线Gate(第一金属层m2)与所述像素电极(像素电极层m8)之间。
在一种实施例中，如图5所示，在第二金属层m5/m6中，所述像素单元还包括与所述数据线Data同层设置的源极m6、漏极m5以及源漏极连接线mLj；如图7所示，在俯视视角下，所述源极m6、所述漏极m5以及所述源漏极连接线mLj与所述像素电极间隔设置。
在一种实施例中，如图4所示，在第一金属层m2中，所述像素单元还包括与所述扫描线Gate同层设置的阵列基板侧主公共电极Acom1和阵列基板侧辅公共电极Acom2；如图7所示，在俯视视角下，每一所述阵列基板侧主公共电极Acom1和对应的所述主像素电极ITO1间隔设置，每一所述阵列基板侧子公共电极Acom2和对应的所述辅像素电极ITO2间隔设置。
同样的，在其他实施例中，本申请提供一种阵列基板，其包括上述任一实施例所述的像素单元。
为了便于下文说明，结合图3对本申请涉及的显示面板的膜层结构进行说明。
如图3所示，本申请提供的显示面板包括：衬底m1、第一金属层m2、栅极绝缘层m3、有源层m4、第二金属层m5/m6、平坦化层m7以及像素电极层m8；在晶体管T3所在区域，像素电极层m8所形成的数据屏蔽线DBS与晶体管的漏极m5电性连接。
需要知悉的是，本申请涉及的第一金属层m2、第二金属层m5/m6、像素电极层m8仅仅是示意性的表述，可以是任意具备相同效果的膜层；例如第一金属层m2和第二金属层m5/m6可以是铜层或者钛铝钛合金层，像素电极层m8可以是ITO材料或者IGZO等任意透明导电材料形成的膜层。
为了解决上述问题，本申请提供了一种显示面板。图2为本发明实施例提供的显示面板的一种膜层设计示意图，图3为图2中晶体管T3的一种剖面示意图，图4为图3中第一金属层m2的一种设计示意图，图5为图3中第二金属层m5/m6的一种设计示意图，图6为图3中像素电极层m8的一种设计示意图，图7为图3中各膜层的一种对比设计示意图。如图2至图7所示，本申请实施例提供的显示面板包括：
多个数据线Data，沿第一方向延伸(如图5中的竖直方向)；
多个扫描线Gate，沿第二方向延伸(如图4中的水平方向)，如图2所示，多个扫描线Gate并与多个所述数据线Data围成多个像素区域，所述第二方向与所述第一方向交叉；
多个数据屏蔽线DBS，如图2所示，至少一所述数据屏蔽线DBS位于对应的所述数据线Data上并与所述数据线Data至少部分重叠；
多个像素单元，设置于多个所述像素区域内，至少一所述像素单元包括主子像素和辅子像素，所述主子像素包括主像素驱动电路(例如图2中的晶体管T1)和主像素电极ITO1，所述主像素驱动电路包括主像素驱动模块，所述主像素驱动模块(例如图2中的晶体管T1)的输入端和输出端电性连接于对应的所述数据线Data和所述主像素电极ITO1之间，所述主像素驱动模块的控制端电性连接于对应的所述扫描线Gate；所述辅子像素包括辅像素驱动电路和辅像素电极ITO2，所述辅像素驱动电路包括辅像素驱动模块(例如图2中的晶体管T2)和分压薄膜晶体管T3，所述辅像素驱动模块(例如图2中的晶体管T2)的输入端和输出端电性连接于对应的所述数据线Data和所述辅像素电极ITO2之间，所述辅像素驱动模块的控制端电性连接于对应的所述扫描线Gate，所述分压薄膜晶体管T3的源极和漏极分别电性连接于所述辅像素电极ITO2和对应的所述数据屏蔽线DBS之间，所述分压薄膜晶体管的栅极电性连接于对应的所述扫描线Gate。
在一种实施例中，如图6所示，在像素电极层m8中，至少一所述数据屏蔽线DBS包括屏蔽部D1和连接部D2，所述屏蔽部D1沿所述第一方向延伸并与对应的所述数据线Data至少部分重叠，所述连接部D2自所述屏蔽部D1的侧部沿远离所述屏蔽部D1的方向延伸；如图2所示，所述连接部D2电性连接于所述分压薄膜晶体管T3的所述源极和所述漏极中的一个。
在一种实施例中，如图6所示，在像素电极层m8中，至少一所述数据屏蔽线的所述连接部D2包括第一段31、第二段32和第三段33，所述第一段31自所述屏蔽部D1的侧部沿远离所述屏蔽部D1的方向延伸，所述第二段32自所述第一段31的远离所述屏蔽部D1的端部沿远离所述第一段31的方向延伸，所述第三段33自所述第二段32的远离所述第一段31的端部沿远离所述第一段31的方向延伸，所述第三段33电性连接于所述分压薄膜晶体管T3的所述源极和所述漏极中的一个。
在一种实施例中，如图6所示，在像素电极层m8中，所述第三段33包括第二子段332和自所述第二子段332的相对两侧延伸出的第一子段331和第三子段333，所述第二子段332通过第一过孔H1电性连接于所述分压薄膜晶体管T3的所述源极和所述漏极中的一个，所述第一子段331连接于所述第二子段332和所述第二段32之间，所述第二子段332的宽度大于所述第一子段331和所述第三子段333的宽度。
在一种实施例中，如图6所示，在像素电极层m8中，所述第三子段333连接于所述第二子段332和相邻的所述数据屏蔽线的所述屏蔽部D1之间。
在一种实施例中，如图2以及图6所示，在像素电极层m8中，所述主像素电极ITO1包括主垫部b1，所述垫部(即主垫部b1)通过第三过孔H3电性连接于所述主像素驱动模块(例如图2中的晶体管T1)的输出端，所述第一过孔H1的直径小于所述第三过孔H3的直径。
在一种实施例中，如图2以及图6所示，在像素电极层m8中，所述辅像素电极ITO2包括辅垫部b2，所述垫部(即辅垫部b2)通过第二过孔H2电性连接于所述辅像素驱动模块(例如图2中的晶体管T2)的输出端，所述第一过孔H1的直径小于所述第二过孔H2的直径。
在一种实施例中，如图2所示，在像素电极层m8中，由所述第一过孔H1指向所述第二过孔H2的方向平行于所述第一方向(即数据线Data所在的方向)。
在一种实施例中，如图6所示，至少一所述数据屏蔽线与所述主像素电极和所述辅像素电极同层设置且材料相同。
在一种实施例中，图2中各膜层的形状设计图如图7所示，相互配合形成图1所示的像素单元。
在一种实施例中，如图1以及图2所示，所述主像素驱动模块包括主薄膜晶体管T1，所述主像素驱动模块的所述输入端和所述输出端包括所述主薄膜晶体管T1的源极和漏极，所述主像素驱动模块的所述控制端包括所述主薄膜晶体管T1的栅极；所述辅像素驱动模块包括辅薄膜晶体管T2，所述辅像素驱动模块的所述输入端和所述输出端包括所述辅薄膜晶体管T2的源极和漏极，所述辅像素驱动模块的所述控制端包括所述辅薄膜晶体管T2的栅极；所述主薄膜晶体管T1、所述辅薄膜晶体管T2和所述分压薄膜晶体管T3电性连接于同一所述扫描线Gate，所述主薄膜晶体管T1和所述辅薄膜晶体管T2电性连接于同一所述数据线Data。
相应的，本发明实施例还提供了一种显示装置，该显示装置包括本发明提供的显示面板。该显示装置是具有显示功能的电子终端，可以是固定终端如台式电脑、电视机，可以是移动终端如智能手机、平板电脑，也可以是可穿戴式设备，如智能眼镜、虚拟显示设备、增强显示设备等。
根据上述实施例可知：
本发明提供一种显示面板及显示装置，该显示面板包括多个沿第一方向延伸的数据线，多个沿第二方向延伸的扫描线，多个数据屏蔽线和多个像素单元，多个扫描线与多个所述数据线围成多个像素区域，所述第二方向与所述第一方向交叉，至少一所述数据屏蔽线位于对应的所述数据线上并与所述数据线至少部分重叠；所述多个像素单元设置于多个所述像素区域内，至少一所述像素单元包括主子像素和辅子像素，所述主子像素包括主像素驱动电路和主像素电极，所述主像素驱动电路包括主像素驱动模块，所述主像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述主像素电极之间，所述主像素驱动模块的控制端电性连接于对应的所述扫描线；所述辅子像素包括辅像素驱动电路和辅像素电极，所述辅像素驱动电路包括辅像素驱动模块和分压薄膜晶体管，所述辅像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述辅像素电极之间，所述辅像素驱动模块的控制端电性连接于对应的所述扫描线，所述分压薄膜晶体管的源极和漏极分别电性连接于所述辅像素电极和对应的所述数据屏蔽线之间，所述分压薄膜晶体管的栅极电性连接于对应的所述扫描线。本发明实施例通过将数据屏蔽线与分压薄膜晶体管电性连接实现分压功能，基于此，显示面板不需要额外设置分压线即可把对应像素电极的一部分电压抽走，使辅子像素与主子像素的液晶偏转角度不一致，进而也不需要将分压线设置在子像素的中间，增大了显示区域，提升了像素开口率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示面板，其特征在于，包括：
多个数据线，沿第一方向延伸；
多个扫描线，沿第二方向延伸并与多个所述数据线围成多个像素区域，所述第二方向与所述第一方向交叉；
多个数据屏蔽线，至少一所述数据屏蔽线位于对应的所述数据线上并与所述数据线至少部分重叠；
多个像素单元，设置于多个所述像素区域内，至少一所述像素单元包括主子像素和辅子像素，所述主子像素包括主像素驱动电路和主像素电极，所述主像素驱动电路包括主像素驱动模块，所述主像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述主像素电极之间，所述主像素驱动模块的控制端电性连接于对应的所述扫描线；所述辅子像素包括辅像素驱动电路和辅像素电极，所述辅像素驱动电路包括辅像素驱动模块和分压薄膜晶体管，所述辅像素驱动模块的输入端和输出端电性连接于对应的所述数据线和所述辅像素电极之间，所述辅像素驱动模块的控制端电性连接于对应的所述扫描线，所述分压薄膜晶体管的源极和漏极分别电性连接于所述辅像素电极和对应的所述数据屏蔽线之间，所述分压薄膜晶体管的栅极电性连接于对应的所述扫描线。
2.根据权利要求1所述的显示面板，其特征在于，至少一所述数据屏蔽线包括屏蔽部和连接部，所述屏蔽部沿所述第一方向延伸并与对应的所述数据线至少部分重叠，所述连接部自所述屏蔽部的侧部沿远离所述屏蔽部的方向延伸，所述连接部电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个。
3.根据权利要求2所述的显示面板，其特征在于，至少一所述数据屏蔽线的所述连接部包括第一段、第二段和第三段，所述第一段自所述屏蔽部的侧部沿远离所述屏蔽部的方向延伸，所述第二段自所述第一段的远离所述屏蔽部的端部沿远离所述第一段的方向延伸，所述第三段自所述第二段的远离所述第一段的端部沿远离所述第一段的方向延伸，所述第三段电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个。
4.根据权利要求3所述的显示面板，其特征在于，所述第三段包括第二子段和自所述第二子段的相对两侧延伸出的第一子段和第三子段，所述第二子段通过第一过孔电性连接于所述分压薄膜晶体管的所述源极和所述漏极中的一个，所述第一子段连接于所述第二子段和所述第二段之间，所述第二子段的宽度大于所述第一子段和所述第三子段的宽度。
5.根据权利要求4所述的显示面板，其特征在于，所述第三子段连接于所述第二子段和相邻的所述数据屏蔽线的所述屏蔽部之间。
6.根据权利要求4所述的显示面板，其特征在于，所述辅像素电极包括垫部，所述垫部通过第二过孔电性连接于所述辅像素驱动模块的输出端，所述第一过孔的直径小于所述第二过孔的直径。
7.根据权利要求6所述的显示面板，其特征在于，由所述第一过孔指向所述第二过孔的方向平行于所述第一方向。
8.根据权利要求1所述的显示面板，其特征在于，至少一所述数据屏蔽线与所述主像素电极和所述辅像素电极同层设置且材料相同。
9.根据权利要求1所述的显示面板，其特征在于，所述主像素驱动模块包括主薄膜晶体管，所述主像素驱动模块的所述输入端和所述输出端包括所述主薄膜晶体管的源极和漏极，所述主像素驱动模块的所述控制端包括所述主薄膜晶体管的栅极；所述辅像素驱动模块包括辅薄膜晶体管，所述辅像素驱动模块的所述输入端和所述输出端包括所述辅薄膜晶体管的源极和漏极，所述辅像素驱动模块的所述控制端包括所述辅薄膜晶体管的栅极；所述主薄膜晶体管、所述辅薄膜晶体管和所述分压薄膜晶体管电性连接于同一所述扫描线，所述主薄膜晶体管和所述辅薄膜晶体管电性连接于同一所述数据线。
10.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的显示面板。
CN202210410757.2A 2022-04-19 2022-04-19 显示面板及显示装置 Pending CN114755865A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210410757.2A CN114755865A (zh) 2022-04-19 2022-04-19 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210410757.2A CN114755865A (zh) 2022-04-19 2022-04-19 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114755865A true CN114755865A (zh) 2022-07-15

Family

ID=82331654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210410757.2A Pending CN114755865A (zh) 2022-04-19 2022-04-19 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114755865A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106950768A (zh) * 2017-03-03 2017-07-14 深圳市华星光电技术有限公司 像素单元及其驱动方法
CN109298574A (zh) * 2018-11-20 2019-02-01 深圳市华星光电技术有限公司 一种阵列基板和显示面板
CN110082970A (zh) * 2019-04-09 2019-08-02 深圳市华星光电技术有限公司 液晶显示面板及显示装置
CN110703515A (zh) * 2019-09-29 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110931512A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111090199A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板
CN111427210A (zh) * 2020-04-10 2020-07-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN111580317A (zh) * 2020-05-22 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板
CN113311624A (zh) * 2021-04-06 2021-08-27 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN114236925A (zh) * 2021-12-14 2022-03-25 苏州华星光电技术有限公司 阵列基板及液晶显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106950768A (zh) * 2017-03-03 2017-07-14 深圳市华星光电技术有限公司 像素单元及其驱动方法
CN109298574A (zh) * 2018-11-20 2019-02-01 深圳市华星光电技术有限公司 一种阵列基板和显示面板
CN110082970A (zh) * 2019-04-09 2019-08-02 深圳市华星光电技术有限公司 液晶显示面板及显示装置
CN110703515A (zh) * 2019-09-29 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110931512A (zh) * 2019-11-27 2020-03-27 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111090199A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板
CN111427210A (zh) * 2020-04-10 2020-07-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN111580317A (zh) * 2020-05-22 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板
CN113311624A (zh) * 2021-04-06 2021-08-27 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN114236925A (zh) * 2021-12-14 2022-03-25 苏州华星光电技术有限公司 阵列基板及液晶显示面板

Similar Documents

Publication Publication Date Title
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN111338144B (zh) 显示面板及显示装置
CN106775124B (zh) 一种触控显示面板及显示装置
US20230107895A1 (en) Array substrate and display panel
US12013618B2 (en) Array substrate and display device
US10658394B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US11378849B2 (en) Array substrate and display panel
US11929371B2 (en) Array substrate, display panel and display apparatus
JP2010134294A5 (zh)
CN113196155A (zh) 阵列基板、显示装置
CN111580316A (zh) 显示面板及电子装置
CN113109972A (zh) 阵列基板、显示面板及显示装置
CN108490705B (zh) 阵列基板、液晶显示面板与显示装置
CN112764281B (zh) 一种阵列基板及显示面板
US20230384641A1 (en) Array substrate and display panel
CN109752892B (zh) 一种液晶显示面板及显示装置
US11990482B2 (en) Array substrate and electronic device
CN113448130B (zh) 阵列基板及显示面板
CN110716356A (zh) 具有共用电极层间隙图案设计的显示装置
CN114755865A (zh) 显示面板及显示装置
CN112859466A (zh) 显示基板和显示面板
US20240210771A1 (en) Array substrate and liquid crystal display panel
CN220105485U (zh) 一种阵列基板及显示面板
CN216083350U (zh) 阵列基板、显示面板及显示装置
JP5034434B2 (ja) 電気光学装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination