CN114740941A - 带隙基准电路、集成电路和电子设备 - Google Patents

带隙基准电路、集成电路和电子设备 Download PDF

Info

Publication number
CN114740941A
CN114740941A CN202210481095.8A CN202210481095A CN114740941A CN 114740941 A CN114740941 A CN 114740941A CN 202210481095 A CN202210481095 A CN 202210481095A CN 114740941 A CN114740941 A CN 114740941A
Authority
CN
China
Prior art keywords
voltage
resistor
circuit
bandgap reference
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210481095.8A
Other languages
English (en)
Other versions
CN114740941B (zh
Inventor
杜宇恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN202210481095.8A priority Critical patent/CN114740941B/zh
Publication of CN114740941A publication Critical patent/CN114740941A/zh
Priority to PCT/CN2023/092190 priority patent/WO2023213287A1/zh
Application granted granted Critical
Publication of CN114740941B publication Critical patent/CN114740941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请提供一种带隙基准电路、集成电路和电子设备，本申请的带隙基准电路包括：带隙基准模块，所述带隙基准模块用于输出带隙基准电压，所述带隙基准电压的温漂系数小于或等于温漂阈值；以及校准模块，所述校准模块用于调整所述带隙基准电压的电压值。本申请在带隙基准源外部对带隙基准电压的电压值进行校准，带隙基准源只需要对输出电压的温漂系数进行调整，使得输出电压的温漂系数较小，电压值由外部的校准电路校准，相对于常见的在带隙基准源内部对带隙基准电压的电压值进行校准，难以兼顾电压值校准的准确性和温漂系数的方法，校准得到的电压既准确且温度漂移系数更小。

Description

带隙基准电路、集成电路和电子设备
技术领域
本申请涉及电子电路技术领域，尤其涉及带隙基准电路、集成电路和电子设备。
背景技术
带隙基准电压源是集成电路中的基本组成电路之一，带隙基准电压源能为其他电路提供一个对工作温度、电源电压以及电路负载不敏感的精确参考电压。与芯片外置电源相比，带隙基准电压源的精确度及稳定性更佳，而且能有效减少电路面积，因此其在数据转换器、电源管理电路、储存器等集成电路***中均得到了广泛的应用。
在实际应用中的初始状态下，带隙基准电压源输出的基准电压会有一定的偏差，因而需要对带隙基准电压源进行校准。校准需要对带隙基准电压源内部的电阻网络进行调整，调整电阻网络会影响到带隙基准电压源的温漂系数，若温漂系数发生较大变化会对基准电压源在不同温度下输出的基准电压的准确度造成较大影响。如何减小校准对基准电压源的温漂系数的影响，是本领域内待解决的技术问题之一。
发明内容
有鉴于此，本申请示例性实施例提供了带隙基准电路、集成电路和电子设备，能够有效减小校准对的温漂系数的影响。
根据本申请的一方面，提供了一种带隙基准电路，带隙基准电路包括带隙基准模块以及校准模块，带隙基准模块用于输出带隙基准电压，带隙基准电压的温漂系数小于或等于温漂阈值；校准模块用于根据带隙基准电压生成基准电流根据基准电流调整带隙基准电压的电压值；其中，基准电流的电流值可调。
在一些实施方式中，校准模块包括基准电流单元以及电压抬升单元，基准电流单元用于根据带隙基准电压生成基准电流，基准电流的电流值可调；电压抬升单元用于根据基准电流调整带隙基准电压的电压值。
在一些实施方式中，基准电流单元包括第一电阻网络，第一电阻网络的电阻值可调，第一电阻网络的一端与带隙基准模块的第一端口连接，第一电阻网络的另一端与带隙基准模块的第二端口连接，其中第一端口为带隙基准模块的输出端；电压抬升单元包括第一电阻，第一电阻的第一端与第二端口连接，第一电阻的第二端接地。
在一些实施方式中，带隙基准模块包括正温系数生成单元、负温系数生成单元以及校准单元，正温系数生成单元用于生成正温系数电压；负温系数生成单元与正温系数生成单元连接，且用于生成负温系数电压；校准单元与正温系数生成单元连接，且用于调整正温系数电压的电压值。
在一些实施方式中，校准单元包括第二电阻网络，第二电阻网络的电阻可调，第二电阻网络的第一端与带隙基准模块的第一端口连接，第二电阻网络的第二端与正温系数生成单元连接。
在一些实施方式中，正温系数生成单元包括第一三极管电路、第二电阻、第三电阻以及比较电路；第一三级管电路的第一端连接于第一电阻的第一端，第一三级管电路的第二端连接于第二电阻的第一端，第二电阻的第二端连接于第二电阻网络的第一端，第二电阻网络的第二端连接于第三电阻的第一端，第三电阻的第二端连接于比较电路的第一输入端，第二电阻的第二端还连接于比较电路的第二输入端。
在一些实施方式中，负温系数生成单元包括第二三极管电路，第二三极管电路的第一端连接于第一电阻的第一端，第二三极管电路的第二端连接于比较电路的第一输入端。
在一些实施方式中，第一电阻网络对带隙基准电压进行调整的最小电压调节量小于第二电阻网络对带隙基准电压进行调整的最小电压调节量。
根据本申请的另一方面，提供了一种集成电路，包括上述任一项的带隙基准电路。
根据本申请的另一方面，提供了一种电子设备，包括设备主体以及设于设备主体内的如上述集成电路。
本申请示例性实施例中提供的一个或多个技术方案，包括带隙基准模块以及校准模块，该校准模块根据带隙基准模块输出的带隙基准电压生成基准电流，并根据基准电流调整带隙基准电压的电压值，基准电流的电流值可调。本申请的带隙基准电路通过带隙基准模块调整带隙基准电压的温漂系数，使得带隙基准电压的温漂系数较小，并通过校准模块在带隙基准模块外部通过可调的基准电流对带隙基准电压的电压值进行校准，从而有效减小校准对带隙基准电压温漂系数的影响。本申请相对于常见的在带隙基准模块内部对带隙基准电压的电压值进行校准而难以兼顾电压值校准的准确性和温漂系数的方法，其校准得到的电压既准确且温度漂移系数更小。
附图说明
在下面结合附图对于示例性实施例的描述中，本申请的更多细节、特征和优点被公开，在附图中：
图1示出了根据本申请示例性实施例的一种带隙基准电路的框图；
图2示出了根据本申请示例性实施例的一种带隙基准模块的原理示意图；
图3示出了根据本申请示例性实施例的另一种带隙基准电路的电路原理图；
图4示出了根据本申请示例性实施例的一种第一电阻网络或第二电阻网络的原理示意图。
具体实施方式
下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。
应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”
表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。需要注意，本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
本申请实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。
以下参照附图描述本申请的方案，图1示出了根据本申请示例性实施例的一种带隙基准电路的框图，该带隙基准电路包括带隙基准模块1以及校准模块2，带隙基准模块1用于输出带隙基准电压，且带隙基准电压的温漂系数小于或等于温漂阈值；校准模块2用于根据带隙基准电压生成基准电流根据基准电流调整所述带隙基准电压的电压值；其中，基准电流的电流值可调。
在一些实施方式，带隙基准模块1可以是传统的带隙基准源，校准模块2可以是带隙基准带隙基准源外部的电路。
作为一种实施例，校准模块2中可以包括阻值可变的负载电阻，通过调节负载电阻的阻值，得到可调节的基准电流。校准模块2中还可包括采样电阻，用于对基准电流进行采样。采样电阻两端的电压和负载电阻两端的带隙基准电压组成了调节后的带隙基准电压。通过调节负载电阻的阻值，能够对通过负载电阻的基准电流进行调节，进而调节采样电阻两端的电压，最终得到调节后的带隙基准电压。
由于本发明申请实施例的带隙基准电路通过带隙基准模块1调整带隙基准电压的温漂系数，使得带隙基准模块1输出的带隙基准电压的温漂系数较小，再通过带隙基准模块1外部的校准模块2对带隙基准电压的电压值进行校准，从而有效减小校准对带隙基准电压温漂系数的影响。相对于常见的在带隙基准模块1内部对带隙基准电压的电压值进行校准，难以兼顾电压值校准的准确性和温漂系数的方法，本申请的带隙基准电路校准得到的电压既准确且温度漂移系数更小。
在一些实施方式中，校准模块2包括基准电流单元以及电压抬升单元，基准电流单元用于根据带隙基准电压生成基准电流，基准电流的电流值可调；，电压抬升单元用于根据基准电流调整带隙基准电压的电压值。
具体地，如图1所示，图中的RT1为基准电流单元，R1为电压抬升单元，带隙基准电压加载在RT1上，通过改变RT1的阻值，可以改变流经RT1的基准电流，改变的基准电流通过R1，改变R1两端的电压。R1两端的电压和RT1两端的带隙基准电压构成了调节后的带隙基准电压。
在一些实施方式中，基准电流单元包括第一电阻网络，第一电阻网络的电阻值可调，第一电阻网络的一端与带隙基准模块1的第一端口连接，第一电阻网络的另一端与带隙基准模块1的第二端口连接，其中第一端口为带隙基准模块1的输出端；电压抬升单元包括第一电阻，第一电阻的第一端与第二端口连接，第一电阻的第二端接地。
具体地，调节后的带隙基准电压U2可由以下关系式得到：
U2＝U1+(I1+I2)*r1＝U1+(U1/R1+I2)*r1＝U1+U1*(r1/R1)+r1*I2。
其中，U1为带隙基准电压，U2为调节后的带隙基准电压，I1为带隙基准电压加载在第一电阻网络时通过的电流，I2为带隙基准模块1的第二端口通过第一电阻流向地的电流，R1为第一电阻的阻值，r1为第一电阻网络的阻值。
根据公式，调节r1的阻值会影响U1*(r1/R1)部分的温漂系数。理想情况下带隙基准模块1输出的带隙基准电压U1温漂系数为0或很小，因而调节的阻值r1带来的U1*(r1/R1)部分的温漂系数变化很小，因而调节的阻值r1对整个校准电路输出的调节后的带隙基准电压U2的影响很小。
在一些实施方式中，带隙基准模块1包括：正温系数生成单元，正温系数生成单元用于生成正温系数电压；负温系数生成单元，负温系数生成单元与正温系数生成单元连接，且用于生成负温系数电压；以及校准单元，校准单元与正温系数生成单元连接，且用于调整正温系数电压的电压值。
在一些实施方式中，正温系数生成单元包括第一三极管电路、第二电阻、第三电阻以及比较电路；第一三级管电路的第一端连接于第一电阻的第一端，第一三级管电路的第二端连接于第二电阻的第一端，第二电阻的第二端连接于第二电阻网络的第一端，第二电阻网络的第二端连接于第三电阻的第一端，第三电阻的第二端连接于比较电路的第一输入端，第二电阻的第二端还连接于比较电路的第二输入端。
在一些实施方式中，负温系数生成单元包括第二三极管电路，第二三极管电路的第一端连接于第一电阻的第一端，第二三极管电路的第二端连接于比较电路的第一输入端。
在一些实施方式中，校准单元包括第二电阻网络，第二电阻网络的电阻可调，第二电阻网络的第一端与带隙基准模块1的第一端口连接，第二电阻网络的第二端与正温系数生成单元连接。
图2示出了根据本申请示例性实施例的一种带隙基准模块的原理示意图。如图2所示，正温系数生成单元中Q1(即第一三极管电路)的三极管的数量为M个，Q1中每个三极管的发射极与基级连接，Q1每个三级管的压降为一个PN结的压降。同样，负温系数生成单元中Q2(即第二三极管电路)的三极管数量通常为一个，Q2的三极管同样发射极与基级连接，Q2的三级管的压降为一个PN结的压降。Q1和Q2可以是相同技术参数的三极管。R2、Q1和Q2的作用是产生PTAT(Proportional To Absolute Temperature，绝对温度正比)电流，Q1和Q2配合RT2的可调电阻(校准单元)和R3根据PTAT电流产生带隙基准电压。
负温系数生成单元中Q2的温度系数为负温度系数，校准单元中的第二电阻网络RT2为正温度系数，因而现有技术中利用第二电阻网络RT2对带隙基准电压进行校准，会较大的影响带隙基准模块1输出的带隙基准电压的温漂系数。
作为一个实施例，图3示出了根据本申请示例性实施例的另一种带隙基准电路的电路原理图。RT2为电阻为阻值可调的第二电阻网络，第一电阻网络RT1和第二电阻网络RT2都能够用于校准。RT2可用于调整输出的带隙基准电压的温漂系数，以使带隙基准电压的温漂系数小于温漂阈值。
在一些实施方式中，第一电阻网络对带隙基准电压进行校准的最小电压调节量小于第二电阻网络对带隙基准电压进行校准的最小电压调节量。
具体地，第二电阻网络的电阻可调，两个电阻网络中的电阻的最小变化量与对带隙基准电压进行校准的最小电压调节量相对应。
图3中，带隙基准电压的近似计算公式为
Figure BDA0003627883750000051
带隙基准电压的近似计算公式为
Figure BDA0003627883750000061
本公式为对上文中公式的细化，其中V1对应上文中的U1(带隙基准电压)，V2对应U2(调节后的带隙基准电压)，RT1对应r1(第一电阻网络)，R1对应R1。另外，VT为三极管(第一三级管电路和第二三极管电路中每个三极管)的热电压，M为第一三极管电路中相互串联的三极管的个数，Vbe为三极管的发射极与基级之间的电压差。
进而，
Figure BDA0003627883750000062
实际应用中，可以使R2(第二电阻)远大于R1(第一电阻)，则
Figure BDA0003627883750000063
Figure BDA0003627883750000064
当利用RT1进行校准时，校准
Figure BDA0003627883750000065
部分时，
Figure BDA0003627883750000066
为固定值。对带隙基准电压进行校准的最小电压变化值与
Figure BDA0003627883750000067
相关；当利用RT2进行校准时，校准
Figure BDA0003627883750000068
部分，
Figure BDA0003627883750000069
为固定值，对带隙基准电压进行校准的最小电压变化值与
Figure BDA00036278837500000610
相关。因而两个电阻网络中的电阻的最小变化量与对带隙基准电压进行校准的最小电压调节量相对应。可以通过对电阻的阻值的配置，使对带隙基准电压进行校准的最小电压调节量小于第二电阻网络对带隙基准电压进行校准的最小电压调节量。
最小电压调节量对应了校准速度和校准精度。最小电压调节量越大，校准速度越快，校准精度越低。利用第二电阻网络进行校准的精度较低，速度较快(粗校准)，用进行校准的精度较高(精校准)。利用本申请实施例的带隙基准电路进行校准，可以先利用第二电阻网络进行粗校准，再利用第一电阻网络进行精校准。当使用这种校准电路进行自动校准的时候，在要求校准范围较大且校准精度较高的情况下，可先使用校准范围较大，校准速度较快的第二电阻网络进行粗调，使得校准误差迅速减小到一个较小的范围内(对应粗调的温漂阈值范围)，然后再使用第一电阻网络进行微调，得到较小的校准误差(对应精调的温漂阈值范围)。对较大电压误差进行校准，兼顾了校准速度和校准精度。
例如，第一电阻网络对应的校准精度(即校准对应带隙基准电压的最小电压调节量)为1mV，第二电阻网络的校准精度为10mV。这样首先通过校准第二电阻网络进行对带隙基准电压粗校准，使得输出的带隙基准电压与预定电压(实际应用时，可以与精度较高的带隙基准模块1输出的信号相比较)误差在±10mV以内，然后再通过调节第二电阻网络对带隙基准电压进行精校准，使得误差在±1mV以内。
另外，使用两级电阻网络进行校准的优点是能够减少较高校准精度和较大校准范围所需使用的电阻数量。当用于校准的电阻网络的数量为1个时，校准所需要覆盖的电压范围为正负500mV，校准精度为1mV，校准精度为校准范围的1/1000，通常要求至少使用1024(2的指数倍)个单位电阻构成电阻网络。若使用两个对应不同校准精度的电阻网络，第二电阻网络RT2负责正负500mV的校准范围，而校准精度为10mV，则第一电阻网络RT1只需要使用128个单位电阻便可以满足要求；假设第二电阻网络RT2负责正负20mV的校准范围，校准精度为1mV，则第一电阻网络RT1只需要64个单位电阻便可以满足要求。使用两个电阻网络达到相同的校准精度，只需要使用192个单位电阻，大大地减少了电阻网络所需使用的总的单位电阻的数量。
在一些实施方式中，第一电阻网络包括一段或多段相互串联的第一电路，以及多个第一开关，每段第一电路包括一个或多个相互并联的第三电阻，每个第一开关用于切换第一电阻网络的阻值；第二电阻网络包括一段或多段相互串联的第二电路，以及多个第二开关，每段第二电路包括一个或多个相互并联的第四电阻，每个第二开关用于切换第一电阻网络的阻值。
作为一个实施例，图4示出了根据本申请示例性实施例的一种第一电阻网络或第二电阻网络的原理示意图，图4中电阻网络中的电阻标号都为R0，代表图4中的电阻网络中包含的所有电阻的各种参数基本相同，例如阻值基本相同，温漂系数基本相同。图4中的电阻网络分为多段，第一段包括一个R0电阻，第二段包括两个R0电阻…，每段电路(第一电路或第二电路)可以配有一个与这段电路相并联的开关(第三开关或第四开关)，该开关可以切换电阻网络的阻值(例如当开关闭合时，这段电路中包含的所有电阻被短路)，进而调整第一或第二电阻网络的阻值。
在一些实施方式中，带隙基准模块1为电压模式带隙基准电路或电流模式带隙基准电路。
实际应用中，可以使用外部控制器对带隙基准模块1进行校准，例如单片机、CPU等。外部控制器进行校准可以将带隙基准电压与预设电压进行比较。预设电压由精度较高的带隙基准模块1提供，外部控制器内置比较器将输入的带隙基准电压和预设电压进行比较，若带隙基准电压大于或小于预设电压，则对带隙基准电路中的第一电阻网络或者第二电阻网络进行调节，直到带隙基准电压与预设电压的偏差在温漂阈值范围。
校准的次序可以是在利用第一电阻网络进行校准之前，利用第二电阻网络对带隙基准电压的温度漂移系数进行校准，使得带隙基准电压的温度漂移系数更接近0(温漂系数在第三阈值范围内)。这样利用对带隙基准电压进行校准，对温漂系数的影响更小。或者是先利用第一电阻网络进行粗调，然后再利用第二电阻网络进行精调。
如上文所述，通过调整的电阻网络的阻值来调整带隙基准电压。第一电阻网络和第二电阻网络可为分为多段电路，每段电路包括一个或多个电阻，电阻网络的每段电路可包括一个与这段电路相并联的开关，通过控制每个开关是否闭合，可以对的电阻值进行控制，进而对带隙基准电压进行校准。
本申请实施例提供的带隙基准电路包括带隙基准模块1以及校准模块2，该校准模块2根据带隙基准模块1输出的带隙基准电压生成基准电流，并根据基准电流调整带隙基准电压的电压值，基准电流的电流值可调。本申请的带隙基准电路通过带隙基准模块1调整带隙基准电压的温漂系数，使得带隙基准电压的温漂系数较小，并通过校准模块2在带隙基准模块1外部通过可调的基准电流对带隙基准电压的电压值进行校准，从而有效减小校准对带隙基准电压温漂系数的影响。本申请相对于常见的在带隙基准模块1内部对带隙基准电压的电压值进行校准而难以兼顾电压值校准的准确性和温漂系数的方法，其校准得到的电压既准确且温度漂移系数更小。
根据本申请的另一方面，提供了一种集成电路，包括上述任一项的带隙基准电路。
根据本申请的另一方面，提供了一种电子设备，包括设备主体以及设于设备主体内的如上述集成电路。
以上对本申请所提供带隙基准电路、集成电路和电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种带隙基准电路，其特征在于，所述带隙基准电路包括：
带隙基准模块，所述带隙基准模块用于输出带隙基准电压，所述带隙基准电压的温漂系数小于或等于温漂阈值；以及
校准模块，所述校准模块用于根据所述带隙基准电压生成基准电流，并根据所述基准电流调整所述带隙基准电压的电压值；其中，所述基准电流的电流值可调。
2.根据权利要求1所述的带隙基准电路，其特征在于，所述校准模块包括：
基准电流单元，所述基准电流单元用于根据所述带隙基准电压生成基准电流；以及
电压抬升单元，所述电压抬升单元用于根据所述基准电流调整所述带隙基准电压的电压值。
3.根据权利要求2所述的带隙基准电路，其特征在于，所述基准电流单元包括第一电阻网络，所述第一电阻网络的电阻值可调，所述第一电阻网络的一端与所述带隙基准模块的第一端口连接，所述第一电阻网络的另一端与所述带隙基准模块的第二端口连接，其中所述第一端口为所述带隙基准模块的输出端；
所述电压抬升单元包括第一电阻，所述第一电阻的第一端与所述第二端口连接，所述第一电阻的第二端接地。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述带隙基准模块包括：
正温系数生成单元，所述正温系数生成单元用于生成正温系数电压；
负温系数生成单元，所述负温系数生成单元与所述正温系数生成单元连接，且用于生成负温系数电压；以及
校准单元，所述校准单元与所述正温系数生成单元连接，且用于调整所述正温系数电压的电压值。
5.根据权利要求4所述的带隙基准电路，其特征在于，所述校准单元包括第二电阻网络，所述第二电阻网络的电阻可调，所述第二电阻网络的第一端与所述带隙基准模块的第一端口连接，所述第二电阻网络的第二端与所述正温系数生成单元连接。
6.根据权利要求5所述的带隙基准电路，其特征在于，所述正温系数生成单元包括第一三极管电路、第二电阻、第三电阻以及比较电路；
所述第一三级管电路的第一端连接于所述第一电阻的第一端，所述第一三级管电路的第二端连接于所述第二电阻的第一端，所述第二电阻的第二端连接于所述第二电阻网络的第一端，所述第二电阻网络的第二端连接于所述第三电阻的第一端，所述第三电阻的第二端连接于所述比较电路的第一输入端，所述第二电阻的第二端还连接于所述比较电路的第二输入端。
7.根据权利要求6所述的带隙基准电路，其特征在于，所述负温系数生成单元包括第二三极管电路，所述第二三极管电路的第一端连接于所述第一电阻的第一端，所述第二三极管电路的第二端连接于所述比较电路的第一输入端。
8.根据权利要求5所述的带隙基准电路，其特征在于，所述第一电阻网络对所述带隙基准电压进行调整的最小电压调节量小于所述第二电阻网络对所述带隙基准电压进行调整的最小电压调节量。
9.一种集成电路，其特征在于，包括权利要求1-8任一项所述的带隙基准电路。
10.一种电子设备，其特征在于，包括设备主体以及设于所述设备主体内的如上述权利要求9所述的集成电路。
CN202210481095.8A 2022-05-05 2022-05-05 带隙基准电路、集成电路和电子设备 Active CN114740941B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210481095.8A CN114740941B (zh) 2022-05-05 2022-05-05 带隙基准电路、集成电路和电子设备
PCT/CN2023/092190 WO2023213287A1 (zh) 2022-05-05 2023-05-05 带隙基准电路、集成电路和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210481095.8A CN114740941B (zh) 2022-05-05 2022-05-05 带隙基准电路、集成电路和电子设备

Publications (2)

Publication Number Publication Date
CN114740941A true CN114740941A (zh) 2022-07-12
CN114740941B CN114740941B (zh) 2023-12-19

Family

ID=82284729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210481095.8A Active CN114740941B (zh) 2022-05-05 2022-05-05 带隙基准电路、集成电路和电子设备

Country Status (2)

Country Link
CN (1) CN114740941B (zh)
WO (1) WO2023213287A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213287A1 (zh) * 2022-05-05 2023-11-09 芯海科技（深圳）股份有限公司 带隙基准电路、集成电路和电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
JP2009157702A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 基準電源装置及び制御装置
WO2012109805A1 (zh) * 2011-02-18 2012-08-23 电子科技大学 温度自适应带隙基准电路
US20150002130A1 (en) * 2013-06-27 2015-01-01 Texas Instruments Incorporated Bandgap Circuit for Current and Voltage
US9977442B1 (en) * 2017-04-27 2018-05-22 Pixart Imaging Inc. Bandgap reference circuit
CN109343639A (zh) * 2018-11-01 2019-02-15 西安电子科技大学 一种低温漂带隙基准电压电路、方法及其芯片
CN112711290A (zh) * 2020-12-23 2021-04-27 杭州晶华微电子股份有限公司 半导体集成电路和用于半导体集成电路的温漂补偿方法
CN113917971A (zh) * 2021-11-05 2022-01-11 澳门大学 电流模带隙基准电压源的校准电路
CN114296504A (zh) * 2021-12-31 2022-04-08 思瑞浦微电子科技(上海)有限责任公司 带隙基准电压校准方法
CN114415776A (zh) * 2020-10-28 2022-04-29 北京兆易创新科技股份有限公司 带隙基准电压源电路及电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114740941B (zh) * 2022-05-05 2023-12-19 芯海科技（深圳）股份有限公司 带隙基准电路、集成电路和电子设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
JP2009157702A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 基準電源装置及び制御装置
WO2012109805A1 (zh) * 2011-02-18 2012-08-23 电子科技大学 温度自适应带隙基准电路
US20150002130A1 (en) * 2013-06-27 2015-01-01 Texas Instruments Incorporated Bandgap Circuit for Current and Voltage
US9977442B1 (en) * 2017-04-27 2018-05-22 Pixart Imaging Inc. Bandgap reference circuit
CN109343639A (zh) * 2018-11-01 2019-02-15 西安电子科技大学 一种低温漂带隙基准电压电路、方法及其芯片
CN114415776A (zh) * 2020-10-28 2022-04-29 北京兆易创新科技股份有限公司 带隙基准电压源电路及电子装置
CN112711290A (zh) * 2020-12-23 2021-04-27 杭州晶华微电子股份有限公司 半导体集成电路和用于半导体集成电路的温漂补偿方法
CN113917971A (zh) * 2021-11-05 2022-01-11 澳门大学 电流模带隙基准电压源的校准电路
CN114296504A (zh) * 2021-12-31 2022-04-08 思瑞浦微电子科技(上海)有限责任公司 带隙基准电压校准方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213287A1 (zh) * 2022-05-05 2023-11-09 芯海科技（深圳）股份有限公司 带隙基准电路、集成电路和电子设备

Also Published As

Publication number Publication date
WO2023213287A1 (zh) 2023-11-09
CN114740941B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US6888397B2 (en) Temperature sensor circuit, semiconductor integrated circuit, and method of adjusting the temperature sensor circuit
US9188491B2 (en) Semiconductor device including a temperature sensor circuit
US7893671B2 (en) Regulator with improved load regulation
US7944283B2 (en) Reference bias generating circuit
US9587994B2 (en) Semiconductor device
US6870421B2 (en) Temperature characteristic compensation apparatus
KR101229664B1 (ko) 2 단자형 반도체 센서 장치
KR20090027163A (ko) 정전압 회로
US20120176112A1 (en) Circuit for sensing load current of a voltage regulator
US10505438B2 (en) Overcurrent protection circuit and voltage regulator
KR960011540B1 (ko) 온도계수를 갖는 전원장치
CN114740941B (zh) 带隙基准电路、集成电路和电子设备
GB2093303A (en) Voltage sensing circuit
KR20080069387A (ko) 기준전압 발생회로
US20230324940A1 (en) Voltage reference generator and trimming system
CN102981541A (zh) 电阻校准电路
CN114415773B (zh) 高精度电流源电路
CN110514314B (zh) 一种cmos工艺低功耗高精度温度传感器
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
US10120399B1 (en) Trim techniques for voltage reference circuits
CN112015226B (zh) 一种宽电源电压范围的高精度电压基准源
CN217606302U (zh) 一种电压偏置电路
CN114460998A (zh) 一种基准电流源电路的校准电路及校准方法
US20240213976A1 (en) High Side Current Detection Circuit, Overcurrent Protection Circuit, Calibration Method and Electronic Devices
KR100863002B1 (ko) 밴드갭 기준 전압 생성 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant