CN114415773B - 高精度电流源电路 - Google Patents

高精度电流源电路 Download PDF

Info

Publication number
CN114415773B
CN114415773B CN202210068239.7A CN202210068239A CN114415773B CN 114415773 B CN114415773 B CN 114415773B CN 202210068239 A CN202210068239 A CN 202210068239A CN 114415773 B CN114415773 B CN 114415773B
Authority
CN
China
Prior art keywords
transistor
node
current source
operational amplifier
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210068239.7A
Other languages
English (en)
Other versions
CN114415773A (zh
Inventor
路宁
王佩瑶
孙鹏林
党艳杰
李孟
段连成
亓巧云
李侃
孟浩
钱永学
蔡光杰
黄鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Aung Rui Microelectronics Technology Co ltd
Original Assignee
Guangzhou Aung Rui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Aung Rui Microelectronics Technology Co ltd filed Critical Guangzhou Aung Rui Microelectronics Technology Co ltd
Priority to CN202210068239.7A priority Critical patent/CN114415773B/zh
Publication of CN114415773A publication Critical patent/CN114415773A/zh
Application granted granted Critical
Publication of CN114415773B publication Critical patent/CN114415773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种高精度电流源电路，包括：第一电流源电路，其包括第一运算放大器、第一晶体管、第二晶体管以及第一电阻，其中，所述第一运算放大器的正向输入端与第一节点连接，所述第一运算放大器的负向输入端与参考电压节点连接，并且所述第一运算放大器的输出端与所述第一晶体管的栅极和所述第二晶体管的栅极连接；所述第一晶体管的源极连接到电源电压，其漏极通过第一节点连接到所述第一电阻；所述第二晶体管的源极连接到电源电压，其漏极通过第四节点与输出节点连接；所述第一电阻的一端连接到所述第一节点，并且所述第一电阻的另一端连接到接地节点；以及电压钳位模块，其被配置为第一电流源电路的第一晶体管和第二晶体管提供固定的源漏电压。

Description

高精度电流源电路
技术领域
本发明涉及模拟集成电路设计领域，更具体地，涉及一种高精度电流源电路。
背景技术
在模拟集成电路中，电流源是一个十分重要的模块。电流源作为电路的参考源，为电路其他模块提供精准的偏置电流，广泛应用于运算放大器、比较器、锁相环、数模转换器等电路中。
电流源的精度决定了整个模拟电路***的性能。对电流源的要求是能够输出一个不随温度和电源电压变化的稳定电流值。常规情况下，电流源电路包括运算放大器、PMOS晶体管以及电阻。其中，运算放大器的参考电压VREF是由带隙基准源产生的一个不随温度和电源电压变化的稳定电压。在常规的电流源结构中，由于电流源的输出电流Iref与参考电压VREF在理论上成一定比例关系，并且由于参考电压VREF不随温度和电源电压VDD变化，因此理论上输出电流Iref也是稳定不随温度和电源电压VDD变化的。
然而，上述输出电流Iref与参考电压VREF的关系过于理想化。在实际应用中，由于沟道长度调制效应的存在，输出电流Iref会受到电源电压VDD变化的影响。具体来说，在电源电压的变化过程中，晶体管的源漏电压VDS会随之变化并，电流源的输出电流Iref的实际值会偏离理想值，随着电源电压VDD的增加而缓慢增加。上述情况使得常规的电流源不满足对恒定电流输出的要求。
针对上述技术问题，亟需一种高精度的电流源电路来提供可靠的解决方案，从而实现电流源的输出电流在电源电压的变化过程中和温度变化的情况下保持恒定，进而获得高精度的电流输出。
发明内容
解决的技术问题
电流源在实际应用中，受沟道长度调制效应的影响，其输出电流Iref的实际值会在电源电压VDD变化的影响下而偏离理想值，随着电源电压VDD的增加而缓慢增加，这使其难以满足对恒定输出高精度电流的要求。
技术方案
为了解决上述问题，本发明提供了一种高精度的电流源电路。
根据本发明的一方面，提供了一种高精度电流源电路，包括：第一电流源电路，所述第一电流源电路包括第一运算放大器、第一晶体管、第二晶体管以及第一电阻，其中，所述第一运算放大器的正向输入端与第一节点连接，所述第一运算放大器的负向输入端与参考电压节点连接，并且所述第一运算放大器的输出端与所述第一晶体管的栅极和所述第二晶体管的栅极连接；所述第一晶体管的源极连接到电源电压，其漏极通过第一节点连接到所述第一电阻；所述第二晶体管的源极连接到电源电压，其漏极通过第四节点与输出节点连接；所述第一电阻的一端连接到所述第一节点，并且所述第一电阻的另一端连接到接地节点；以及电压钳位模块，所述电压钳位模块被配置为第一电流源电路的第一晶体管和第二晶体管提供固定的源漏电压。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述第一电流源电路还包括第三晶体管，并且所述电压钳位模块包括第二运算放大器，其中，所述第三晶体管的源极连接到与所述第一晶体管的漏极连接的第三节点，所述第三晶体管的漏极连接到第一节点，所述第三晶体管的栅极连接到所述第二运算放大器的输出端，其中，所述第二运算放大器的正向输入端与第一偏置电压节点连接，所述第二运算放大器的负向输入端与连接到所述第三节点。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述第一电流源电路还包括第四晶体管，并且所述电压钳位模块还包括第三运算放大器，其中，所述第四晶体管的源极连接到与所述第二晶体管的漏极连接的第四节点，所述第四晶体管的漏极连接到输出节点，所述第四晶体管的栅极连接到所述第三运算放大器的输出端，其中，所述第三运算放大器的正向输入端与第二偏置电压节点连接，所述第三运算放大器的负向输入端与连接到所述第四节点。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述第二偏置电压节点连接到所述第三节点。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述第一偏置电压节点与所述第二偏置电压节点连接。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述电压钳位模块还包括偏置电路模块，所述第一偏置电路模块被配置为通过偏置电压输出节点为所述高精度电流源电路提供偏置电压。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，偏置电路模块包括第一偏置电流源、第二电阻、第五晶体管以及第六晶体管，其中，所述第一偏置电流源的一端连接到电源节点，并且其另一端连接到所述第五晶体管的漏极；所述第二电阻的一端连接电源节点，并且所述第二电阻另一端连接到偏置电压输出节点；所述第五晶体管的栅极与所述第六晶体管的栅极连接，所述第五晶体管的源极接地，并且所述第五晶体管的漏极与栅极连接；以及所述第六晶体管的漏极连接所述偏置电压输出节点，并且第六晶体管的源极接地。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述偏置电压输出节点与所述第一偏置电压节点连接。
根据本发明的另一方面，提供了一种高精度电流源电路，其中，所述偏置电压输出节点与所述第一偏置电压节点和所述第二偏置电压节点连接。
有益效果
与现有技术相比，本发明提供了一种高精度的电流源电路，具备以下有益效果：通过运算放大器形成电压钳位电路，使得电流源内部的晶体管的源漏电压VDS保持恒定，不随电源电压的变化，进而实现电流源的输出电流在电源电压的变化过程中和温度变化的情况下保持恒定；此外，消除了沟道长度调制效应对输出电流的影响，进而可以获得高精度的输出电流，实现高精度的电流输出。
附图说明
图1是常规的电流源结构的示意图；
图2是沟道长度调制效应情况下晶体管的I/V特性曲线的示意图；
图3是常规的电流源实现方案的输出电流Iref随电源电压VDD变化曲线的示意图；
图4是根据本发明实施例的高精度电流源电路的示意图；以及
图5是根据本发明实施例的输出电流Iref随电源电压VDD变化曲线的示意图。
具体实施方式
在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”、“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、***或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。
贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本专利文件中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分层级可以具有不同的方式。
图1是常规的电流源结构的示意图。
如图1所示，常规方法实现的电流源电路由运算放大器OP101、PMOS晶体管MP102、PMOS晶体管MP103以及电阻R104组成。其中，参考电压VREF是由带隙基准源产生的一个不随温度和电源电压变化的稳定电压。运算放大器OP101和晶体管MP102组成运算放大器环路，所述环路使得运算放大器OP101的两个输入端的电压相等，即V1＝VREF。晶体管MP102的电流I1＝VREF/R104。晶体管MP102和晶体管MP103构成一组电流镜结构，假设晶体管MP103和晶体管MP102的尺寸比例为M:1，则输出电流Iref为IREF＝M×I1＝M×VREF/R104。由于参考电压VREF不随温度和电源电压VDD变化，所以理论上输出电流Iref也是稳定不随温度和电源电压VDD变化的。
然而，图1中所示电流源电路的输出电流Iref表达式过于理想化。在实际应用中，晶体管MP103的输出电流Iref会受到电源电压VDD变化的影响。晶体管MP103工作在饱和区，考虑到沟道长度调制效应的影响，晶体管MP103的输出电流Iref表达式可以表示为
其中，μp表示迁移率，Cox表示单位面积的栅氧电容，W是晶体管宽度，L是晶体管长度，VGS是晶体管栅极和源极之间的电压差值，VTH是晶体管的阈值电压，VDS是晶体管漏极和源极之间的电压差值，λ是沟道长度调制系数。
图2是沟道长度调制效应情况下晶体管的I/V特性曲线的示意图。
如图2所示，其中横坐标为源漏电压VDS，纵坐标为漏极电流ID。晶体管MP103的漏极电流ID随源漏电压VDS的变化如图2中所示的实线，可以看到在饱和区，漏极电流ID随着源漏电压VDS的增加而增加。上述情况说明，在饱和区，图1所示的电流源的输出电流Iref会随着电源电压VDD的增加而增加。
图3是常规的电流源实现方案的输出电流Iref随电源电压VDD变化曲线的示意图。
如图3所示，其中横坐标为电源电压VDD，纵坐标为输出电流Iref。当电源电压VDD从3V到5V的变化过程中，常规电流源的输出电流Iref的实际值会偏离理想值，随着电源电压VDD的增加而缓慢增加。
图4是根据本发明实施例的高精度电流源电路的示意图。
图5是根据本发明实施例的输出电流Iref随电源电压VDD变化曲线的示意图。
如图4和图5所示，根据本发明一个实施例的高精度电流源电路包括第一电流源电路以及电压钳位模块。
第一电流源电路包括第一运算放大器OP401、第一晶体管MP404、第二晶体管MP405、第三晶体管MP406、第四晶体管MP407以及第一电阻R410。其中，所述第一运算放大器OP401的负向输入端连接到参考电压VREF，所述第一运算放大器OP401的正向输入端连接到第一节点V1，所述第一运算放大器OP401的输出端连接到所述第一晶体管MP404的栅极；所述第一晶体管MP404为PMOS晶体管，所述第一晶体管MP404的源极连接到电源VDD，所述第一晶体管MP404的漏极连接到第三节点V3，所述第一晶体管MP404的栅极连接到所述第一运算放大器OP401的输出端；所述第二晶体管MP405为PMOS晶体管，所述第二晶体管MP405的源极连接到电源VDD，所述第二晶体管MP405的漏极连接到第四节点V4，所述第二晶体管MP405的栅极连接到所述第一运算放大器OP401的输出端；所述第三晶体管MP406为PMOS晶体管，所述第三晶体管MP406的源极连接到第三节点V3，所述第三晶体管MP406的漏极连接到第一节点V1，所述第三晶体管MP406的栅极连接到第二运算放大器OP402的输出端；所述第四晶体管MP407为PMOS晶体管，所述第四晶体管MP407的源极连接到第四节点V4，所述第四晶体管MP407的栅极连接到所述第三运算放大器OP403的输出端；所述第一电阻R410的一端接地，所述第一电阻R410的另一端连接到第一节点V1。所述第一运算放大器OP401、所述第一晶体管MP404以及所述第三晶体管MP406构成第一环路。
具体地，参考电压VREF被配置为不随电源电压和温度变化的参考电压，并且可以通过带隙基准源电路来实现。所述第四晶体管MP407的漏极被配置为输出电流源的输出电流Iref。所述第一运算放大器OP401的正向输入端的电压为第一电压V1，所述第一运算放大器OP401的负向输入端的电压为参考电压VREF，所述第一运算放大器OP401的正向输入端的电压与其负向输入端的电压相等，即V1＝VREF。第一电流I1可以通过利用参考电压VREF与所述第一电阻R410来计算获得，即，I1＝VREF/R410。
电压钳位模块包括第二运算放大器OP402、第三运算放大器OP403、第二电阻R411、电流源412、第五晶体管MN408以及第六晶体管MN409，用于为第一电流源电路提供钳位的源漏电压。其中，所述第二运算放大器OP402的负向输入端连接到第三节点V3，所述第二运算放大器OP402的正向输入端连接到第二节点V2，所述第二运算放大器的输出端连接到所述第三晶体管MP406的栅极；所述第三运算放大器OP403的负向输入端连接到第四节点V4，所述第三运算放大器OP403的正向输入端连接到第三节点V3，所述第三运算放大器OP403的输出端连接到所述第四晶体管MP407的栅极；所述第二电阻R411的一端连接到电源VDD，所述第二电阻R411的另一端连接到第二节点V2；所述电流源412的一端与电源VDD以及所述第二电阻R411相连接，所述电流源412的另一端连接到第五晶体管MN408的漏极；所述第五晶体管MN408为NMOS晶体管，所述第五晶体管MN408的栅极与其漏极以及所述第六晶体管MN409的栅极相连接，所述第五晶体管MN408的源极接地；所述第六晶体管MN409为NMOS晶体管，所述第六晶体管MN409的源极接地，所述第六晶体管MN409的漏极连接到第二节点V2，所述第六晶体管MN409的栅极连接到所述第五晶体管MN408的栅极。所述第二运算放大器OP402和所述第三晶体管MP406构成第二环路。所述第三运算放大器OP403和所述第四晶体管MP407构成第三环路。
具体地，所述电流源412被配置为输出第二电流Ib。并且所述电压钳位模块通过选择所述第二电阻R411的值和所述电流源412输出第二电流Ib的值来提供第二节点V2的电压，从而固定所述第一晶体管MP404的源漏电压VDS1和所述第二晶体管MP405的源漏电压VDS2。具体地，所述第二运算放大器OP402的正向输入端的电压为第二电压V2，所述第二运算放大器OP402的负向输入端的电压为第三电压V3，所述第二运算放大器OP402的正向输入端的电压与其负向输入端的电压相等，即V2＝V3。所述第三运算放大器OP403的正向输入端的电压为第三电压V3，所述第三运算放大器OP403的负向输入端的电压为第四电压V4，所述第三运算放大器OP403的正向输入端的电压与其负向输入端的电压相等，即V4＝V3；进一步地，得到V2＝V3＝V4。基于上述情况，所述第一晶体管MP404的源漏电压VDS1与所述第二晶体管MP405的源漏电压VDS2相等，即VDS1＝VDS2＝VDD-V2。
所述第一晶体管MP404和所述第二晶体管MP405构成第一电流镜模块，用于提供第一电流I1。其中，在所述第二晶体管MP405的尺寸和所述第一晶体管MP404的尺寸比例为M:1的情况下，输出电流Iref为IREF＝M×I1＝M×VREF/R410。
所述第五晶体管MN408和所述第六晶体管MN409构成第二电流镜模块。其中，VDD-V2＝Ib·R411，进一步地，VDS1＝VDS2＝Ib·R411。
基于上述情况，源漏电压VDS(所述第一晶体管MP404的源漏电压VDS1和所述第二晶体管MP405的源漏电压VDS2)为固定值，因此输出电流Iref为：
输出电流Iref不受源漏电压VDS的变化影响，即输出电流Iref在电源电压VDD发生变化的情况下保持恒定。
如图5所示，其中横坐标为电源电压VDD，纵坐标为电流源的输出电流Iref。图5中表示输出电流Iref的实际值的实线与表示输出电流Iref的理想值的实线重合，这说明当电源电压VDD从3V到5V的变化过程中，输出电流Iref的实际值与输出电流Iref的理想值保持相等，并且输出电流Iref随着电源电压VDD的变化而保持恒定。
尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。

Claims (9)

1.一种高精度电流源电路，包括：
第一电流源电路，所述第一电流源电路包括第一运算放大器、第一晶体管、第二晶体管以及第一电阻，其中，所述第一运算放大器的正向输入端与第一节点连接，所述第一运算放大器的负向输入端与参考电压节点连接，并且所述第一运算放大器的输出端与所述第一晶体管的栅极和所述第二晶体管的栅极连接；所述第一晶体管的源极连接到电源电压，其漏极通过第一节点连接到所述第一电阻；所述第二晶体管的源极连接到电源电压，其漏极通过第四节点与输出节点连接；所述第一电阻的一端连接到所述第一节点，并且所述第一电阻的另一端连接到接地节点；以及
电压钳位模块，所述电压钳位模块被配置为第一电流源电路的第一晶体管和第二晶体管提供固定的源漏电压，
其中，所述第一电流源电路还包括第三晶体管，并且所述电压钳位模块包括第二运算放大器，
其中，所述第三晶体管的源极连接到与所述第一晶体管的漏极连接的第三节点，所述第三晶体管的漏极连接到第一节点，所述第三晶体管的栅极连接到所述第二运算放大器的输出端，
其中，所述第二运算放大器的正向输入端与第一偏置电压节点连接，所述第二运算放大器的负向输入端连接到所述第三节点。
2.根据权利要求1所述的高精度电流源电路，其中，所述电压钳位模块还包括偏置电路模块，所述偏置电路模块被配置为通过偏置电压输出节点为所述高精度电流源电路提供偏置电压。
3.根据权利要求2所述的高精度电流源电路，其中，偏置电路模块包括第一偏置电流源、第二电阻、第五晶体管以及第六晶体管，
其中，所述第一偏置电流源的一端连接到电源节点，并且其另一端连接到所述第五晶体管的漏极；所述第二电阻的一端连接电源节点，并且所述第二电阻另一端连接到偏置电压输出节点；所述第五晶体管的栅极与所述第六晶体管的栅极连接，所述第五晶体管的源极接地，并且所述第五晶体管的漏极与栅极连接；以及所述第六晶体管的漏极连接所述偏置电压输出节点，并且第六晶体管的源极接地。
4.根据权利要求3所述的高精度电流源电路，其中，所述偏置电压输出节点与所述第一偏置电压节点连接。
5.一种高精度电流源电路，包括：
第一电流源电路，所述第一电流源电路包括第一运算放大器、第一晶体管、第二晶体管以及第一电阻，其中，所述第一运算放大器的正向输入端与第一节点连接，所述第一运算放大器的负向输入端与参考电压节点连接，并且所述第一运算放大器的输出端与所述第一晶体管的栅极和所述第二晶体管的栅极连接；所述第一晶体管的源极连接到电源电压，其漏极通过第一节点连接到所述第一电阻；所述第二晶体管的源极连接到电源电压，其漏极通过第四节点与输出节点连接；所述第一电阻的一端连接到所述第一节点，并且所述第一电阻的另一端连接到接地节点；以及
电压钳位模块，所述电压钳位模块被配置为第一电流源电路的第一晶体管和第二晶体管提供固定的源漏电压，
其中，所述第一电流源电路还包括第四晶体管，并且所述电压钳位模块还包括第三运算放大器，
其中，所述第四晶体管的源极连接到与所述第二晶体管的漏极连接的第四节点，所述第四晶体管的漏极连接到输出节点，所述第四晶体管的栅极连接到所述第三运算放大器的输出端，
其中，所述第三运算放大器的正向输入端与第二偏置电压节点连接，所述第三运算放大器的负向输入端连接到所述第四节点。
6.根据权利要求5所述的高精度电流源电路，其中，所述第二偏置电压节点连接到所述第一晶体管的漏极。
7.根据权利要求5所述的高精度电流源电路，其中，所述电压钳位模块还包括偏置电路模块，所述偏置电路模块被配置为通过偏置电压输出节点为所述高精度电流源电路提供偏置电压。
8.根据权利要求7所述的高精度电流源电路，其中，偏置电路模块包括第一偏置电流源、第二电阻、第五晶体管以及第六晶体管，
其中，所述第一偏置电流源的一端连接到电源节点，并且其另一端连接到所述第五晶体管的漏极；所述第二电阻的一端连接电源节点，并且所述第二电阻另一端连接到偏置电压输出节点；所述第五晶体管的栅极与所述第六晶体管的栅极连接，所述第五晶体管的源极接地，并且所述第五晶体管的漏极与栅极连接；以及所述第六晶体管的漏极连接所述偏置电压输出节点，并且第六晶体管的源极接地。
9.根据权利要求8所述的高精度电流源电路，其中，所述偏置电压输出节点与所述第二偏置电压节点连接。
CN202210068239.7A 2022-01-20 2022-01-20 高精度电流源电路 Active CN114415773B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210068239.7A CN114415773B (zh) 2022-01-20 2022-01-20 高精度电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210068239.7A CN114415773B (zh) 2022-01-20 2022-01-20 高精度电流源电路

Publications (2)

Publication Number Publication Date
CN114415773A CN114415773A (zh) 2022-04-29
CN114415773B true CN114415773B (zh) 2024-03-19

Family

ID=81275168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210068239.7A Active CN114415773B (zh) 2022-01-20 2022-01-20 高精度电流源电路

Country Status (1)

Country Link
CN (1) CN114415773B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114842808B (zh) * 2022-05-13 2022-12-23 北京芯格诺微电子有限公司 具有电流调节功能的背光led驱动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142219A (en) * 1991-05-01 1992-08-25 Winbond Electronics North America Corporation Switchable current-reference voltage generator
CN101557669A (zh) * 2009-03-11 2009-10-14 深圳市民展科技开发有限公司 一种高精度可控电流源
CN101694963A (zh) * 2009-09-22 2010-04-14 美芯晟科技（北京）有限公司 高精度低电压的电压电流转换电路
CN109765958A (zh) * 2019-03-29 2019-05-17 西安中颖电子有限公司 一种基于双环负反馈的恒流源驱动电路
CN112327986A (zh) * 2020-10-29 2021-02-05 电子科技大学 一种基于钳位的带隙基准电压源
CN112825476A (zh) * 2019-11-20 2021-05-21 圣邦微电子（北京）股份有限公司 一种运算放大器
CN113821069A (zh) * 2021-09-26 2021-12-21 歌尔微电子股份有限公司 源极跟随器、接口电路及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142219A (en) * 1991-05-01 1992-08-25 Winbond Electronics North America Corporation Switchable current-reference voltage generator
CN101557669A (zh) * 2009-03-11 2009-10-14 深圳市民展科技开发有限公司 一种高精度可控电流源
CN101694963A (zh) * 2009-09-22 2010-04-14 美芯晟科技（北京）有限公司 高精度低电压的电压电流转换电路
CN109765958A (zh) * 2019-03-29 2019-05-17 西安中颖电子有限公司 一种基于双环负反馈的恒流源驱动电路
CN112825476A (zh) * 2019-11-20 2021-05-21 圣邦微电子（北京）股份有限公司 一种运算放大器
CN112327986A (zh) * 2020-10-29 2021-02-05 电子科技大学 一种基于钳位的带隙基准电压源
CN113821069A (zh) * 2021-09-26 2021-12-21 歌尔微电子股份有限公司 源极跟随器、接口电路及电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种具有高稳定性的带隙基准电路;宋晶;刘诗斌;张勇;谭慧宇;;微电子学(第03期);444-447 *

Also Published As

Publication number Publication date
CN114415773A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US7402987B2 (en) Low-dropout regulator with startup overshoot control
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
JP5168910B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
CN108008757B (zh) 具有偏置电流升压的电压调节器
US5512848A (en) Offset comparator with common mode voltage stability
US7091710B2 (en) Low dropout voltage regulator providing adaptive compensation
USRE42335E1 (en) Single transistor-control low-dropout regulator
US7304540B2 (en) Source follower and current feedback circuit thereof
CN113517892B (zh) 高效电流源/电流槽dac
KR20100080958A (ko) 기준 바이어스 발생 회로
US11644854B2 (en) LDO, MCU, fingerprint module and terminal device
US11099590B2 (en) Indirect leakage compensation for multi-stage amplifiers
US9395730B2 (en) Voltage regulator
KR101387300B1 (ko) 위상 마진 보상 수단을 갖는 ｌｄｏ 및 그를 이용한 위상 마진 보상 방법
CN111290467B (zh) 工艺补偿的增益提升电压调节器
US7068024B1 (en) Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
US8040650B2 (en) Excess-current protection circuit and power supply
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
CN114415773B (zh) 高精度电流源电路
JP4259941B2 (ja) 基準電圧発生回路
CN102393781A (zh) 低压差线性稳压电路及***
US11237586B2 (en) Reference voltage generating circuit
US20220382308A1 (en) Voltage regulator
CN116027838A (zh) 低压差线性稳压器、稳压***及其极点的动态补偿方法
EP2197244B1 (en) Current source and current source arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant