CN114695355A - 半导体结构以及半导体结构的形成方法 - Google Patents

半导体结构以及半导体结构的形成方法 Download PDF

Info

Publication number
CN114695355A
CN114695355A CN202011598015.4A CN202011598015A CN114695355A CN 114695355 A CN114695355 A CN 114695355A CN 202011598015 A CN202011598015 A CN 202011598015A CN 114695355 A CN114695355 A CN 114695355A
Authority
CN
China
Prior art keywords
transistor
memory cell
channel region
width
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011598015.4A
Other languages
English (en)
Inventor
吴保磊
王晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011598015.4A priority Critical patent/CN114695355A/zh
Priority to EP21912952.5A priority patent/EP4191673A4/en
Priority to PCT/CN2021/102238 priority patent/WO2022142196A1/zh
Priority to US17/648,214 priority patent/US11348972B1/en
Publication of CN114695355A publication Critical patent/CN114695355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种半导体结构以及半导体结构的形成方法。其中，半导体结构，包括：衬底；第一晶体管，包括位于衬底内的第一沟道区域；第二晶体管，包括位于衬底内的第二沟道区域，第二沟道区域的面积与第一沟道区域的面积不同，且第一晶体管和第二晶体管具有公共源极或公共漏极；存储单元，与公共源极或公共漏极相连。本申请的半导体结构中第二晶体管的第二沟道区域的面积与第一晶体管的第一沟道区域的面积不同，可以适应读取与写入的不同要求，提高了数据读写的成功率。

Description

半导体结构以及半导体结构的形成方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构以及半导体结构的形成方法。
背景技术
存储器是计算机体系结构中的重要组成部分，对计算机的速度、集成度和功耗等都有决定性的影响。传统的存储器的基本单元通常通过串联连接的一个存储单元(如磁存储单元)和一个驱动晶体管实现读写功能。但是，基于磁存储单元的存储器的读写成功率对晶体管的电性要求不同，造成磁存储单元的读写成功率较低。
发明内容
基于此，有必要针对现有技术中的存储单元读写成功率较低的问题提供一种半导体结构以及半导体结构的形成方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构，其特征在于，包括：
衬底；
第一晶体管，包括位于所述衬底内的第一沟道区域；
第二晶体管，包括位于所述衬底内的第二沟道区域，所述第二沟道区域的面积与所述第一沟道区域的面积不同，且所述第一晶体管和所述第二晶体管具有公共源极或公共漏极；
存储单元，与所述公共源极或所述公共漏极相连。
本申请的半导体结构中第二晶体管的第二沟道区域的面积与第一晶体管的第一沟道区域的面积不同，可以适应读取与写入的不同要求，提高了数据读写的成功率。
在其中一个实施例中，包括：
所述存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
在其中一个实施例中，包括：
所述第一沟道区域具有第一宽度；
所述第二沟道区域具有第二宽度，其中，所述第二宽度大于所述第一宽度；
所述存储单元为磁存储单元，所述第一晶体管用于从所述磁存储单元读取数据，所述第二晶体管用于向所述磁存储单元写入数据。
在其中一个实施例中，所述衬底内还包括至少一个有源区，所述有源区中具有所述第一晶体管和所述第二晶体管；
所述第一晶体管和所述第二晶体管分布于所述有源区延伸方向的相对两侧。
在其中一个实施例中，还包括：
多条沿第一方向延伸的字线；
多个所述有源区呈错位排布，所述有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
在其中一个实施例中，在沿所述第一方向上，位于相邻的所述有源区中的所述第一晶体管与所述第二晶体管与同一条所述字线对应。
在其中一个实施例中，多个所述有源区中，每两个所述有源区构成有源区对，所述有源区对呈阵列排布；各所述有源区对中的两个所述有源区的所述第一晶体管相邻且相对设置。
在其中一个实施例中，还包括多条沿第一方向延伸的字线；所述字线包括沿第二方向交替排列的第一字线和第二字线；
所述第一字线贯穿位于同一列的所述有源区对中所述有源区的所述第一晶体管，所述第二字线贯穿位于同一列的所述有源区对中所述有源区的所述第二晶体管，且同一所述有源区对中的两个所述第一晶体管被同一所述第一字线贯穿。
在其中一个实施例中，所述有源区沿第二方向延伸，所述第一方向与所述第二方向垂直。
在其中一个实施例中，所述第二宽度为所述第一宽度的2～5倍。
一种半导体结构的形成方法，包括如下步骤：
提供衬底；
在所述衬底中形成第一晶体管和第二晶体管，所述第一晶体管包括位于所述衬底内的第一沟道区域，所述第二晶体管包括位于所述衬底内的第二沟道区域，所述第二沟道区域的面积与所述第一沟道区域的面积不同，且所述第一晶体管和所述第二晶体管具有公共源极或公共漏极；
形成存储单元，所述存储单元与所述公共源极或所述公共漏极相连。
在其中一个实施例中，所述存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
在其中一个实施例中，
所述第一沟道区域具有第一宽度；
所述第二沟道区域具有第二宽度，其中，所述第二宽度大于所述第一宽度；
所述存储单元为磁存储单元，所述第一晶体管用于从所述磁存储单元读取数据，所述第二晶体管用于向所述磁存储单元写入数据。
在其中一个实施例中，所述在所述衬底中形成第一晶体管和第二晶体管的具体步骤包括：
在所述衬底中形成有源区，所述有源区包括第一部分和第二部分且所述第二部分的宽度大于所述第一部分的宽度；
分别在所述有源区的第一部分和第二部分中形成第一栅极槽和第二栅极槽，所述有源区被所述第一栅极槽和所述第二栅极槽分割成所述第一端、所述第二端以及所述第一端和所述第二端之间的公共端；
填充栅极材料于所述第一栅极槽和所述第二栅极槽中，形成第一栅极和第二栅极。
在其中一个实施例中，所述第二宽度为所述第一宽度的2～5倍。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的结构示意图；
图2为一实施例中提供的半导体结构的平面示意图；
图3为另一实施例中提供的半导体结构的平面示意图；
图4为一实施例中提供的半导体结构的制备方法的流程图；
图5为一实施例中在衬底中形成第一晶体管和第二晶体管的流程图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
在一个实施例中，请参阅图1，提供一种半导体结构，包括衬底100、第一晶体管200、第二晶体管300以及存储单元400。
衬底100可以但不限于为硅衬底、氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。第一晶体管200以及第二晶体管300均形成于衬底100中。
第一晶体管200包括第一沟道区域210以及第一端220。第一沟道区域210位于衬底100内部，第一端220位于衬底100表面。
可以理解的是，第一沟道区域210可以为第一晶体管200打开时形成导电沟道的区域。
第一端220可以设置为源极，或者，第一端220也可以设置为漏极。
第二晶体管300包括第二沟道区域310以及第二端320。第二沟道区域310位于衬底100内部，第二端320位于衬底100表面。
同样地，可以理解的是，第二沟道区域310可以为第二晶体管300打开时形成导电沟道的区域。
第二端320可以设置为源极，或者，第二端320也可以设置为漏极。
第一晶体200的第一端220和第二晶体300的第二端320为重掺杂的源极或漏极，二者可以均连接信号线，进而可以进行数据的读取或者写入。
第一晶体管200和第二晶体管300具有公共端10，公共端10为第一晶体管200和第二晶体管300的公共源极或公共漏极。
存储单元400的一端连接公共端10，另一端可以连接位线BL。具体地，存储单元400可以通过导电插塞500分别与公共端10以及位线BL连接。
作为示例，存储单元400可以为电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
第二晶体管300的第二沟道区域310的面积与第一晶体管200的第一沟道区域210的面积不同。具体的，如图1所示，第一晶体管200和第二晶体管300具有公共端10，公共端10可以为第一晶体管200和第二晶体管300的公共源极或公共漏极，公共端10和第一端220之间的衬底100的表面区域为第一晶体管200的第一沟道区域210，公共端10和第二端320之间的衬底100的表面区域为第二晶体管300的第二沟道区域310。第一沟道区域210的面积可以为第一沟道区域210在衬底100上的表面积；所述第二沟道区域310的面积可以为第二沟道区域310在衬底100上的表面积；如图1所述，第一沟道区域210在衬底100上为U形，第一沟道区域210的面积可以为所述U形的底部面积和所述U形的侧壁面积之和。同理，第二沟道区域310在衬底100上为U形，第二沟道区域310的面积可以为所述U形的底部面积和所述U形的侧壁面积之和。
因此，本实施例中的半导体结构可以适应读取与写入的不同要求，提高了数据读写的成功率。
在一个实施例中，第一沟道区域210具有第一宽度；第二沟道区域310具有第二宽度，其中，所述第二宽度大于所述第一宽度。如图1所示，第一沟道区域210的第一宽度可以为第一沟道区域210与第一端220相交的线长，第二沟道区域310的第二宽度可以为第二沟道区域310与第二端320相交的线长。
例如，当存储单元400为磁存储单元，其可以包括磁隧道结MTJ。此时，可以选取具有较小宽度的第一沟道区域210的第一晶体管200作为数据读取用晶体管，而具有较大宽度的第二沟道区域310的第二晶体管300作为数据写入用晶体管。
具体的，当从存储单元400读取数据时，打开第一晶体管200，关闭第二晶体管300；当向存储单元400写入数据时，关闭第一晶体管200，打开第二晶体管300。通过将所述第二宽度设置为大于所述第一宽度，使得第二晶体管300的驱动电流大于第一晶体管200的驱动电流，从而满足第一晶体管200与第二晶体管300驱动电流不同的要求。此时，可以同时降低数据的误读率与误写率，从而提高数据的读写成功率。
进一步的，半导体结构还可以包括底部电极BE和顶部电极TM，底部电极BE和顶部电极TM分别位于磁隧道结MTJ的底部和顶部。
在一个实施例中，所述第二宽度为所述第一宽度的2～5倍。此时，既能有效增加第二晶体管的驱动电流，又能避免宽度过大导致占用面积过大进而降低存储密度的问题。
在一个实施例中，请参阅图2或者图3，衬底100内还包括至少一个有源区110。有源区110形成于衬底100中。第一晶体管200与第二晶体管300形成于有源区110之中。一个有源区110与一个存储单元相对应。
作为示例，具体地，请同时参阅图1，可以对衬底100进行离子注入形成第一导电类型的阱区。第一导电类型可以为P型，也可以为N型。当第一导电类型为P型时，第一晶体管200的第一端220、第二晶体管300的第二端320以及第一晶体管200和第二晶体管300的公共端10为N型。当第一导电类型为N型时，第一晶体管200的第一端220、第二晶体管300的第二端320以及第一晶体管200和第二晶体管300的公共端10为P型。
衬底100上还可以形成浅沟槽隔离结构(STI)，通过浅沟槽隔离结构于衬底100内隔离出多个有源区110。于有源区110中形成第一晶体管200与第二晶体管300。
在本实施例中，第一晶体管200和第二晶体管300分布于有源区110延伸方向的相对两侧。并且，位于有源区110中的第一晶体管200和第二晶体管300具有公共端10。
公共端10可以连接存储单元，其可以为源极，也可以为漏极。
在本实施例中，第一晶体管200与第二晶体管300公用公共端10，进而可以有效控制存储单元的读写操作，从而提高数据的读写成功率。
在一个实施例中，请参阅图2，半导体结构还包括多条沿第一方向延伸的字线WL。字线WL用于为第一晶体管200以及第二晶体管300提供栅压信号。
字线WL对应有源区110的部分可以作为第一晶体管200的第一栅极230和/或第二晶体管300的第二栅极330。具体的，如图1和图2所示，字线WL可以为埋入式字线，两条字线WL穿过同一个有源区110；字线WL和有源区110交叠的部分可以分别为第一晶体管200的第一栅极230和/或第二晶体管300的第二栅极330。第一栅极230的底部和侧壁与第一晶体管200的第一沟道区域210相对，第二栅极330的底部和侧壁与第二晶体管300的第二沟道区域320相对。
在本实施例中，多个有源区110呈错位排布。并且，各个有源区110沿第二方向延伸，而第二方向相对于第一方向倾斜一预设角度。所述预设角度可以为15°～30°之间。
此时，在有限的衬底空间内，可以排布更多个有源区，进而提高存储单元的密度。
进一步地，在沿第二方向上，位于相邻的有源区110中的第一晶体管200与第二晶体管300相对设置。
此时，各个有源区110呈错位阵列排布。各个有源区110的排布更加规则，从而使得形成的存储器各处性能更加均匀稳定，且便于版图设计。
更进一步地，在沿第一方向上，位于相邻的有源区110中的第一晶体管200与第二晶体管300与同一条字线WL对应。
此时，可以进一步提高衬底100内的有源区110的密度，进而提高存储单元的密度。
在一个实施例中，请参阅图3，多个有源区110中，每两个有源区110构成有源区对。并且，有源区对呈阵列排布。同时，各有源区对中的两个有源区110的第一晶体管200相邻且相对设置。
此时，每个有源区对的中央部位，可以并排设置两个第一晶体管200，从而可以有效节省衬底空间。因此，在有限的衬底空间内，可以排布更多个有源区，进而提高存储单元的密度。
进一步地，半导体结构还可以包括多条沿第一方向延伸的字线WL。同时，可以设置字线WL可以包括沿第二方向交替排列的第一字线WL1和第二字线WL2。
第一字线WL1贯穿位于同一列的有源区对中有源区的第一晶体管200，第二字线WL2贯穿位于同一列的有源区对中有源区的第二晶体管300。
并且，同一有源区对中的两个第一晶体管200被同一第一字线WL1贯穿。此时，可以进一步提高衬底100内的有源区110的密度，进而提高存储单元的密度。
更进一步地，有源区110的延伸方向为第二方向。此时，可以设置第一方向与第二方向垂直，进而便于字线WL的布局设计。
在一个实施例中，请参阅图4，提供一种半导体结构的形成方法，包括如下步骤：
步骤S1，提供衬底100；
步骤S2，在衬底100中形成第一晶体管200和第二晶体管300，第一晶体管200包括位于衬底100内的第一沟道区域210，第二晶体管300包括位于衬底100内的第二沟道区域310，第二沟道区域310的面积与第一沟道区域110的面积不同，且第一晶体管200和第二晶体管300具有公共源极或公共漏极；
步骤S3，形成存储单元400，存储单元400与所述公共源极或公共漏极相连。
其中，衬底100可以但不限于为硅衬底、氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。
第一晶体管200包括第一沟道区域210以及第一端220。第一沟道区域210位于衬底100内部，第一端220位于衬底100表面。
第一沟道区域210可以为第一晶体管200打开时形成导电沟道的区域。第一端220可以为漏极或源极。
第二晶体管300包括第二沟道区域310以及第二端320。第二沟道区域310位于衬底100内部，第二端320位于衬底100表面。
同样地，可以理解的是，第二沟道区域310可以为第二晶体管300打开时形成导电沟道的区域。
第二端320可以设置为源极或漏极。
存储单元400为可以实现存储功能的器件单元。作为示例，存储单元400可以为电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
第二晶体管300的第二沟道区域310的面积与第一晶体管200的第一沟道区域210的面积不同。
具体的，如图1所示，第一晶体管200和第二晶体管300具有公共端10，公共端10可以为第一晶体管200和第二晶体管300的公共源极或公共漏极，公共端10和第一端220之间的衬底100的表面区域为第一晶体管200的第一沟道区域210，公共端10和第二端320之间的衬底100的表面区域为第二晶体管300的第二沟道区域310。
第一沟道区域210的面积可以为第一沟道区域210在衬底100上的表面积；所述第二沟道区域310的面积可以为第二沟道区域310在衬底100上的表面积；如图1所述，第一沟道区域210在衬底100上为U形，第一沟道区域210的面积可以为所述U形的底部面积和所述U形的侧壁面积之和。同理，第二沟道区域310在衬底100上为U形，第二沟道区域310的面积可以为所述U形的底部面积和所述U形的侧壁面积之和。
因此，本实施例方法形成的半导体结构可以适应不同的读取与写入的不同要求，提高了数据读写的成功率。
在一个实施例中，第一沟道区域210具有第一宽度；第二沟道区域310具有第二宽度，其中，所述第二宽度大于所述第一宽度。
如图1所示，第一沟道区域210的第一宽度可以为第一沟道区域210与第一端220相交的线长，第二沟道区域310的第二宽度可以为第二沟道区域310与第二端320相交的线长。
例如，当存储单元400为磁存储单元，其可以包括磁隧道结(MTJ)。此时，可以选取具有较小宽度的第一沟道区域210的第一晶体管200作为数据读取用晶体管，而具有较大宽度的第二沟道区域310的第二晶体管300作为数据写入用晶体管。
具体的，当从存储单元400读取数据时，打开第一晶体管200，关闭第二晶体管300；当向存储单元400写入数据时，关闭第一晶体管200，打开第二晶体管300。通过将所述第二宽度设置为大于所述第一宽度，使得第二晶体管300的驱动电流大于第一晶体管200的驱动电流，从而满足第一晶体管200与第二晶体管300驱动电流不同的要求。此时，可以同时降低数据的误读率与误写率，从而提高数据的读写成功率。
在一个实施例中，所述第二宽度为所述第一宽度的2～5倍。此时，既能有效增加第二晶体管的驱动电流，又能避免宽度过大导致占用面积过大进而降低存储密度的问题。
在一个实施例中，请参阅图5以及图1，步骤S2的具体步骤包括：
步骤S21，在衬底100中形成有源区110，有源区110包括第一部分和第二部分且第二部分的宽度大于第一部分的宽度；
步骤S22，分别在有源区110的第一部分和第二部分中形成第一栅极槽110a和第二栅极槽110b，有源区被第一栅极槽110a和第二栅极槽110b分割成第一端220、第二端320以及第一端220和第二端320之间的公共端10；
步骤S23，填充栅极材料于第一栅极槽110a和第二栅极槽110b中，形成第一栅极230和第二栅极330。
其中，第一栅极230为第一晶体管200的栅极，第二栅极330为第二晶体管300的栅极。第一栅极230的底部和侧壁与第一沟道区域210相对。第二栅极330的底部和侧壁与第二沟道区域310相对。
即，第一晶体管200包括第一栅极230、第一沟道区域210、第一端220以及公共端10。第一端220以及公共端10分别为第一晶体管200的漏极和源极。可以理解的是，第一栅极230与第一沟道区域210之间还可以具有第一栅介质层240(如氧化层)。
第二晶体管300包括第二栅极330、第二沟道区域310、第二端320以及公共端10。第二端320以及公共端10分别为第二晶体管300的漏极和源极。可以理解的是，第二栅极330与第二沟道区域230之间具有第二栅介质层340(如氧化层)。
第一晶体管200与第二晶体管300公用公共端10，进而可以有效提高空间利用率，从而降低器件体积。公共端10可以为第一晶体管200和第二晶体管300的公共源极或公共漏极。
在本实施例中，第一晶体管200的栅极(第一栅极)与第二晶体管300的栅极(第二栅极)均为为埋入式栅极结构。
当然，本申请并不以此为限制，第一晶体管200以及第二晶体管300的栅极也可以为其他形式(例如平面栅极)。
在一个实施例中，请参阅图2，半导体结构的形成方法还包括：在衬底100内形成多条沿第一方向延伸的字线WL。
作为示例，字线WL可以形成于第一栅极槽110a和第二栅极槽110b中。字线WL对应有源区110的部分可以作为第一晶体管200的第一栅极230和/或第二晶体管300的第二栅极330。
多个有源区110呈错位排布，有源区110沿第二方向延伸，且第二方向相对于第一方向倾斜一预设角度。
此时，在有限的衬底空间内，可以排布更多个有源区，进而提高存储单元的密度。
在一个实施例中，在沿第二方向上，位于相邻的有源区中的第一晶体管与第二晶体管相对设置；在沿第一方向上，位于相邻的有源区中的第一晶体管与第二晶体管与同一条字线对应。
在一个实施例中，请参阅图3，多个有源区110中，每两个有源区110构成有源区对，有源区对呈阵列排布，有源区沿第二方向延伸；各有源区对中的两个有源区110的第一晶体管200相邻且相对设置。
在一个实施例中，半导体结构的形成方法还包括在衬底内形成多条沿第一方向延伸的字线WL。字线WL包括沿第二方向交替排列的第一字线WL1和第二字线WL2。第一字线WL1贯穿位于同一列的有源区对中有源区的第一晶体管200，第二字线贯穿位于同一列的有源区对中有源区的第二晶体管300，且同一有源区对中的两个第一晶体管200被同一第一字线WL1贯穿。
在一个实施例中，有源区沿第二方向延伸，第一方向与第二方向垂直。
关于半导体结构的形成方法的具体限定可以参见上文中对于半导体结构的限定，在此不再赘述。
在本说明书的描述中，参考术语“一个实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种半导体结构，其特征在于，包括：
衬底；
第一晶体管，包括位于所述衬底内的第一沟道区域；
第二晶体管，包括位于所述衬底内的第二沟道区域，所述第二沟道区域的面积与所述第一沟道区域的面积不同，且所述第一晶体管和所述第二晶体管具有公共源极或公共漏极；
存储单元，与所述公共源极或所述公共漏极相连。
2.根据权利要求1所述的半导体结构，其特征在于，包括：
所述存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
3.根据权利要求2所述的半导体结构，其特征在于，包括：
所述第一沟道区域具有第一宽度；
所述第二沟道区域具有第二宽度，其中，所述第二宽度大于所述第一宽度；
所述存储单元为磁存储单元，所述第一晶体管用于从所述磁存储单元读取数据，所述第二晶体管用于向所述磁存储单元写入数据。
4.根据权利要求1所述的半导体结构，其特征在于，所述衬底内还包括至少一个有源区，所述有源区中具有所述第一晶体管和所述第二晶体管；
所述第一晶体管和所述第二晶体管分布于所述有源区延伸方向的相对两侧。
5.根据权利要求4所述的半导体结构，其特征在于，还包括：
多条沿第一方向延伸的字线；
多个所述有源区呈错位排布，所述有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
6.根据权利要求5所述的半导体结构，其特征在于，在沿所述第一方向上，位于相邻的所述有源区中的所述第一晶体管与所述第二晶体管与同一条所述字线对应。
7.根据权利要求4所述的半导体结构，其特征在于，多个所述有源区中，每两个所述有源区构成有源区对，所述有源区对呈阵列排布；各所述有源区对中的两个所述有源区的所述第一晶体管相邻且相对设置。
8.根据权利要求7所述的半导体结构，其特征在于，还包括多条沿第一方向延伸的字线；所述字线包括沿第二方向交替排列的第一字线和第二字线；
所述第一字线贯穿位于同一列的所述有源区对中所述有源区的所述第一晶体管，所述第二字线贯穿位于同一列的所述有源区对中所述有源区的所述第二晶体管，且同一所述有源区对中的两个所述第一晶体管被同一所述第一字线贯穿。
9.根据权利要求8所述的半导体结构，其特征在于，所述有源区沿第二方向延伸，所述第一方向与所述第二方向垂直。
10.根据权利要求3所述的半导体结构，其特征在于，所述第二宽度为所述第一宽度的2～5倍。
11.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底中形成第一晶体管和第二晶体管，所述第一晶体管包括位于所述衬底内的第一沟道区域，所述第二晶体管包括位于所述衬底内的第二沟道区域，所述第二沟道区域的面积与所述第一沟道区域的面积不同，且所述第一晶体管和所述第二晶体管具有公共源极或公共漏极；
形成存储单元，所述存储单元与所述公共源极或所述公共漏极相连。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于：
所述存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于：
所述第一沟道区域具有第一宽度；
所述第二沟道区域具有第二宽度，其中，所述第二宽度大于所述第一宽度；
所述存储单元为磁存储单元，所述第一晶体管用于从所述磁存储单元读取数据，所述第二晶体管用于向所述磁存储单元写入数据。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述在所述衬底中形成第一晶体管和第二晶体管的具体步骤包括：
在所述衬底中形成有源区，所述有源区包括第一部分和第二部分且所述第二部分的宽度大于所述第一部分的宽度；
分别在所述有源区的第一部分和第二部分中形成第一栅极槽和第二栅极槽，所述有源区被所述第一栅极槽和所述第二栅极槽分割成第一端、第二端以及所述第一端和所述第二端之间的公共端；
填充栅极材料于所述第一栅极槽和所述第二栅极槽中，形成第一栅极和第二栅极。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第二宽度为所述第一宽度的2～5倍。
CN202011598015.4A 2020-12-29 2020-12-29 半导体结构以及半导体结构的形成方法 Pending CN114695355A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011598015.4A CN114695355A (zh) 2020-12-29 2020-12-29 半导体结构以及半导体结构的形成方法
EP21912952.5A EP4191673A4 (en) 2020-12-29 2021-06-25 SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
PCT/CN2021/102238 WO2022142196A1 (zh) 2020-12-29 2021-06-25 半导体结构及其制造方法
US17/648,214 US11348972B1 (en) 2020-12-29 2022-01-18 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011598015.4A CN114695355A (zh) 2020-12-29 2020-12-29 半导体结构以及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114695355A true CN114695355A (zh) 2022-07-01

Family

ID=82131609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011598015.4A Pending CN114695355A (zh) 2020-12-29 2020-12-29 半导体结构以及半导体结构的形成方法

Country Status (4)

Country Link
US (1) US11348972B1 (zh)
EP (1) EP4191673A4 (zh)
CN (1) CN114695355A (zh)
WO (1) WO2022142196A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967531B2 (en) * 2020-12-29 2024-04-23 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316427A (ja) * 1995-05-22 1996-11-29 Seiko Epson Corp 半導体集積回路装置
US6121080A (en) * 1998-11-06 2000-09-19 United Microelectronics Corp. Electronic discharge protective circuit for DRAM
KR100502410B1 (ko) * 2002-07-08 2005-07-19 삼성전자주식회사 디램 셀들
JP2005340356A (ja) 2004-05-25 2005-12-08 Hitachi Ltd 半導体記憶装置
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2006303377A (ja) 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
US7339814B2 (en) * 2005-08-24 2008-03-04 Infineon Technologies Ag Phase change memory array having equalized resistance
JP4446202B2 (ja) 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
KR100791008B1 (ko) * 2006-12-26 2008-01-04 삼성전자주식회사 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품
US7817454B2 (en) * 2007-04-03 2010-10-19 Micron Technology, Inc. Variable resistance memory with lattice array using enclosing transistors
JP5502635B2 (ja) 2010-03-08 2014-05-28 株式会社東芝 半導体記憶装置
KR101095745B1 (ko) 2010-04-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2014049725A (ja) 2012-09-04 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9018691B2 (en) * 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
CN105321563B (zh) * 2014-06-17 2019-07-12 华邦电子股份有限公司 非易失性半导体存储器
CN104134456A (zh) 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元
CN106158751B (zh) 2015-04-09 2019-07-05 华邦电子股份有限公司 动态随机存取存储装置的制造方法
CN104900671A (zh) * 2015-04-14 2015-09-09 宁波时代全芯科技有限公司 相变化记忆体
KR20170013457A (ko) 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 전자 장치 제조 방법
KR102381342B1 (ko) * 2015-09-18 2022-03-31 삼성전자주식회사 게이트를 갖는 반도체 소자의 형성 방법
KR102450577B1 (ko) 2016-08-12 2022-10-11 삼성전자주식회사 반도체 소자
KR20180062812A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 이종의 메모리 소자들을 포함하는 집적회로 소자 및 그 제조 방법
KR102378471B1 (ko) 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20200061871A (ko) 2018-11-26 2020-06-03 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN111755386A (zh) 2019-03-29 2020-10-09 长鑫存储技术有限公司 半导体结构的制作方法
US10854617B2 (en) 2019-04-09 2020-12-01 Micron Technology, Inc. Integrated components which have both horizontally-oriented transistors and vertically-oriented transistors
CN209641689U (zh) 2019-04-10 2019-11-15 长鑫存储技术有限公司 磁性随机存储器
CN110111822B (zh) 2019-05-07 2021-03-02 江南大学 一种具有较高工作频率的mram
CN110943102B (zh) 2019-11-12 2023-07-18 华中科技大学 一种高密度的相变存储器三维集成电路结构

Also Published As

Publication number Publication date
EP4191673A4 (en) 2024-03-13
US11348972B1 (en) 2022-05-31
WO2022142196A1 (zh) 2022-07-07
EP4191673A1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
US8471232B2 (en) Resistive memory devices including vertical transistor arrays and related fabrication methods
US8389357B2 (en) Method of fabricating a memory device having a memory array including a plurality of memory cell transistors arranged in rows and columns
US7619279B2 (en) Three dimensional flash cell
US7679963B2 (en) Integrated circuit having a drive circuit
US6657250B1 (en) Vertical flash memory cell with buried source rail
US20040102007A1 (en) Vertical floating gate transistor
KR102359065B1 (ko) 집적 회로 구성
CN115020480A (zh) 半导体结构
US8059469B2 (en) Semiconductor device including driving transistors
CN101777559A (zh) 一种自对准的垂直式半导体存储器器件及存储器阵列
CN1325549A (zh) 铁电晶体管、其在存储单元***内的应用及其制法
CN114695355A (zh) 半导体结构以及半导体结构的形成方法
KR20100119625A (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
CN114203806A (zh) 存储器结构
CN112466892A (zh) 存储器、集成电路存储器及制造存储器的方法
US8362535B2 (en) Layout structure of non-volatile memory device
CN101246891A (zh) 非易失性存储装置及其制造方法
CN113540092B (zh) 半导体结构及其形成方法
CN115295549A (zh) 半导体结构及其形成方法
CN114695354A (zh) 半导体结构及其形成方法
CN113540094A (zh) 半导体结构及其形成方法
CN114695352A (zh) 半导体结构及其形成方法
CN114695353A (zh) 半导体结构及其形成方法
CN114335185A (zh) 具有设置在字线栅上方的擦除栅的***栅双位非易失性存储器单元及其制备方法
US9831250B2 (en) Static random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination