CN113540092B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113540092B
CN113540092B CN202110794375.XA CN202110794375A CN113540092B CN 113540092 B CN113540092 B CN 113540092B CN 202110794375 A CN202110794375 A CN 202110794375A CN 113540092 B CN113540092 B CN 113540092B
Authority
CN
China
Prior art keywords
structures
active
substrate
isolation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110794375.XA
Other languages
English (en)
Other versions
CN113540092A (zh
Inventor
余兴
华文宇
刘藩东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN202110794375.XA priority Critical patent/CN113540092B/zh
Publication of CN113540092A publication Critical patent/CN113540092A/zh
Application granted granted Critical
Publication of CN113540092B publication Critical patent/CN113540092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：第一衬底，第一衬底包括沿第一方向间隔排列的若干第一有源区组和若干第二有源区组，第一有源区组包括若干第一有源区，第二有源区组包括若干第二有源区，第一投影和第二投影是形状相同的矩形；位于若干第一有源区和若干第二有源区之间的第一隔离层；相互独立的若干字线栅结构，字线栅结构位于第一衬底和第一隔离层内；若干位线结构，每个位线结构位于1个第一有源区组或1个第二有源区组上；若干电容结构，电容结构和位线结构分别位于第一衬底相对的两个表面上。所述半导体结构能够改善动态随机存取存储器的性能，降低形成动态随机存取存储器的工艺难度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。
动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。
现有的动态随机存取存储器还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以改善动态随机存取存储器的性能，降低形成动态随机存取存储器的工艺难度。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一衬底，所述第一衬底包括若干第一有源区组和若干第二有源区组，若干第一有源区组和若干第二有源区组沿第一方向间隔排列，每个第一有源区组包括沿第二方向排列的若干第一有源区，每个第二有源区组包括沿第二方向排列的若干第二有源区，所述第一方向和第二方向互相垂直，所述第一有源区在第一衬底表面具有第一投影，所述第二有源区在第一衬底表面具有第二投影，所述第一投影和第二投影是形状相同的矩形，并且，相邻的第一投影和第二投影的中心线在第二方向上不重合；位于若干第一有源区和若干第二有源区之间的第一隔离层；相互独立的若干字线栅结构，所述字线栅结构位于所述第一衬底和第一隔离层内，所述字线栅结构沿第一方向延伸且沿第二方向排布，每个字线栅结构沿第一方向贯穿在所述第二方向上相邻的1排第一有源区和1排第二有源区；若干位线结构，每个位线结构位于1个第一有源区组或1个第二有源区组上；位于若干第一有源区和若干第二有源区上的若干电容结构，并且，所述电容结构和位线结构分别位于第一衬底相对的两个表面上。
可选的，还包括：位于第一衬底内的若干第二隔离结构，在垂直于第一衬底表面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
可选的，所述第一衬底包括相对的第一面和第二面，所述位线结构位于所述第一面上，所述电容结构位于所述第二面上，所述第二面暴露出所述第二隔离结构的底面。
可选的，位于每个第一有源区和每个第二有源区的第一面的第一掺杂区，并且，在所述第二方向上，每个位线结构与1列第一有源区或1列第二有源区的第一掺杂区电连接。
可选的，所述第二隔离结构在朝向第一面的方向上的顶面高于所述字线栅结构高度的二分之一。
可选的，在若干电容结构中，每2个电容结构位于1个第一有源区或1个第二有源区的第二面上，并且，在所述第二方向上，所述2个电容结构分别位于贯穿所述1个第一有源区或1个第二有源区的第二隔离结构的两侧。
可选的，位于每个第一有源区和每个第二有源区的第二面的第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第二面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度，并且，每个电容结构与所述第二隔离结构的两侧中的一侧的第二掺杂区电连接。
可选的，所述电容结构在第二面的投影与所述第二掺杂区至少部分重合。
可选的，所述第一衬底包括相对的第一面和第二面，所述电容结构位于所述第一面上，所述位线结构位于所述第一面上，所述第一面暴露出所述第二隔离结构的顶面。
可选的，位于每个第一有源区和每个第二有源区的第二面的第一掺杂区，并且，在所述第二方向上，每个位线结构与1列第一有源区或1列第二有源区的第一掺杂区电连接。
可选的，所述第二隔离结构在朝向第二面的方向上的底面低于所述字线栅结构高度的二分之一。
可选的，在若干电容结构中，每2个电容结构位于1个第一有源区或1个第二有源区的第一面上，并且，在所述第二方向上，所述2个电容结构分别位于贯穿所述1个第一有源区或1个第二有源区的第二隔离结构的两侧。
可选的，位于每个第一有源区和每个第二有源区的第一面的第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第一面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度，并且，每个电容结构与所述第二隔离结构的两侧中的一侧的第二掺杂区电连接。
可选的，所述电容结构在第一面的投影与所述第二掺杂区至少部分重合。
可选的，还包括：位于每个第一掺杂区上的第一导电结构。
可选的，还包括：位于每个电容结构与第二掺杂区之间的第二导电结构。
可选的，所述字线栅结构的顶面低于所述第一隔离层的顶面，所述半导体结构还包括：位于字线栅结构顶面的覆盖介质层，所述覆盖介质层还位于所述第一隔离层内。
可选的，相邻的第一投影的中心之间、相邻的第二投影的中心之间沿第一方向具有相等的间距W1，所述间距W1＝2T1，所述T1是相邻的位线投影沿第一方向同一侧的边缘之间的间距，所述位线投影是位线结构在第一衬底表面的投影。
可选的，相邻的第一投影的中心之间、相邻的第二投影的中心之间沿第二方向具有相等的间距W2，所述间距W2＝2T2，所述T2是相邻的字线投影沿第二方向同一侧的边缘之间的间距，所述字线投影是字线栅结构在第一衬底表面的投影。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供第一衬底，所述第一衬底包括若干第一有源区组和若干第二有源区组，若干第一有源区组和若干第二有源区组沿第一方向间隔排列，每个第一有源区组包括沿第二方向排列的若干第一有源区，每个第二有源区组包括沿第二方向排列的若干第二有源区，所述第一方向和第二方向互相垂直，所述第一有源区在第一衬底表面具有第一投影，所述第二有源区在第一衬底表面具有第二投影，所述第一投影和第二投影是形状相同的矩形，并且，相邻的第一投影和第二投影的中心线在第二方向上不重合；在若干第一有源区和若干第二有源区之间形成第一隔离层；在所述第一衬底和第一隔离层内形成相互独立的若干字线栅结构，所述字线栅结构沿第一方向延伸且沿第二方向排布，每个字线栅结构沿第一方向贯穿在所述第二方向上相邻的1排第一有源区和1排第二有源区；在形成所述字线栅结构之后，形成若干位线结构，每个位线结构位于1个第一有源区组或1个第二有源区组上；在形成所述字线栅结构之后，在若干第一有源区和若干第二有源区上形成若干电容结构，并且，所述电容结构和位线结构分别位于第一衬底相对的两个表面上。
可选的，若干所述字线栅结构的形成方法包括：在第一隔离层、若干第一有源区和若干第二有源区内形成若干第一凹槽，若干第一凹槽沿第一方向延伸且沿第二方向排列，第一凹槽的深度小于第一隔离层的高度，每个第一凹槽的内壁面暴露出所述第一隔离层、以及在第二方向上相邻的1排第一有源区和1排第二有源区；在若干第一凹槽内形成若干所述字线栅结构。
可选的，所述字线栅结构的顶面低于所述第一隔离层的顶面，所述半导体结构的形成方法还包括：在形成若干字线栅结构之后，在所述第一凹槽内形成覆盖介质层，所述覆盖介质层位于所述字线栅结构顶面。
可选的，在垂直于第一衬底表面的方向上，所述第一衬底包括相对的第一面和第二面，所述位线结构位于所述第一面上，所述电容结构位于所述第二面上。
可选的，还包括：在形成所述字线栅结构之后，且在形成所述位线结构之前，在每个第一有源区和每个第二有源区的第一面形成第一掺杂区。
可选的，还包括：提供第二衬底；在形成所述位线结构之后，键合所述第一衬底和第二衬底，所述第一面朝向所述第二衬底的表面。
可选的，还包括：键合所述第一衬底和第二衬底后，自所述第二面平坦化所述第一衬底，直至暴露出第一隔离层底面；自所述第二面平坦化所述第一衬底后，在所述第一衬底内形成若干第二隔离结构，所述第二面暴露出所述第二隔离结构，在垂直于第二面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
可选的，还包括：在形成所述第二隔离结构之后，且在形成若干电容结构之前，在每个第一有源区和每个第二有源区的第二面形成第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第二面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度。
可选的，所述第一衬底包括相对的第一面和第二面，所述电容结构位于所述第一面上，所述位线结构位于所述第二面上。
可选的，还包括：在形成所述字线栅结构之后，且在形成所述电容结构之前，在所述第一衬底内形成若干第二隔离结构，所述第一面暴露出所述第二隔离结构，在垂直于第一面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
可选的，还包括：在形成第二隔离结构之后，且在形成电容结构之前，在每个第一有源区和每个第二有源区的第一面形成第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，并且，在垂直于第一面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度。
可选的，还包括：提供第二衬底；在形成所述电容结构之后，键合所述第一衬底和第二衬底，所述第一面朝向所述第二衬底的表面。
可选的，还包括：键合所述第一衬底和第二衬底后，自所述第二面平坦化所述第一衬底，直至暴露出第一隔离层底面；自所述第二面平坦化所述第一衬底后，且在形成位线结构之前，在每个第一有源区和每个第二有源区的第二面形成第一掺杂区。
可选的，还包括：在形成位线结构之前，在每个第一掺杂区上形成第一导电结构。
可选的，还包括：在形成电容结构之前，在所述第二隔离结构沿第二方向每一侧的第二掺杂区上形成第二导电结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明的技术方案提供的半导体结构中，一方面，由于位线结构和电容结构分别位于第一衬底相对的两个表面，同时，所述字线栅极结构位于第一隔离层和第一衬底内，因此，半导体结构的布线更简单，并且，位线结构与电容结构之间间距较大，从而，降低了布线产生的寄生电容、位线结构与电容结构之间产生的寄生电容等，由此，降低了存储器的电容制造难度。。另一方面，通过第一投影和第二投影的形状、若干第一有源区和若干第二有源区的排列方式、以及字线栅结构的位置和排列方式，能够高效地利用垂直于第一衬底表面的方向上的空间，因此，极大地节约了沿第一衬底表面方向上需要占用的面积，从而，有效提高存储阵列单元的密度，提升了存储容量，以提升半导体结构的性能。
本发明的技术方案提供的半导体结构的形成方法中，一方面，由于在第一衬底相对的两个表面上分别形成位线结构和电容结构，并且，在所述第一隔离层和第一衬底内形成字线栅结构，因此，电容结构、字线栅结构、位线结构三者位置之间无需互相避让，从而，能够简化字线栅结构和位线结构的布线方式，并提高电容结构的排布位置的自由度，从而，降低了制造工艺的难度。另一方面，通过第一投影和第二投影的形状、以及若干第一有源区和若干第二有源区的排列方式，能够使若干第一有源区和若干第二有源区以均匀的网格形式分布在第一衬底中，因此，在第一衬底相对的两个表面中的一个表面上形成位线结构或电容结构的过程中，对于第一衬底表面进行的平坦化工艺在第一衬底的各区域的停止位置能够接近或相同，从而，有利于使半导体结构各区域的特性的统一性好。此外，通过第一投影和第二投影的形状、若干第一有源区和若干第二有源区的排列方式、以及字线栅结构的位置和排列方式，能够高效地利用垂直于第一衬底表面的方向上的空间，从而，极大地节约了沿第一衬底表面方向上需要占用的面积，有效提高了存储阵列单元的密度，提高了存储容量，以提升半导体结构的性能。
附图说明
图1是一实施例中半导体结构的结构示意图；
图2至图21是本发明一实施例的半导体结构的形成方法中各步骤的结构示意图；
图22至图31是本发明另一实施例的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
如背景技术所述，现有的动态随机存取存储器还有待改善。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的结构示意图。
请参考图1，包括：衬底100；位于衬底100内的字线栅极结构101；位于字线栅极结构101两侧衬底100内的源掺杂区103和漏掺杂区102；通过源插塞104与源掺杂区103电连接的位线结构105；通过电容插塞106与漏掺杂区102电连接的电容结构107。
所述半导体结构的形成过程为：先形成源掺杂区103和漏掺杂区102，再在衬底100内形成字线栅极结构101，然后形成源插塞104和位线结构105，再形成电容插塞106，最后形成电容结构107。所述半导体结构的沟道为U型，源掺杂区103和漏掺杂区102在字线栅极结构101的水平两侧。位线结构105和电容结构107在晶体管的同侧，在加工工艺上都位于衬底的上方。
一方面，电容结构107的电容插塞106需要穿过位线结构105，使得整体的工艺复杂度较高，对于光刻工艺和对准度有极高的要求。另一方面，晶体管的沟道方向沿着衬底100表面的方向延伸，因此，源掺杂区103、漏掺杂区102和晶体管中的沟道占用了大量的衬底100的表面积，导致动态随机存取存储器的集成度低、存储容量少。
为解决上述技术问题，本发明的技术方案提供一种半导体结构及其形成方法，通过位线结构和电容结构分别位于第一衬底相对的两个表面，同时，所述字线栅极结构位于第一隔离层和第一衬底内，从而，能够简化布线、减少寄生电容。同时，通过第一投影和第二投影的形状、若干第一有源区和若干第二有源区的排列方式、以及字线栅结构的位置和排列方式，能够高效地利用垂直于第一衬底表面的方向上的空间，因此，极大地节约了沿第一衬底表面方向上需要占用的面积，从而，有效提高存储阵列单元的密度，提高了存储容量，以提升半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图21是本发明一实施例的半导体结构的形成方法中各步骤的结构示意图。
请参考图2至图4，图2是图3和图4中沿方向M的俯视结构示意图，图3是图2中沿A1-A2方向的剖面结构示意图，图4是图2中沿方向A3-A4的剖面结构示意图，提供第一衬底200。
所述第一衬底200包括：若干第一有源区组I和若干第二有源区组II，若干第一有源区组I和若干第二有源区组II沿第一方向X间隔排列。
每个所述第一有源区组I包括沿第二方向Y排列的若干第一有源区201，每个所述第二有源区组II包括沿第二方向Y排列的若干第二有源区202。所述第二方向Y与所述第一方向X互相垂直。
所述第一有源区201在所述第一衬底200表面具有第一投影2011，所述第二有源区202在第一衬底200表面具有第二投影2021。
在本实施例中，所述第一投影2011和第二投影2021是形状相同的矩形，相邻的第一投影2011和第二投影2021的中心线在第二方向Y上不重合。
在本实施例中，所述矩形沿第二方向Y延伸。因此，提高了形成的半导体结构的集成度的同时，还有利于使后续形成的沿第二方向Y排布的若干字线栅结构中，相邻字线栅结构之间在第二方向Y上的间距能够更大，以增加形成字线栅结构的工艺窗口的大小，进一步降低工艺难度。
所述第一衬底200具有相对的表面。
具体的，第一衬底200包括相对的第一面203和第二面204。
所述第一衬底200的材料为半导体材料。
在本实施例中，所述第一衬底200的材料包括硅。
在其他实施例中，第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
需要理解的是，图2中仅示意性地表示出第一衬底200的一部分区域。因此，对于图2中的位于所述一部分区域的边缘的第二有源区202，仅被示出整个第二有源区202的一部分。
请参考图5和图6，图5是图6中沿方向M的俯视结构示意图，图6是图5中沿方向A1-A2的剖面示意图，在若干所述第一有源区201和若干所述第二有源区202之间形成第一隔离层210。
所述第一隔离层210的材料包括介电材料，所述介电材料包括氧化硅或低K(K小于3.9)材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，形成所述第一隔离层210的方法包括：在所述第一面203上形成第一隔离凹槽掩膜层(未图示)，所述第一隔离凹槽掩膜层暴露出相邻第一有源区201和第二有源区202之间的第一面203；以所述第一隔离凹槽掩膜层为掩膜，刻蚀所述第一衬底200，在若干所述第一有源区201和若干所述第二有源区202之间形成第一隔离凹槽(未图示)；在所述第一隔离凹槽内、所述第一面203形成第一隔离材料层(未图示)；平坦化所述第一隔离材料层，直至暴露出所述第一面203。
在本实施例中，形成所述第一隔离凹槽的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，形成所述第一隔离材料层的工艺包括：化学气相沉积工艺(CVD)、流动性化学气相沉积工艺(FCVD)、物理气相沉积工艺(PVD)和旋涂工艺中的至少一种。
在本实施例中，平坦化所述第一隔离材料层的工艺包括化学机械研磨工艺(CMP)。
接着，在所述第一衬底200和第一隔离层210内形成相互独立的若干字线栅结构，所述字线栅结构沿第一方向X延伸且沿第二方向Y排布，每个字线栅结构沿第一方向X贯穿在所述第二方向Y上相邻的1排第一有源区201和1排第二有源区202。形成所述字线栅结构的具体方法请参考图7至图11。
请参考图7至图9，图7是图8中沿方向M的俯视结构示意图，图8是图7中沿方向B1-B2的剖面结构示意图，图9是图7中1个第一有源区和部分第一凹槽的立体结构示意图，在第一隔离层210、若干第一有源区201和若干第二有源区202内形成若干第一凹槽211，若干所述第一凹槽211沿第一方向X延伸且沿第二方向Y排列。
若干所述第一凹槽211为后续形成字线栅结构提供空间。
在垂直于所述第一面203的方向上，所述第一凹槽211的深度D1小于第一隔离层210的高度H1，每个第一凹槽211的内壁面暴露出所述第一隔离层210、以及在第二方向Y上相邻的1排第一有源区201和1排第二有源区202。
需要理解的是，图9仅示意性的表示出图7中1个第一有源区201、以及该第一有源区201内的部分第一凹槽211。此外，由于第二有源区202的形状与第一有源区201的相同，因此，关于图7中1个第二有源区202、以及该第二有源区202内的部分第一凹槽211的立体结构，请参考图9中示出的第一有源区201和第一凹槽211。
在本实施例中，在第一隔离层210、若干第一有源区201和若干第二有源区202内形成若干第一凹槽211的方法包括：在所述第一面203和第一隔离层210上形成第一凹槽掩膜层(未图示)，所述第一凹槽掩膜层暴露出部分第一面203和第一隔离层210的部分顶面；以所述第一凹槽掩膜层为掩膜，刻蚀所述第一衬底200和第一隔离层210，以形成所述第一凹槽211。
在本实施例中，形成所述第一凹槽211的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
请参考图10和图11，图10是图11中沿方向M的俯视结构示意图，图11是图10中沿方向B1-B2的剖面结构示意图，在若干第一凹槽211内形成相互独立的若干字线栅结构220。
所述字线栅结构220位于所述第一衬底200和第一隔离层210内，所述字线栅结构220沿第一方向X延伸且沿第二方向Y排布，每个字线栅结构220沿第一方向X贯穿在所述第二方向Y上相邻的1排第一有源区201和1排第二有源区202。
需要说明的是，为了便于理解，图10中示意性的表示出：在所述第二方向Y上相邻的1排第一投影2011和1排第二投影2021。
在本实施例中，所述字线栅结构220的顶面低于第一隔离层210的顶面。
在本实施例中，所述字线栅结构220包括：位于第一凹槽211内的栅极(未图示)、以及位于所述栅极和第一衬底200表面之间的栅介质层(未图示)。
在本实施例中，栅介质层的材料包括氧化硅或低K材料。
在其他实施例中，栅介质层的材料包括高K(K大于3.9)材料，所述高K材料包括氧化铝或氧化铪。
在本实施例中，所述栅极为单层。所述栅极的材料例如是多晶硅或金属材料等。
在其他实施例中，栅极为复合栅极，所述栅极包括第一栅极、以及位于第一栅极顶面的第二栅极，并且，所述第一栅极和第二栅极的材料不同。所述第一栅极的材料包括金属材料，所述第二栅极结构包括多晶硅。由于所述栅极包括材料不同的第一栅极和第二栅极，因此，通过对第一栅极、第二栅极体积的比例调整，能够调整字线栅结构的阈值电压，以满足不同的器件设计需求。其中，所述金属材料包括钨。
在本实施例中，所述字线栅结构220的形成方法包括：在第一凹槽211暴露的第一衬底200表面、以及第一面203形成栅介质膜(未图示)；在形成栅介质膜后，在所述第一凹槽211内、第一面203上、以及第一隔离层210表面形成栅极材料层(未图示)，所述栅极材料层填充满所述第一凹槽211；刻蚀所述栅极材料层和所述栅介质膜，直至栅极材料层顶面以及栅介质膜顶面低于所述隔离层210顶面。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第一方向X具有相等的间距W1，所述间距W1＝2T1(如图13所示)，所述T1是相邻的位线投影(未图示)沿第一方向X同一侧的边缘之间的间距，所述位线投影是后续形成的位线结构在第一衬底200表面的投影。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第二方向Y具有相等的间距W2，所述间距W2＝2T2，所述T2是相邻的字线投影(未图示)沿第二方向Y同一侧的边缘之间的间距，所述字线投影是字线栅结构220在第一衬底200表面的投影。
在本实施例中，相邻第一投影2011与第二投影2021的中心之间在第一方向X上具有间距W3，所述第一投影2011的中心与边缘、所述第二投影2021的中心与边缘在第二方向Y上具有同样的最大间距T3，并且，W3＜2T3。
由于W3＜2T3，即，若干第一有源区201和若干第二有源区202在第二方向Y上交错排布，因此，进一步提高了对于第一衬底200表面的利用效率，从而，能够更好地提升半导体结构的集成度。
请继续参考图10和图11，在形成若干字线栅结构220之后，在所述第一凹槽211内形成覆盖介质层230，所述覆盖介质层230位于所述字线栅结构220顶面。
所述覆盖介质层230的作用，一方面在于，能够在后续的工艺中保护字线栅结构220，减少后续的工艺对字线栅结构220造成的损伤，另一方面在于，能够使字线栅结构220与后续形成的位线结构之间绝缘，以满足存储器的电路设计需求。
此外，由于所述覆盖介质层230位于第一凹槽211内，因此，有效利用了第一衬底200的内部空间，从而，进一步提高了半导体结构的集成度，并且，减小了覆盖介质层230的位置对其他半导体结构位置的影响，有利于简化半导体结构的电路布局。
形成所述覆盖介质层230的工艺包括：化学气相沉积工艺、流动性化学气相沉积工艺、物理气相沉积工艺和旋涂工艺中的至少一种。
在本实施例中，所述覆盖介质层230的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
请参考图12，图12与图10的视图方向一致，在每个第一有源区201和每个第二有源区202的第一面203形成第一掺杂区U1。
在本实施例中，形成所述第一掺杂区U1的方法包括：在形成所述覆盖介质层230之后，对所述第一面203进行离子注入工艺，以在第一衬底200内注入掺杂离子，形成所述第一掺杂区U1。
所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子，所述P型离子包括硼离子、硼氟离子或铟离子。
请参考图13和图14，图13是图14中沿方向M的俯视结构示意图，图14是图13中沿方向B1-B2的剖面结构示意图，在形成所述第一掺杂区U1之后，形成若干位线结构250，每个位线结构250位于1个第一有源区组I(如图2所示)或1个第二有源区组II(如图2所示)上。
在本实施例中，所示位线结构250位于所述第一面203上。并且，在所述第二方向Y上，每个位线结构250与1列第一有源区201或1列第二有源区202的第一掺杂区U1电连接。
所述位线结构250的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，在形成位线结构250之前，在每个第一掺杂区U1上形成第一导电结构240。
所述第一导电结构240用于使位线结构250与1个第一有源区组I的第一掺杂区U1或1个第二有源区组II的第一掺杂区U1电连接。
通过第一导电结构240能够增大形成位线结构250的工艺窗口大小。具体而言，第一导电结构240的结构灵活度高，因此，通过调整第一导电结构240的结构，例如，使第一导电结构240在第一面203的投影相对第一掺杂区U1在第一面203的投影偏移，或者，使第一导电结构240在第一面203的投影范围超出第一掺杂区U1的范围等，能够减小位线结构250的位置、线宽大小受到的限制，从而，增大了形成位线结构250的工艺窗口大小。
此外，通过第一导电结构240抬高了位线结构250，因此，增加了位线结构250与字线栅结构220之间的间距，从而，提高了位线结构250与字线栅结构220之间的绝缘可靠性，并且，减少了字线栅结构220与位线结构250之间的寄生电容。
在其他实施例中，不形成第一导电结构，位线结构直接与第一掺杂区接触。从而，减少了工艺步骤，提高了制造效率。
在本实施例中，所述第一导电结构240是导电插塞。所述第一导电结构240的材料包括金属或硅，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，形成第一导电结构240的方法包括：在第一隔离层210、覆盖介质层230以及第一掺杂区U1的表面，形成下层第一介质层(未图示)；在下层第一介质层表面形成第一掩膜层(未图示)，所述第一掩膜层暴露出部分下层第一介质层表面；以所述第一掩膜层为掩膜刻蚀下层第一介质层，直至暴露出第一掺杂区U1表面，在所述下层第一介质层内形成若干第一导电开口(未图示)；在所述第一导电开口内和下层第一介质层表面形成第一导电结构材料层(未图示)，所述第一导电结构材料层表面高于所述下层第一介质层表面；平坦化所述第一导电结构材料层，直至暴露出下层第一介质层表面。
在本实施例中，形成第一导电开口的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。形成第一导电结构材料层的工艺包括金属电镀工艺、化学气相沉积工艺等。平坦化第一导电结构材料层的工艺包括化学机械研磨工艺。
在本实施例中，形成位线结构250的方法包括：在所述第一导电结构240和下层第一介质层表面形成中层第一介质层；在中层第一介质层表面形成第二掩膜层(未图示)，所述第二掩膜层暴露出部分中层第一介质层表面；以所述第二掩膜层为掩膜刻蚀中层第一介质层，直至暴露出第一导电结构240顶面，在中层第一介质层内形成若干位线开口(未图示)；在位线开口内和中层第一介质层表面形成位线材料层(未图示)，所述位线材料层表面高于中层第一介质层表面；平坦化所述位线材料层，直至暴露出中层第一介质层表面。
在本实施例中，形成位线开口的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。形成位线材料层的工艺包括金属电镀工艺、化学气相沉积工艺等。平坦化位线材料层的工艺包括化学机械研磨工艺。
在本实施例中，在形成位线结构250之后，在所述中层第一介质层表面和位线结构250表面形成上层第一介质层。
在本实施例中，形成所述下层第一介质层、中层第一介质层和上层第一介质层的工艺包括：化学气相沉积工艺、流动性化学气相沉积工艺、物理气相沉积工艺和旋涂工艺中的至少一种。
所述下层第一介质层、中层第一介质层和上层第一介质层构成第一介质层260，所述第一介质层260包围各第一导电结构240、各位线结构250。
在本实施例中，所述第一介质层260的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
需要说明的是，为了便于理解位线结构250的位置，图13中未示出所述上层第一介质层。
请参考图15和图16，图15是图16中沿方向N的俯视结构示意图，图16是图15中沿方向C1-C2的剖面结构示意图，提供第二衬底300。
在本实施例中，所述第二衬底300内具有逻辑电路(未图示)。所述逻辑电路包括行地址解码器、数据输入缓存器、数据输出缓存器、读出放大器、列地址解码器以及驱动电路中的1种或多种。
在其他实施例中，第二衬底内不具有逻辑电路。
请继续参考图15和图16，在形成所述第一介质层260之后，键合所述第一衬底200和第二衬底300，所述第一面203朝向所述第二衬底300的表面。
所述逻辑电路分别与所述字线栅结构220、位线结构250电连接。
通过所述逻辑电路，能够分别对所述字线栅结构220、位线结构250施加电压，以控制存储器的写入和读取。
请继续参考图15和图16，键合所述第一衬底200和第二衬底300后，自第二面204平坦化所述第一衬底200，直至暴露出所述第一隔离层210的底面。
在本实施例中，自第一衬底200的第二面204平坦化所述第一衬底200的工艺包括化学机械研磨工艺。
请参考图17和图18，图17是图18中沿方向N的俯视结构示意图，图18是图17中沿方向C1-C2的剖面结构示意图，自第二面204平坦化所述第一衬底200后，在所述第一衬底200内形成若干第二隔离结构270，所述第二面204暴露出所述第二隔离结构270的底面。
在垂直于第二面204的方向上，第二隔离结构270的高度H2小于第一隔离层210的高度H1。
所述第二隔离结构270位于相邻的字线栅结构220之间，并且，每个第二隔离结构270沿第一方向X贯穿1排第一有源区201或1排第二有源区202。
所述第二隔离结构270用于将后续形成的相邻第二掺杂区间隔开，以使相邻的第二掺杂区之间绝缘。
在本实施例中，所述第二隔离结构270在朝向第一面203的方向上的顶面高于所述字线栅结构220高度的二分之一。从而，进一步减少了相邻字线栅极结构220之间的漏电流，提高了半导体结构的可靠性。
在本实施例中，所述第二隔离结构270的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，形成第二隔离结构270的方法包括：在所述第二面204上形成第三掩膜层(未图示)，所述第三掩膜层暴露出若干第一有源区201的部分表面、若干第二有源区202的部分表面、以及第一隔离层210的部分表面；以所述第三掩膜层为掩膜刻蚀第一衬底200，在所述第一衬底200内形成若干第二隔离开口(未图示)；在若干第二隔离开口内、第一隔离层210的底面、若干第一有源区201的第二面204、若干第二有源区202的第二面204上形成第二隔离材料层(未图示)，第二隔离材料层表面高于第一隔离层210的底面；平坦化第二隔离材料层，直至暴露出第一隔离层210底面和第二面204。
在本实施例中，形成第二隔离材料层的工艺包括沉积工艺或旋涂工艺，所述沉积工艺例如是化学气相沉积工艺或是物理气相沉积工艺等。平坦化所述第二隔离材料层的工艺包括化学机械研磨工艺等。
请参考图19，图19与图17的视图方向一致，在形成所述第二隔离结构270之后，在每个第一有源区201和每个第二有源区202的第二面204形成第二掺杂区U2。
在所述第二方向Y上，所述第二掺杂区U2位于所述第二隔离结构270的两侧，在垂直于第二面204的方向上，所述第二掺杂区U2的深度小于所述第二隔离结构270的高度H2(如图18所示)。
在本实施例中，形成所述第二掺杂区U2的方法包括：在形成所述第二隔离结构270之后，对所述第二面204进行离子注入工艺，以在第一衬底200内注入掺杂离子，形成所述第二掺杂区U2。
所述掺杂离子包括N型离子或P型离子。
在本实施例中，第二隔离结构270先于第二掺杂区U2形成。
在其他实施例中，在形成第二掺杂区后，形成所述第二隔离结构。
请参考图20和图21，图20是图21中沿方向N的俯视结构示意图，图21是图20中沿方向C1-C2的剖面结构示意图，在形成第二掺杂区U2后，在若干第一有源区201和若干第二有源区202上形成若干电容结构280，并且，所述电容结构280和位线结构250分别位于第一衬底200相对的两个表面上。
一方面，由于在第一衬底200相对的两个表面(第一面203和第二面204)上分别形成位线结构250和电容结构280，并且，在所述第一隔离层和第一衬底200内形成字线栅结构220，因此，电容结构280、字线栅结构220、位线结构250三者位置之间无需互相避让，从而，能够简化字线栅结构220和位线结构250的布线方式，并提高电容结构280的排布位置的自由度，从而，降低了制造工艺的难度。
另一方面，通过第一投影2011和第二投影2021的形状、以及若干第一有源区201和若干第二有源区202的排列方式，能够使若干第一有源区201和若干第二有源区202以均匀的网格形式分布在第一衬底200中，因此，自第二面204平坦化第一衬底200的过程中，在第一衬底200的各区域的停止位置能够接近或相同，从而，有利于使半导体结构各区域的特性的统一性好。
不仅如此，通过第一投影2011和第二投影2021的形状、若干第一有源区201和若干第二有源区202的排列方式、以及字线栅结构220的位置和排列方式，能够高效地利用垂直于第一衬底200表面的方向上的空间，从而，极大地节约了沿第一衬底200表面方向上需要占用的面积，有效提高了存储阵列单元的密度，提升了存储容量，以提升半导体结构的性能。
在本实施例中，若干电容结构280位于所述第二面204上。
在本实施例中，每2个电容结构280位于1个第一有源区201或1个第二有源区202的第二面204上，并且，在所述第二方向Y上，所述2个电容结构280分别位于贯穿所述1个第一有源区201或1个第二有源区202的第二隔离结构270的两侧。
具体的，每个电容结构280与第二隔离结构270的两侧中的一侧的第二掺杂区U2电连接。由此，进一步增加了存储器的存储容量。
在本实施例中，所述电容结构280在第二面204的投影与所述第二掺杂区U2至少部分重合。
由于电容结构280在第二面204的投影与所述第二掺杂区U2至少部分重合即可实现电容结构280与所述第二掺杂区U2之间的电连接，因此，电容结构280的设置位置和结构形状的自由度大，并且，电容结构280能够具有更大的体积，以增加存储器的容量。
在本实施例中，所述电容结构280包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
所述介电层的材料包括：氧化钛、氧化锆、氧化铪等高K材料。
在本实施例中，在形成电容结构280之前，在所述第二隔离结构270沿第二方向Y每一侧的第二掺杂区U2上形成第二导电结构281。
所述第二导电结构281用于电连接电容结构280和第二掺杂区U2。
通过第二导电结构281能够增大形成电容结构280的工艺窗口大小。具体而言，第二导电结构281的结构灵活度高，因此，通过调整第二导电结构281的结构，例如，使第二导电结构281在第二面204的投影相对第二掺杂区U2在第二面204的投影偏移，或者，使第二导电结构281在第二面204的投影范围超出第二掺杂区U2的范围等，能够进一步提高电容结构280的排布方式的灵活度，并能够减小电容结构280的形状结构受到的限制。因此，增大了形成电容结构280的工艺窗口大小。此外，通过第二导电结构281还减少了电容结构280与第二掺杂区U2间断路的风险。
具体而言，电容结构280在第二面204的投影与第二导电结构281在第二面204的投影至少部分重合。电容结构280可以相对第二导电结构281向任意方向偏移。
在本实施例中，所述第二导电结构281为导电插塞。所述第二导电结构281的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在其他实施例中，不形成所述第二导电结构，电容结构直接与第二掺杂区接触。从而，减少了工艺步骤，提高了制造效率。
在本实施例中，形成所述第二导电结构281的方法包括：在所述第二面204上形成第二介质层290；在所述第二介质层290内形成若干第二导电结构开口(未图示)，所述第二导电结构开口暴露出部分第二掺杂区U2表面；在所述第二导电结构开口内填充第二导电结构281的材料。
在本实施例中，所述第二介质层290的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，形成所述电容结构280之后，在各电容结构280之间形成导电层282。所述导电层282的材料包括SiG、钨等导电性能好且填充能力好的材料。
需要说明的是，为了便于理解，图20中未将所述导电层282示出。
相应的，本发明一实施例还提供一种上述方法形成的半导体结构，请继续参考图20和图21，所述半导体结构包括：
第一衬底200，所述第一衬底200包括若干第一有源区组I(如图2所示)和若干第二有源区组II(如图2所示)，若干第一有源区组I和若干第二有源区组II沿第一方向X间隔排列，每个第一有源区组I包括沿第二方向Y排列的若干第一有源区201(如图2所示)，每个第二有源区组II包括沿第二方向Y排列的若干第二有源区202(如图2所示)，所述第一方向X和第二方向Y互相垂直；
位于若干第一有源区201和若干第二有源区202之间的第一隔离层210；
相互独立的若干字线栅结构220，所述字线栅结构220位于所述第一衬底200和第一隔离层210内，所述字线栅结构220沿第一方向X延伸且沿第二方向Y排布，每个字线栅结构220沿第一方向X贯穿在所述第二方向Y上相邻的1排第一有源区201和1排第二有源区202；
若干位线结构250，每个位线结构250位于1个第一有源区组I或1个第二有源区组II上；
位于若干第一有源区201和若干第二有源区202上的若干电容结构280，并且，所述电容结构280和位线结构250分别位于第一衬底200相对的两个表面上。
所述第一有源区201在第一衬底200表面具有第一投影2011(如图2所示)，第二有源区202在第一衬底200表面具有第二投影2021(如图2所示)。
在本实施例中，所述第一投影2011和第二投影2021是形状相同的矩形，相邻的第一投影2011和第二投影2021的中心线在第二方向Y上不重合。
在本实施例中，所述矩形沿第二方向Y延伸。因此，提高了形成的半导体结构的集成度的同时，还有利于使后续形成的沿第二方向Y排布的若干字线栅结构中，相邻字线栅结构之间在第二方向Y上的间距能够更大，以增加形成字线栅结构的工艺窗口的大小，进一步降低工艺难度。
一方面，由于位线结构250和电容结构280分别位于第一衬底200相对的两个表面，同时，所述字线栅极结构220位于第一隔离层和第一衬底200内，因此，半导体结构的布线更简单，并且，位线结构250与电容结构280之间间距较大，从而，降低了布线产生的寄生电容、位线结构280与电容结构280之间产生的寄生电容等，由此，降低了存储器的电容制造难度。
另一方面，通过第一投影2011和第二投影2021的形状、若干第一有源区201和若干第二有源区202的排列方式、以及字线栅结构220的位置和排列方式，能够高效地利用垂直于第一衬底200表面的方向上的空间，因此，极大地节约了沿第一衬底200表面方向上需要占用的面积，从而，有效提高存储阵列单元的密度，提升了存储容量，以提升半导体结构的性能。
所述第一衬底200的材料为半导体材料。
在本实施例中，所述第一衬底200的材料包括硅。
在其他实施例中，第一衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
具体的，第一衬底200包括相对的第一面203和第二面204，所述位线结构250位于所述第一面203上，所述电容结构280位于所述第二面204上，所述第二面204暴露出所述第一隔离层210的底面。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第一方向X具有相等的间距W1(如图10所示)，所述间距W1＝2T1(如图13所示)，所述T1是相邻的位线投影(未图示)沿第一方向X同一侧的边缘之间的间距，所述位线投影是位线结构250在第一衬底200表面的投影。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第二方向Y具有相等的间距W2(如图10所示)，所述间距W2＝2T2(如图10所示)，T2是相邻的字线投影(未图示)沿第二方向Y同一侧的边缘之间的间距，所述字线投影是字线栅结构220在第一衬底200表面的投影。
在本实施例中，相邻第一投影2011与第二投影2021的中心之间在第一方向X上具有间距W3(如图10所示)，第一投影2011的中心与边缘、第二投影2021的中心与边缘在第二方向Y上具有同样的最大间距T3(如图10所示)，并且，W3＜2T3。
由于W3＜2T3，即，若干第一有源区201和若干第二有源区202在第二方向Y上交错排布，因此，进一步提高了对于第一衬底200表面的利用效率，从而，能够更好地提升半导体结构的集成度。
在本实施例中，所述字线栅结构220包括：位于第一凹槽211(如图7至图9所示)内的栅极(未图示)、以及位于所述栅极和第一衬底200表面之间的栅介质层(未图示)。
在本实施例中，栅介质层的材料包括氧化硅或低K材料。
在其他实施例中，栅介质层的材料包括高K材料，所述高K材料包括氧化铝或氧化铪。
在本实施例中，所述栅极为单层。所述栅极的材料例如是多晶硅或金属材料等。
在其他实施例中，栅极为复合栅极，所述栅极包括第一栅极、以及位于第一栅极顶面的第二栅极，并且，所述第一栅极和第二栅极的材料不同。所述第一栅极的材料包括金属材料，所述第二栅极结构包括多晶硅。由于所述栅极包括材料不同的第一栅极和第二栅极，因此，通过对第一栅极、第二栅极体积的比例调整，能够调整字线栅结构的阈值电压，以满足不同的器件设计需求。其中，所述金属材料包括钨。
在本实施例中，所述第一隔离层210的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，所述位线结构250的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述半导体结构还包括：位于每个第一有源区201和每个第二有源区202的第一面203的第一掺杂区U1，并且，在所述第二方向Y上，每个位线结构250与1列第一有源区201或1列第二有源区202的第一掺杂区U1电连接。
所述第一掺杂区U1内具有掺杂离子。所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
在本实施例中，所述字线栅结构220顶面低于所述第一隔离层210顶面。
在本实施例中，所述半导体结构还包括：位于所述字线栅结构220顶面的覆盖介质层230，所述覆盖介质层230还位于所述第一隔离层210内。
在本实施例中，所述覆盖介质层230的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，所述半导体结构还包括：位于每个第一掺杂区U1上的第一导电结构240。
在本实施例中，所述第一导电结构240是导电插塞。所述第一导电结构240的材料包括金属或硅，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在其他实施例中，位线结构与第一掺杂区之间不具有第一导电结构，所述位线结构与第一掺杂区表面直接接触。
在本实施例中，所述半导体结构还包括：包围各第一导电结构240、各位线结构250的第一介质层260。
所述第一介质层260的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，所述电容结构280包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
所述介电层的材料包括：氧化钛、氧化锆、氧化铪等高K材料。
在本实施例中，所述半导体结构还包括：位于第一衬底200内的若干第二隔离结构270，所述第二面204暴露出所述第二隔离结构270的表面。
在垂直于第二面204的方向上，所述第二隔离结构270的高度H2小于第一隔离层210的高度H1(如图18所示)。
所述第二隔离结构270位于相邻的字线栅结构220之间，并且，每个第二隔离结构270沿第一方向X贯穿1排第一有源区201或1排第二有源区202。
在本实施例中，所述第二隔离结构270在朝向第一面203的方向上的顶面高于所述字线栅结构220高度的二分之一。从而，进一步减少了相邻字线栅极结构220之间的漏电流，提高了半导体结构的可靠性。
在本实施例中，所述第二隔离结构270的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，每2个电容结构280位于1个第一有源区201或1个第二有源区202的第二面204上，并且，在所述第二方向Y上，所述2个电容结构280分别位于贯穿所述1个第一有源区201或1个第二有源区202的第二隔离结构270的两侧。
在本实施例中，所述半导体结构还包括：位于每个第一有源区201和每个第二有源区202的第二面204的第二掺杂区U2。
在所述第二方向Y上，所述第二掺杂区U2位于所述第二隔离结构270的两侧。在垂直于第二面204的方向上，所述第二掺杂区U2的深度小于所述第二隔离结构270的高度H2(如图18所示)。
所述第二掺杂区U2内具有掺杂离子。所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子，所述P型离子包括硼离子、硼氟离子或铟离子。
在本实施例中，每个电容结构280与所述第二隔离结构270的两侧中的一侧的第二掺杂区U2电连接。由此，进一步增加了存储器的存储容量。
具体的，所述电容结构280在第二面204的投影与所述第二掺杂区U2至少部分重合。
在本实施例中，所述半导体结构还包括：位于每个电容结构280与第二掺杂区U2之间的第二导电结构281，所述第二导电结构281用于电连接所述电容结构280和第二掺杂区U2。
具体的，电容结构280在第二面204的投影与第二导电结构281在第二面204的投影至少部分重合。电容结构280可以相对第二导电结构281向任意方向偏移。
在本实施例中，所述第二导电结构281为导电插塞。所述第二导电结构281的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在其他实施例中，电容结构与第二掺杂区之间不具有第二导电结构，所述电容结构与第二掺杂区直接接触电连接。
在本实施例中，所述半导体结构还包括：位于各第二导电结构281之间的第二介质层290。
所述第二介质层290的材料包括介电材料，所述介电材料包括氧化硅或低K材料。
在本实施例中，所述半导体结构还包括：位于各电容结构280之间的导电层282。所述导电层282的材料包括SiG、钨等导电性能好且填充能力好的材料。
在本实施例中，所示半导体结构还包括：与第一衬底200键合的第二衬底300，所述第一面203朝向所述第二衬底200的表面。
在本实施例中，所述第二衬底300内具有逻辑电路(未图示)。所述逻辑电路包括行地址解码器、数据输入缓存器、数据输出缓存器、读出放大器、列地址解码器以及驱动电路中的1种或多种。
所述逻辑电路分别与所述字线栅结构220、位线结构250电连接。
通过所述逻辑电路，能够分别对所述字线栅结构220、位线结构250施加电压，以控制存储器的写入和读取。
在其他实施例中，第二衬底内不具有逻辑电路。
图22至图31是本发明另一实施例的半导体结构的形成方法中各步骤的结构示意图。
请在图10和图11的基础上参考图22和图23，图22是图23中沿方向M的俯视结构示意图，图23是图22中沿方向L1-L2的剖面结构示意图，在形成覆盖介质层230之后，在所述第一衬底200内形成若干第二隔离结构470，所述第一面203暴露出所述第二隔离结构470的顶面。
在垂直于第一面203的方向上，第二隔离结构470的高度P2小于第一隔离层210的高度H1。
所述第二隔离结构470位于相邻的字线栅结构220之间，并且，每个第二隔离结构470沿第一方向X贯穿1排第一有源区201或1排第二有源区202。
所述第二隔离结构470用于将后续形成的相邻第二掺杂区间隔开，以使相邻的第二掺杂区之间绝缘。
在本实施例中，所述第二隔离结构470在朝向第二面204的方向上的底面低于所述字线栅结构220高度的二分之一。从而，进一步减少了相邻字线栅极结构220之间的漏电流，提高了半导体结构的可靠性。
在本实施例中，所述第二隔离结构470的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，形成第二隔离结构470的方法包括：在所述第一面203上形成第四掩膜层(未图示)，所述第四掩膜层暴露出若干第一有源区201的部分表面、若干第二有源区202的部分表面、以及第一隔离层210的部分顶面；以所述第四掩膜层为掩膜刻蚀所述第一衬底200，在所述第一衬底200内形成若干第二隔离开口(未图示)；在若干第二隔离开口内、第一隔离层210顶面以及第一面203上形成第二隔离材料层(未图示)，所述第二隔离材料层表面高于第一隔离层210顶面；平坦化所述第二隔离材料层，直至暴露出第一隔离层210顶面和第一面203。
在本实施例中，形成第二隔离材料层的工艺包括沉积工艺或旋涂工艺，所述沉积工艺例如是化学气相沉积工艺或是物理气相沉积工艺等。平坦化所述第二隔离材料层的工艺包括化学机械研磨工艺等。
请参考图24，图24与图22的视图方向一致，在形成第二隔离结构470之后，在每个第一有源区201和每个第二有源区202的第一面203形成第二掺杂区Q2。
在所述第二方向Y上，所述第二掺杂区Q2位于所述第二隔离结构470的两侧，在垂直于第一面203的方向上，所述第二掺杂区Q2的深度小于所述第二隔离结构470的高度P2(如图24所示)。
在本实施例中，形成所述第二掺杂区Q2的方法包括：在形成所述第二隔离结构470之后，对所述第一面203进行离子注入工艺，以在第一衬底200内注入掺杂离子，形成所述第二掺杂区Q2。
所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
请参考图25和图26，图25是图26中沿方向M的俯视结构示意图，图26是图25中沿方向L1-L2的剖面结构示意图，在形成所述第二掺杂区Q2之后，在若干第一有源区201和若干第二有源区202上形成若干电容结构480。
在本实施例中，若干电容结构480位于所述第一面203上。
在本实施例中，每2个电容结构480位于1个第一有源区201或1个第二有源区202的第一面203上，并且，在所述第二方向Y上，所述2个电容结构480分别位于贯穿所述1个第一有源区201或1个第二有源区202的第二隔离结构470的两侧。
具体的，每个电容结构480与第二隔离结构470的两侧中的一侧的第二掺杂区Q2电连接。由此，进一步增加了存储器的存储容量。
在本实施例中，所述电容结构480在第一面203的投影与所述第二掺杂区Q2至少部分重合。
由于电容结构480在第一面203的投影与所述第二掺杂区Q2至少部分重合即可实现电容结构480与所述第二掺杂区Q2之间的电连接，因此，电容结构480的设置位置和结构形状自由度大，并且，电容结构480能够具有更大的体积，以增加存储器的容量。
在本实施例中，所述电容结构480包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
所述介电层的材料包括：氧化钛、氧化锆、氧化铪等高K材料。
在本实施例中，在形成电容结构480之前，在所述第二隔离结构470沿第二方向Y每一侧的第二掺杂区Q2上形成第二导电结构481。
所述第二导电结构481用于电连接所述电容结构480和第二掺杂区Q2。
通过第二导电结构481能够增大形成电容结构480的工艺窗口大小。具体而言，第二导电结构481的结构灵活度高，因此，通过调整第二导电结构481的结构，例如，使第二导电结构481在第一面203的投影相对第二掺杂区Q2在第一面203的投影偏移，或者，使第二导电结构481在第一面203的投影范围超出第二掺杂区Q2的范围等，能够进一步提高电容结构480的排布方式的灵活度，并能够减小电容结构480的形状结构受到的限制。因此，增大了形成电容结构480的工艺窗口大小。此外，通过第二导电结构481还减少了电容结构480与第二掺杂区Q2间断路的风险。
具体而言，电容结构480在第一面203的投影与第二导电结构481在第一面203的投影至少部分重合。电容结构480可以相对第二导电结构481向任意方向偏移。
在本实施例中，所述第二导电结构481为导电插塞。所述第二导电结构481的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在其他实施例中，不形成第二导电结构，电容结构直接与第二掺杂区接触。从而，减少了工艺步骤，提高了制造效率。
在本实施例中，形成所述第二导电结构481的方法包括：在所述第一面203上形成第四介质层490；在所述第四介质层490内形成若干第二导电结构开口(未图示)，所述第二导电结构开口暴露出部分第二掺杂区Q2表面；在所述第二导电结构开口内填充所述第二导电结构481的材料。
在本实施例中，第四介质层490的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，形成所述电容结构480之后，在各电容结构480之间形成导电层482，并且，所述导电层482的表面高于电容结构480的表面。所述导电层482的材料包括SiG、钨等导电性能好且填充能力好的材料。
需要说明的是，为了便于理解，图25中未将所述导电层482示出。
请参考图27和图28，图27是图28中沿方向N的俯视结构示意图，图27是图28中沿方向L3-L4的剖面结构示意图，提供第二衬底500。
在本实施例中，所述第二衬底500内具有逻辑电路(未图示)。所述逻辑电路包括行地址解码器、数据输入缓存器、数据输出缓存器、读出放大器、列地址解码器以及驱动电路中的1种或多种。
在其他实施例中，第二衬底内不具有逻辑电路。
请继续参考图27和图28，在形成所述导电层482之后，键合所述第一衬底200和第二衬底500，所述第一面203朝向所述第二衬底500的表面。
所述逻辑电路分别与所述字线栅结构220、后续形成的位线结构电连接。
通过所述逻辑电路，能够分别对所述字线栅结构220、位线结构施加电压，以控制存储器的写入和读取。
请继续参考图27和图28，键合所述第一衬底200和第二衬底300后，自第二面204平坦化所述第一衬底200，直至暴露出所述第一隔离层210底面。
在本实施例中，自第二面204平坦化所述第一衬底200的工艺包括化学机械研磨工艺。
请参考图29，图29与图27的视图方向一致，自第二面204平坦化所述第一衬底200后，在每个第一有源区201和每个第二有源区202的第二面204形成第一掺杂区Q1。
在本实施例中，形成所述第一掺杂区Q1的方法包括：自第二面204平坦化所述第一衬底200后，对所述第二面204进行离子注入工艺，以在第一衬底200内注入掺杂离子，形成所述第一掺杂区Q1。
所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
请参考图30和图31，图30是图31中沿方向N的俯视结构示意图，图31是图30中沿方向L3-L4的剖面结构示意图，在形成第一掺杂区Q1后，形成若干位线结构450，每个位线结构450位于1个第一有源区组I(如图2所示)或1个第二有源区组II(如图2所示)上，所述电容结构480和位线结构450分别位于第一衬底200相对的两个表面上。
一方面，由于在第一衬底200相对的两个表面上分别形成位线结构450和电容结构480，并且，在所述第一隔离层210和第一衬底200内形成字线栅结构220，因此，电容结构480、字线栅结构220、位线结构450三者位置之间无需互相避让，从而，能够简化字线栅结构220和位线结构450的布线方式，并提高电容结构480的排布位置的自由度，从而，降低了制造工艺的难度。
另一方面，通过第一投影2011和第二投影2021的形状、以及若干第一有源区201和若干第二有源区202的排列方式，能够使若干第一有源区201和若干第二有源区202以均匀的网格形式分布在第一衬底200中，因此，自第二面204平坦化第一衬底200的过程中，在第一衬底200的各区域的停止位置能够接近或相同，从而，有利于使半导体结构各区域的特性的统一性好。
此外，通过第一投影2011和第二投影2021的形状、若干第一有源区201和若干第二有源区202的排列方式、以及字线栅结构220的位置和排列方式，能够高效地利用垂直于第一衬底200表面的方向上的空间，从而，极大地节约了沿第一衬底200表面方向上需要占用的面积，有效提高了存储阵列单元的密度，提高了存储容量，以提升半导体结构的性能。
在本实施例中，位线结构450位于所述第二面204上。并且，在所述第二方向Y上，每个位线结构450与1列第一有源区201或1列第二有源区202的第一掺杂区Q1电连接。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第一方向X具有相等的间距W1(如图10所示)，所述间距W1＝2T1，所述T1是相邻的位线投影(未图示)沿第一方向X同一侧的边缘之间的间距，所述位线投影是位线结构450在第一衬底200表面的投影。
在本实施例中，所述位线结构450的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，形成若干位线结构450的方法包括：在所述第二面204上形成第三介质层460；在第三介质层460表面形成第五掩膜层(未图示)，所述第五掩膜层暴露出部分第三介质层460表面；以所述第五掩膜层为掩膜刻蚀第三介质层460，直至暴露出第一掺杂区Q1表面，在第三介质层460内形成若干位线开口(未图示)；在位线开口内和第三介质层460表面形成位线材料层(未图示)，所述位线材料层表面高于第三介质层460表面；平坦化所述位线材料层，直至暴露出第三介质层460表面。
在本实施例中，形成第三介质层460的工艺包括：化学气相沉积工艺、流动性化学气相沉积工艺、物理气相沉积工艺和旋涂工艺中的至少一种。
在本实施例中，形成位线开口的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。
在本实施例中，形成位线材料层的工艺包括金属电镀工艺、化学气相沉积工艺等。
在本实施例中，平坦化位线材料层的工艺包括化学机械研磨工艺。
在本实施例中，所述第三介质层460的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在其他实施例中，在形成位线结构之前，在每个第一掺杂区上形成第一导电结构，第一导电结构用于使位线结构与1个第一有源区组或1个第二有源区组的第一掺杂区电连接。所述第一导电结构是导电插塞，所述第一导电结构的材料包括金属或硅，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
相应的，本发明另一实施例还提供一种上述方法形成的半导体结构，请继续参考图30和图31，所述半导体结构包括：
第一衬底200，所述第一衬底200包括若干第一有源区组I(如图2所示)和若干第二有源区组II(如图2所示)，若干第一有源区组I和若干第二有源区组II沿第一方向X间隔排列，每个第一有源区组I包括沿第二方向Y排列的若干第一有源区201(如图2所示)，每个第二有源区组II包括沿第二方向Y排列的若干第二有源区202(如图2所示)，所述第一方向X和第二方向Y互相垂直；
位于若干第一有源区201和若干第二有源区202之间的第一隔离层210；
相互独立的若干字线栅结构220，所述字线栅结构220位于所述第一衬底200和第一隔离层210内，所述字线栅结构220沿第一方向X延伸且沿第二方向Y排布，每个字线栅结构220沿第一方向X贯穿在所述第二方向Y上相邻的1排第一有源区201和1排第二有源区202；
若干位线结构450，每个位线结构450位于1个第一有源区组I或1个第二有源区组II上；
位于若干第一有源区201和若干第二有源区202上的若干电容结构480，并且，所述电容结构480和位线结构450分别位于第一衬底200相对的两个表面上。
所述第一有源区201在第一衬底200表面具有第一投影2011(如图2所示)，所述第二有源区202在第一衬底200表面具有第二投影2021(如图2所示)。
在本实施例中，所述第一投影2011和第二投影2021是形状相同的矩形，相邻的第一投影2011和第二投影2021的中心线在第二方向Y上不重合。
在其他实施例中，第一投影和第二投影是形状相同的圆形或椭圆形，并且，相邻的第一投影和第二投影的中心线在第二方向上不重合。
一方面，由于位线结构450和电容结构480分别位于第一衬底200相对的两个表面，同时，所述字线栅极结构220位于第一隔离层和第一衬底200内，因此，半导体结构的布线更简单，并且，位线结构450与电容结构480之间间距较大，从而，降低了布线产生的寄生电容、位线结构450与电容结构480之间产生的寄生电容等，由此，降低了存储器的电容制造难度。
另一方面，通过第一投影2011和第二投影2021的形状、若干第一有源区201和若干第二有源区202的排列方式、以及字线栅结构220的位置和排列方式，能够高效地利用垂直于第一衬底200表面的方向上的空间，因此，极大地节约了沿第一衬底200表面方向上需要占用的面积，从而，有效提高存储阵列单元的密度，提升了存储容量，以提升半导体结构的性能。
具体的，第一衬底200包括相对的第一面203和第二面204，若干电容结构480位于所述第一面203上，位线结构450位于所述第二面204上，所述第二面204暴露出所述第一隔离层210的底面。
在本实施例中，所述矩形沿第二方向Y延伸。因此，提高了形成的半导体结构的集成度的同时，还有利于使后续形成的沿第二方向Y排布的若干字线栅结构中，相邻字线栅结构之间在第二方向Y上的间距能够更大，以增加形成字线栅结构的工艺窗口的大小，进一步降低工艺难度。
对于本实施例中第一衬底200、字线栅结构220、以及第一隔离层210、覆盖介质层230的具体解释请参考图2至图21所示实施例中的相关解释说明，在此不再赘述。
在本实施例中，相邻的第一投影2011的中心之间、相邻的第二投影2021的中心之间沿第一方向X具有相等的间距W1(如图10所示)，所述间距W1＝2T1，所述T1是相邻的位线投影(未图示)沿第一方向X同一侧的边缘之间的间距，所述位线投影是位线结构450在第一衬底200表面的投影。
在本实施例中，所述位线结构450的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述电容结构480包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
所述介电层的材料包括：氧化钛、氧化锆、氧化铪等高K材料。
在本实施例中，所述半导体结构还包括：位于第一衬底200内的若干第二隔离结构470，所述第一面203暴露出所述第二隔离结构470的顶面。
在垂直于第一面203的方向上，第二隔离结构470的高度P2小于第一隔离层210的高度H1。
所述第二隔离结构470位于相邻的字线栅结构220之间，并且，每个第二隔离结构470沿第一方向X贯穿1排第一有源区201或1排第二有源区202。
在本实施例中，所述第二隔离结构470在朝向第二面204的方向上的底面低于所述字线栅结构220高度的二分之一。从而，进一步减少了相邻字线栅极结构220之间的漏电流，提高了半导体结构的可靠性。
在本实施例中，所述第二隔离结构470的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在本实施例中，每2个电容结构480位于1个第一有源区201或1个第二有源区202的第一面203上，并且，在所述第二方向Y上，所述2个电容结构480分别位于贯穿所述1个第一有源区201或1个第二有源区202的第二隔离结构470的两侧。
在本实施例中，所述半导体结构还包括：位于每个第一有源区201和每个第二有源区202的第一面203的第二掺杂区Q2，在所述第二方向Y上，所述第二掺杂区Q2位于所述第二隔离结构470的两侧，每个电容结构480与所述第二隔离结构470的两侧中的一侧的第二掺杂区Q2电连接。
在本实施例中，所述电容结构480在第一面203的投影与所述第二掺杂区Q2至少部分重合。
在本实施例中，在垂直于第一面203的方向上，所述第二掺杂区Q2的深度小于所述第二隔离结构470的高度P2。
所述第二掺杂区Q2内具有掺杂离子。所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子，所述P型离子包括硼离子、硼氟离子或铟离子。
在本实施例中，所述半导体结构还包括：位于所述第二隔离结构470沿第二方向Y每一侧的第二掺杂区Q2上的第二导电结构481。
具体而言，电容结构480在第一面203的投影与第二导电结构481在第一面203的投影至少部分重合。电容结构480可以相对第二导电结构481向任意方向偏移。
在本实施例中，所述第二导电结构481为导电插塞。所述第二导电结构481的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
在其他实施例中，电容结构与第二掺杂区之间不具有第二导电结构，所述电容结构与第二掺杂区直接接触电连接。
在本实施例中，所述半导体结构还包括：位于各第二导电结构481之间的第四介质层490。
在本实施例中，第四介质层490的材料包括介电材料，所述介电材料包括氧化硅或低K材料。
在本实施例中，所述半导体结构还包括：位于各电容结构480之间的导电层482，自第二面204朝向第一面203的方向上，所述导电层482的表面还高于电容结构480的表面。所述导电层482的材料包括SiG、钨等导电性能好且填充能力好的材料。
在本实施例中，所述半导体结构还包括：位于每个第一有源区201和每个第二有源区202的第二面204的第一掺杂区Q1，并且，在所述第二方向Y上，每个位线结构450与1列第一有源区201或1列第二有源区202的第一掺杂区Q1电连接。
所述第一掺杂区Q1内具有掺杂离子。所述掺杂离子包括N型离子或P型离子，所述N型离子包括磷离子、砷离子或锑离子，所述P型离子包括硼离子、硼氟离子或铟离子。
在本实施例中，所述半导体结构还包括：位于第一隔离层210底面、以及第二面204的第三介质层460，且位线结构450位于所述第三介质层460内。
在本实施例中，所述第三介质层460的材料包括介电材料，所述介电材料包括氧化硅或低K材料。采用低K材料的目的在于通过低介电常数的材料以进一步降低寄生电容。
在其他实施例中，半导体结构还包括：位于每个第一掺杂区上的第一导电结构，第一导电结构用于使位线结构与1个第一有源区组或1个第二有源区组的第一掺杂区电连接。所述第一导电结构是导电插塞，所述第一导电结构的材料包括金属或硅，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所示半导体结构还包括：与第一衬底200键合的第二衬底500，所述第一面203朝向所述第二衬底500的表面。
在本实施例中，所述第二衬底500内具有逻辑电路(未图示)。所述逻辑电路包括行地址解码器、数据输入缓存器、数据输出缓存器、读出放大器、列地址解码器以及驱动电路中的1种或多种。
所述逻辑电路分别与所述字线栅结构220、位线结构450电连接。通过所述逻辑电路，能够分别对所述字线栅结构220、位线结构450施加电压，以控制存储器的写入和读取。
在其他实施例中，第二衬底内不具有逻辑电路。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (32)

1.一种半导体结构，其特征在于，包括：
第一衬底，所述第一衬底包括若干第一有源区组和若干第二有源区组，若干第一有源区组和若干第二有源区组沿第一方向间隔排列，每个第一有源区组包括沿第二方向排列的若干第一有源区，每个第二有源区组包括沿第二方向排列的若干第二有源区，所述第一方向和第二方向互相垂直，所述第一有源区在第一衬底表面具有第一投影，所述第二有源区在第一衬底表面具有第二投影，所述第一投影和第二投影是形状相同的矩形，并且，相邻的第一投影和第二投影的中心线在第二方向上不重合；
位于若干第一有源区和若干第二有源区之间的第一隔离层；
相互独立的若干字线栅结构，所述字线栅结构位于所述第一衬底和第一隔离层内，所述字线栅结构沿第一方向延伸且沿第二方向排布，每个字线栅结构沿第一方向贯穿在所述第二方向上相邻的1排第一有源区和1排第二有源区；
若干位线结构，每个位线结构位于1个第一有源区组或1个第二有源区组上；
位于若干第一有源区和若干第二有源区上的若干电容结构，并且，所述电容结构和位线结构分别位于第一衬底相对的两个表面上；
位于第一衬底内的若干第二隔离结构，在垂直于第一衬底表面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
2.如权利要求1所述的半导体结构，其特征在于，所述第一衬底包括相对的第一面和第二面，所述位线结构位于所述第一面上，所述电容结构位于所述第二面上，所述第二面暴露出所述第二隔离结构的底面。
3.如权利要求2所述的半导体结构，其特征在于，位于每个第一有源区和每个第二有源区的第一面的第一掺杂区，并且，在所述第二方向上，每个位线结构与1列第一有源区或1列第二有源区的第一掺杂区电连接。
4.如权利要求2所述的半导体结构，其特征在于，所述第二隔离结构在朝向第一面的方向上的顶面高于所述字线栅结构高度的二分之一。
5.如权利要求2所述的半导体结构，其特征在于，在若干电容结构中，每2个电容结构位于1个第一有源区或1个第二有源区的第二面上，并且，在所述第二方向上，所述2个电容结构分别位于贯穿所述1个第一有源区或1个第二有源区的第二隔离结构的两侧。
6.如权利要求5所述的半导体结构，其特征在于，位于每个第一有源区和每个第二有源区的第二面的第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第二面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度，并且，每个电容结构与所述第二隔离结构的两侧中的一侧的第二掺杂区电连接。
7.如权利要求6所述的半导体结构，其特征在于，所述电容结构在第二面的投影与所述第二掺杂区至少部分重合。
8.如权利要求1所述的半导体结构，其特征在于，所述第一衬底包括相对的第一面和第二面，所述电容结构位于所述第一面上，所述位线结构位于所述第一面上，所述第一面暴露出所述第二隔离结构的顶面。
9.如权利要求8所述的半导体结构，其特征在于，位于每个第一有源区和每个第二有源区的第二面的第一掺杂区，并且，在所述第二方向上，每个位线结构与1列第一有源区或1列第二有源区的第一掺杂区电连接。
10.如权利要求8所述的半导体结构，其特征在于，所述第二隔离结构在朝向第二面的方向上的底面低于所述字线栅结构高度的二分之一。
11.如权利要求8所述的半导体结构，其特征在于，在若干电容结构中，每2个电容结构位于1个第一有源区或1个第二有源区的第一面上，并且，在所述第二方向上，所述2个电容结构分别位于贯穿所述1个第一有源区或1个第二有源区的第二隔离结构的两侧。
12.如权利要求11所述的半导体结构，其特征在于，位于每个第一有源区和每个第二有源区的第一面的第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第一面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度，并且，每个电容结构与所述第二隔离结构的两侧中的一侧的第二掺杂区电连接。
13.如权利要求12所述的半导体结构，其特征在于，所述电容结构在第一面的投影与所述第二掺杂区至少部分重合。
14.如权利要求3或9所述的半导体结构，其特征在于，还包括：位于每个第一掺杂区上的第一导电结构。
15.如权利要求7或13所述的半导体结构，其特征在于，还包括：位于每个电容结构与第二掺杂区之间的第二导电结构。
16.如权利要求1所述的半导体结构，其特征在于，所述字线栅结构的顶面低于所述第一隔离层的顶面，所述半导体结构还包括：位于字线栅结构顶面的覆盖介质层，所述覆盖介质层还位于所述第一隔离层内。
17.如权利要求1所述的半导体结构，其特征在于，相邻的第一投影的中心之间、相邻的第二投影的中心之间沿第一方向具有相等的间距W1，所述间距W1＝2T1，所述T1是相邻的位线投影沿第一方向同一侧的边缘之间的间距，所述位线投影是位线结构在第一衬底表面的投影。
18.如权利要求1所述的半导体结构，其特征在于，相邻的第一投影的中心之间、相邻的第二投影的中心之间沿第二方向具有相等的间距W2，所述间距W2＝2T2，所述T2是相邻的字线投影沿第二方向同一侧的边缘之间的间距，所述字线投影是字线栅结构在第一衬底表面的投影。
19.一种半导体结构的形成方法，其特征在于，包括：
提供第一衬底，所述第一衬底包括若干第一有源区组和若干第二有源区组，若干第一有源区组和若干第二有源区组沿第一方向间隔排列，每个第一有源区组包括沿第二方向排列的若干第一有源区，每个第二有源区组包括沿第二方向排列的若干第二有源区，所述第一方向和第二方向互相垂直，所述第一有源区在第一衬底表面具有第一投影，所述第二有源区在第一衬底表面具有第二投影，所述第一投影和第二投影是形状相同的矩形，并且，相邻的第一投影和第二投影的中心线在第二方向上不重合；
在若干第一有源区和若干第二有源区之间形成第一隔离层；
在所述第一衬底和第一隔离层内形成相互独立的若干字线栅结构，所述字线栅结构沿第一方向延伸且沿第二方向排布，每个字线栅结构沿第一方向贯穿在所述第二方向上相邻的1排第一有源区和1排第二有源区，若干所述字线栅结构的形成方法包括：在第一隔离层、若干第一有源区和若干第二有源区内形成若干第一凹槽，若干第一凹槽沿第一方向延伸且沿第二方向排列，第一凹槽的深度小于第一隔离层的高度，每个第一凹槽的内壁面暴露出所述第一隔离层、以及在第二方向上相邻的1排第一有源区和1排第二有源区；在若干第一凹槽内形成若干所述字线栅结构；
在形成所述字线栅结构之后，形成若干位线结构，每个位线结构位于1个第一有源区组或1个第二有源区组上；
在形成所述字线栅结构之后，在若干第一有源区和若干第二有源区上形成若干电容结构，并且，所述电容结构和位线结构分别位于第一衬底相对的两个表面上。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述字线栅结构的顶面低于所述第一隔离层的顶面，所述半导体结构的形成方法还包括：在形成若干字线栅结构之后，在所述第一凹槽内形成覆盖介质层，所述覆盖介质层位于所述字线栅结构顶面。
21.如权利要求19所述的半导体结构的形成方法，其特征在于，在垂直于第一衬底表面的方向上，所述第一衬底包括相对的第一面和第二面，所述位线结构位于所述第一面上，所述电容结构位于所述第二面上。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，还包括：在形成所述字线栅结构之后，且在形成所述位线结构之前，在每个第一有源区和每个第二有源区的第一面形成第一掺杂区。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，还包括：提供第二衬底；在形成所述位线结构之后，键合所述第一衬底和第二衬底，所述第一面朝向所述第二衬底的表面。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，还包括：键合所述第一衬底和第二衬底后，自所述第二面平坦化所述第一衬底，直至暴露出第一隔离层底面；自所述第二面平坦化所述第一衬底后，在所述第一衬底内形成若干第二隔离结构，所述第二面暴露出所述第二隔离结构，在垂直于第二面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第二隔离结构之后，且在形成若干电容结构之前，在每个第一有源区和每个第二有源区的第二面形成第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，在垂直于第二面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度。
26.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第一衬底包括相对的第一面和第二面，所述电容结构位于所述第一面上，所述位线结构位于所述第二面上。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，还包括：在形成所述字线栅结构之后，且在形成所述电容结构之前，在所述第一衬底内形成若干第二隔离结构，所述第一面暴露出所述第二隔离结构，在垂直于第一面的方向上，第二隔离结构的高度小于第一隔离层的高度，所述第二隔离结构位于相邻的字线栅结构之间，并且，每个第二隔离结构沿第一方向贯穿1排第一有源区或1排第二有源区。
28.如权利要求27所述的半导体结构的形成方法，其特征在于，还包括：在形成第二隔离结构之后，且在形成电容结构之前，在每个第一有源区和每个第二有源区的第一面形成第二掺杂区，在所述第二方向上，所述第二掺杂区位于所述第二隔离结构的两侧，并且，在垂直于第一面的方向上，所述第二掺杂区的深度小于所述第二隔离结构的高度。
29.如权利要求28所述的半导体结构的形成方法，其特征在于，还包括：提供第二衬底；在形成所述电容结构之后，键合所述第一衬底和第二衬底，所述第一面朝向所述第二衬底的表面。
30.如权利要求29所述的半导体结构的形成方法，其特征在于，还包括：键合所述第一衬底和第二衬底后，自所述第二面平坦化所述第一衬底，直至暴露出第一隔离层底面；自所述第二面平坦化所述第一衬底后，且在形成位线结构之前，在每个第一有源区和每个第二有源区的第二面形成第一掺杂区。
31.如权利要求22或30所述的半导体结构的形成方法，其特征在于，还包括：
在形成位线结构之前，在每个第一掺杂区上形成第一导电结构。
32.如权利要求25或28所述的半导体结构的形成方法，其特征在于，还包括：
在形成电容结构之前，在所述第二隔离结构沿第二方向每一侧的第二掺杂区上形成第二导电结构。
CN202110794375.XA 2021-07-14 2021-07-14 半导体结构及其形成方法 Active CN113540092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110794375.XA CN113540092B (zh) 2021-07-14 2021-07-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110794375.XA CN113540092B (zh) 2021-07-14 2021-07-14 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113540092A CN113540092A (zh) 2021-10-22
CN113540092B true CN113540092B (zh) 2024-03-15

Family

ID=78099014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110794375.XA Active CN113540092B (zh) 2021-07-14 2021-07-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113540092B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219612A (zh) * 2022-05-30 2023-12-12 长鑫存储技术有限公司 半导体结构和存储器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285835A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 半导体存储器件及其制造方法
CN109994473A (zh) * 2018-01-03 2019-07-09 三星电子株式会社 半导体器件及其制造方法
CN110021599A (zh) * 2018-01-03 2019-07-16 三星电子株式会社 半导体存储器件
CN112951828A (zh) * 2021-04-07 2021-06-11 芯盟科技有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482105B2 (en) * 2010-01-29 2013-07-09 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
CN113078256A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 磁随机存取存储单元及磁随机存取存储器的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285835A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 半导体存储器件及其制造方法
CN109994473A (zh) * 2018-01-03 2019-07-09 三星电子株式会社 半导体器件及其制造方法
CN110021599A (zh) * 2018-01-03 2019-07-16 三星电子株式会社 半导体存储器件
CN112951828A (zh) * 2021-04-07 2021-06-11 芯盟科技有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN113540092A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US9496383B2 (en) Semiconductor device and method of forming the same
CN112951829B (zh) 半导体结构及其形成方法
CN112951828B (zh) 半导体结构及其形成方法
CN110581138B (zh) 半导体元件及其制作方法
CN108389837B (zh) 晶体管结构、存储器结构及其制备方法
CN113241347B (zh) 半导体结构及半导体结构的形成方法
CN111223863A (zh) 动态随机存取存储器结构
CN115701210A (zh) 半导体结构及其制造方法
CN115295550A (zh) 半导体结构及其形成方法
CN114121961B (zh) 动态随机存取存储器及其形成方法
CN113540092B (zh) 半导体结构及其形成方法
CN113192955B (zh) 半导体结构及半导体结构的形成方法
CN113488468A (zh) 半导体结构及半导体结构的形成方法
CN113540094A (zh) 半导体结构及其形成方法
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
CN115295549A (zh) 半导体结构及其形成方法
CN113224058B (zh) 半导体结构及半导体结构的形成方法
CN113540093B (zh) 半导体结构及其形成方法
CN113488472B (zh) 半导体结构及其形成方法
CN115295496A (zh) 半导体器件及其制备方法、存储器以及存储***
CN113540088B (zh) 存储器结构及存储器结构的形成方法
CN113517292A (zh) 半导体结构及其形成方法
CN212570997U (zh) 半导体存储器件
CN101656254B (zh) 动态随机存取内存结构及其制造方法
CN114141772A (zh) 半导体结构及其制作方法、控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant