CN114664336A - 堆叠存储器件、存储芯片及其控制方法 - Google Patents

堆叠存储器件、存储芯片及其控制方法 Download PDF

Info

Publication number
CN114664336A
CN114664336A CN202210275948.2A CN202210275948A CN114664336A CN 114664336 A CN114664336 A CN 114664336A CN 202210275948 A CN202210275948 A CN 202210275948A CN 114664336 A CN114664336 A CN 114664336A
Authority
CN
China
Prior art keywords
chip
memory
destination
data operation
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210275948.2A
Other languages
English (en)
Other versions
CN114664336B (zh
Inventor
安友伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Boya Technology Co ltd
Original Assignee
Zhuhai Boya Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Boya Technology Co ltd filed Critical Zhuhai Boya Technology Co ltd
Priority to CN202210275948.2A priority Critical patent/CN114664336B/zh
Publication of CN114664336A publication Critical patent/CN114664336A/zh
Application granted granted Critical
Publication of CN114664336B publication Critical patent/CN114664336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)

Abstract

本申请公开了堆叠存储器件、存储芯片及其控制方法。所述存储芯片的控制方法包括：接收数据操作指令；根据数据操作指令的指令地址与存储芯片的芯片标识之间的关系判断存储芯片作为目的芯片还是非目的芯片；在存储芯片作为目的芯片的情形下，执行数据操作指令，以及在存储芯片的状态寄存器中存储自身执行数据操作指令期间产生的状态信息；以及在存储芯片为非目的芯片的情形下，舍弃数据操作指令，以及在存储芯片的状态寄存器中同步目的芯片执行数据操作指令期间产生的状态信息。该存储芯片的控制方法利用标识寄存器中存储的芯片标识和状态寄存器的不同工作模式内嵌支持端子复用，以提高数据速率和降低器件成本。

Description

堆叠存储器件、存储芯片及其控制方法
技术领域
本发明涉及存储器技术领域，特别涉及堆叠存储器件、存储芯片及其控制方法。
背景技术
在计算机***中使用的存储器可以根据断电状态下的数据存储能力分为易失性存储器和非易失性存储器。易失性存储器仅在上电状态下存储数据，在断电状态下损失数据，例如，包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。非易失性存储器在上电状态下和断电状态下均可存储数据，例如包括传统上称为只读存储器(ROM)的多种存储器。只读存储器例如包括NAND闪存和NOR闪存。
随着计算机***的硬件性能的提升和软件功能的复杂化，采用单个存储芯片难以满足计算机***对存储器件容量和速度的要求。为了提高存储器件容量，已经提出将多个小容量的存储芯片堆叠在一起封装成单个存储器件。与重新设计和制造大容量的单芯片存储器件相比，堆叠存储器件可以可以减少产品研发周期和流片成本。
然而，现有的存储芯片并非专用于堆叠存储器件而设计的。堆叠存储器件还需要包含附加的接口芯片，接口芯片复用总线并且分别为堆叠的多个存储芯片提供独立的接线端子。接口芯片不仅导致堆叠存储器件的成本升高，而且由于复用总线中的信号转换导致数据速率降低。
因此，期望进一步改进堆叠存储器件的设计以提高数据速率和降低器件成本。
发明内容
鉴于上述问题，本发明的目的在于提供堆叠存储器件、存储芯片及其控制方法，其中，存储芯片嵌入支持端子复用，因而可以在堆叠存储器件中直接并联多个存储芯片，以提高数据速率和降低器件成本。
根据本发明的第一方面，提供一种存储芯片的控制方法，包括：接收数据操作指令；根据所述数据操作指令的指令地址与所述存储芯片的芯片标识之间的关系判断所述存储芯片作为目的芯片还是非目的芯片；在所述存储芯片作为目的芯片的情形下，执行所述数据操作指令，以及在所述存储芯片的状态寄存器中存储自身执行所述数据操作指令期间产生的状态信息；以及在所述存储芯片为非目的芯片的情形下，舍弃所述数据操作指令，以及在所述存储芯片的状态寄存器中同步目的芯片执行所述数据操作指令期间产生的状态信息。
优选地，判断所述存储芯片作为目的芯片还是非目的芯片的步骤包括：所述存储芯片判断所述数据操作指令是否包含指令地址；在所述数据操作指令包含指令地址的情形下，根据所述存储芯片的芯片标识与所述指令地址的比较结果判断所述存储芯片作为目的芯片还是非目的芯片；以及在所述数据操作指令不包含指令地址的情形下，如果所述存储芯片的芯片标识是默认值，则所述存储芯片为目的芯片，如果所述存储芯片的芯片标识不是默认值，则所述存储芯片为非目的芯片。
优选地，所述存储芯片的芯片标识是所述存储芯片在堆叠存储器件中的序号。
优选地，所述存储芯片的芯片标识是根据所述存储芯片预先存储的配置信息生成的序号。
优选地，所述存储芯片的芯片标识是在堆叠存储器件的上电阶段随机生成的序号。
优选地，所述存储芯片的芯片标识是所述存储芯片关联的地址范围的高位地址。
优选地，在所述存储芯片作为目的芯片的情形下，所述存储芯片在执行所述数据操作指令完成之后，等待存储器控制器发送的读寄存器指令。
优选地，在所述存储芯片作为目的芯片的情形下，所述存储芯片在执行所述读寄存器指令后进入待机状态。
优选地，在所述存储芯片作为非目的芯片的情形下，所述存储芯片在存储器控制器发送读寄存器指令之后，将所述读寄存器转向成更新寄存器指令。
优选地，所述存储芯片与所述目的芯片共用接口总线与所述存储器控制器相连接，所述存储芯片经由所述接口总线与所述目的芯片建立芯片间通信通道。
优选地，所述存储芯片在存储器控制器发送读寄存器指令之后，经由所述接口总线获取所述目的芯片的状态寄存器的状态信息，以及将所述状态信息写入自身的状态寄存器。
优选地，在所述存储芯片作为非目的芯片的情形下，所述存储芯片根据所述目的芯片的状态寄存器的状态信息，判断所述目的芯片是否执行完成所述数据操作指令。
优选地，所述存储芯片在确认所述目的芯片执行完成所述数据操作指令之后进入待机状态。
根据本发明的第二方面，提供一种存储芯片，包括：标识寄存器，用于存储所述存储芯片的芯片标识；以及状态寄存器，用于存储与数据操作指令执行相关的状态信息，其中，所述存储芯片根据所述芯片标识与数据操作指令的指令地址之间的关系判断自身作为目的芯片还是非目的芯片，以及根据判断结果将所述状态寄存器设置为相应的工作模式，以支持多个存储芯片彼此连接在一起时的端子复用。
优选地，在所述存储芯片作为目的芯片的情形下，所述状态寄存器存储自身执行数据操作指令期间产生的状态信息，在所述存储芯片作为非目的芯片的情形下，所述状态寄存器在目的芯片执行数据操作指令期间，同步目的芯片中的状态寄存器的状态信息。
根据本发明的第三方面，提供一种堆叠存储器件，包括：上述的多个存储芯片，其中，所述多个存储芯片堆叠封装成单个器件，在所述堆叠存储器件内部彼此连接且协同执行数据操作指令。
优选地，所述多个存储芯片的内部结构和端子布局彼此相同。
优选地，所述多个存储芯片的端子直接并联连接。
优选地，所述多个存储芯片的芯片标识是所述多个存储芯片在所述堆叠存储器件中的序号。
优选地，所述多个存储芯片的芯片标识是根据所述多个存储芯片预先存储的配置信息生成的序号。
优选地，所述多个存储芯片的芯片标识是在所述堆叠存储器件的上电阶段随机生成的序号。
优选地，所述多个存储芯片的芯片标识是所述多个存储芯片分别关联的地址范围的高位地址。
根据本发明实施例的堆叠存储器件，其中，存储芯片利用标识寄存器中存储的芯片标识和状态寄存器的不同工作模式内嵌支持端子复用。在堆叠存储器件中可以直接并联多个存储芯片。该堆叠存储器件无需包含单独的接口芯片进行存储芯片复用总线的信号转换，因此可以降低堆叠存储器件的成本升高，而且可以提高存储器控制与堆叠存储器件之间的数据速率。
根据本发明实施例的存储芯片端子复用方法，存储芯片根据芯片标识获得存储芯片相关联的地址范围，根据数据操作指令地址与地址范围的比较判断是否为目的芯片。因而，在堆叠存储器件包括多个存储芯片的情形下，始终只有一个存储芯片作为目的芯片执行数据操作指令，其余存储芯片作为非目的芯片同步目的芯片的状态寄存器，在目的芯片执行完成数据操作指令之后，所有存储芯片恢复至待机状态，因而，堆叠存储器件的多个存储芯片协同执行数据操作指令，实现内嵌支持端子复用。该存储芯片的控制方法允许在堆叠存储器件直接并联多个存储芯片，无需包含单独的接口芯片进行存储芯片复用总线的信号转换，因此可以降低堆叠存储器件的成本升高，而且可以提高存储器控制与堆叠存储器件之间的数据速率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本发明实施例的存储器***的示意性框图。
图2示出堆叠存储器件中的存储芯片的内部结构的示意性框图。
图3示出根据本发明实施例的存储芯片端子复用方法的流程图。
图4示出在图3所示存储芯片端子复用方法中目的芯片判断的流程图。
图5示出存储芯片执行读寄存器指令的时序图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1示出根据本发明实施例的存储器***的示意性框图。
存储器***100包括存储器控制器120和堆叠存储器件130。存储器控制器120用于在主机和堆叠存储器件130之间传送指令和数据。堆叠存储器件130包括堆叠封装成单个器件的存储芯片130-1和130-2。存储芯片130-1和130-2的端子并联连接，并且分别嵌入支持端子复用，从而协同执行数据操作指令。
存储器控制器120的内部结构是本领域已知的。作为示例，存储器控制器120包括主机接口、存储器接口、控制器、指令队列、地址发生器等。
主机接口用于将存储控制器120耦合至主机处理器，例如CPU。存储器接口用于将存储控制器120耦合至存储器件。根据存储器件的类型不同，存储器控制器120可以是内存控制器、存储卡控制器、U盘控制器、固态硬盘控制器的任意类型。主机与存储器控制器120之间的总线接口包括是通用串行总线(USB)接口、存储卡接口、串行高级技术附件(SATA)接口、并行高级技术附件(PATA)接口和集成驱动电子(IDE)接口、IEEE 1394(Fire Wire)接口等。存储器控制器120与存储器件之间的总线接口例如是同步串行接口(SPI)。
存储器控制器120从主机接收数据操作请求。控制器响应数据操作请求产生堆叠存储器件130的数据操作指令，将数据操作指令存储在指令队列中。地址发生器响应数据操作请求产生堆叠存储器件130的物理地址。例如，数据操作请求包括读请求、写请求、擦除请求、编程请求等。
存储芯片130-1和130-2可以是任意类型的存储芯片，例如，静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、NAND闪存和NOR闪存。
在本实施例中，堆叠存储器件130中的存储芯片130-1和130-2的内部结构相同，并且分别嵌入支持端子复用方法，因此可以协同执行数据操作指令。
优选地，存储芯片130-1和130-2在堆叠存储器件130的封装物中直接并联连接。堆叠存储器件130、存储芯片130-1和130-2的端子布局完成相同，因此，不论存储芯片130-1和130-2单独使用，还是任意数量的存储芯片组成堆叠存储器件130，存储器件均可以提供完全兼容的端子布局。存储器控制器120与存储器件之间的连接方式无需进行改变。
优选地，同步串行接口(SPI)总线兼有地址总线和数据总线的作用。堆叠存储器件130的端子包括电源端子、控制信号端子、以及同步串行接口(SPI)端子。电源端子包括供电电压端VCC、接地端VSS。控制信号端子包括写保护信号端子WP和保持信号端子HOLD。同步串行接口(SPI)端子包括串行时钟信号端SCK、从机输入信号端SI、从机输出信号端SO和片选信号端CS。
多个存储芯片同时接收存储器控制器的数据操作请求。在堆叠存储器件内部，多个存储芯片分别嵌入支持端子复用方法，根据数据操作指令的地址启用多个存储芯片之一，在执行数据操作指令之后，根据读寄存器指令恢复所有存储芯片的待机状态。
根据本发明实施例的存储器***，在堆叠存储器件中可以直接并联多个存储芯片。该堆叠存储器件无需包含单独的接口芯片进行存储芯片复用总线的信号转换，因此可以降低堆叠存储器件的成本升高，而且可以提高存储器控制与堆叠存储器件之间的数据速率。
图2示出堆叠存储器件中的存储芯片的内部结构的示意性框图。
存储芯片130-1包括接口电路11、控制电路12、地址锁存器13、行译码器14、列译码器15、数据缓冲器16、多路复用器17、存储单元阵列18、以及状态寄存器21和标识寄存器22。存储芯片130-1中的控制电路12与内部模块相连接。
在本实施例中，控制电路12不仅提供存储器件的各种数据操作功能，而且基于标识寄存器22中存储的芯片标识判断自身是否为数据操作指令的目的芯片，从而内嵌支持端子复用。
存储芯片130-1的接口电路11与堆叠存储器件130的端子相连接，进一步地，接口电路11经由堆叠存储器件130的端子连接至存储器控制器120的存储器接口。存储芯片130-1的接口电路与存储器控制器120的存储器接口通信耦合，接收数据操作指令以及返回读取数据(例如，存储单元存储的数据，以及状态寄存器存储的状态信息)。例如，数据操作指令包含指令码，根据数据操作请求的类型不同，数据操作指令还可以包含附加的地址。
地址锁存器13与接口电路11相连接，用于存储从存储器控制器120接收的物理地址，以及将锁存的物理地址提供至行译码器14和列译码器15。行译码器14和列译码器15分别将物理地址解码成存储单元阵列18的行地址和列地址。
数据缓冲器16与接口电路11相连接，用于缓冲存储芯片的输入数据和输出数据。在数据写入指令的情形下，存储芯片130-1从存储器控制器120接收输入数据，数据缓冲器16暂存输入数据，直至控制电路12执行完成数据写入指令。在数据读取指令的情形下，存储芯片130-1向存储器控制器120发送输出数据，数据缓冲器16暂存输出数据，直至控制电路12执行完成数据读取指令。
多路复用器17连接在数据缓冲器16和存储单元阵列18之间。多路复用器17包括多个传输门，用于将存储单元阵列18的多条位线合并成一组数据线。例如，存储单元阵列18包括多个存储体，所述多个存储体经由多路复用器17共用一组数据线。
状态寄存器21用于存储存储芯片的状态信息。例如，状态信息采用多个状态位表示。控制电路12在执行数据操作指令的不同阶段在状态寄存器21中存储与数据操作指令执行相关的状态信息。例如，在数据擦除操作中，状态寄存器21中存储的状态信息指示擦除操作是否暂停和是否完成。存储器控制器120读取状态信息判断擦除操作是否完成，以及何时应该发送下一条数据操作指令。
在存储芯片130-1作为目的芯片的情形下，存储执行数据操作指令期间产生的状态信息。在存储芯片130-1作为非目的芯片的情形下，在目的芯片执行数据操作指令期间，存储芯片130-1同步所述目的芯片中的状态寄存器的状态信息。
标识寄存器22用于存储存储芯片的芯片标识。例如，芯片标识是堆叠存储器件中的存储芯片序号。对于芯片标识的要求是可以区分堆叠存储器件中不同存储芯片的顺序。芯片标识可以是根据存储芯片预先存储的配置信息生成的序号，或者，存储芯片在存储器件的上电阶段随机生成的序号。优选地，芯片标识为存储芯片相关联的地址范围的高位地址。
根据本发明实施例的存储芯片，存储芯片根据标识寄存器存储的芯片标识获得存储芯片相关联的地址范围，根据数据操作指令地址与地址范围的比较判断是否为目的芯片，在储芯片在作为目的芯片时存储自身执行数据操作指令期间产生的状态信息，在作为非目的芯片时同步目的芯片中的状态寄存器的状态信息。因而，存储芯片利用标识寄存器中存储的芯片标识和状态寄存器的不同工作模式内嵌支持端子复用。在堆叠存储器件中可以直接并联多个存储芯片。该堆叠存储器件无需包含单独的接口芯片进行存储芯片复用总线的信号转换，因此可以降低堆叠存储器件的成本升高，而且可以提高存储器控制与堆叠存储器件之间的数据速率。
图3示出根据本发明实施例的存储芯片端子复用方法的流程图。
在步骤S11中，存储芯片接收到存储器控制器发送的数据操作指令。
如上所述，在存储器***中，存储器控制器从主机接收数据操作请求，数据操作请求包括读请求、写请求、擦除请求、编程请求，根据数据操作请求产生多个数据操作指令。例如，数据操作指令包含指令码，根据数据操作请求的类型不同，数据操作指令还可以包含附加的地址。
在该步骤中，存储芯片在接收到数据操作指令之后，根据数据操作指令的类型判断出在数据操作指令执行期间是否修改状态寄存器。在数据操作指令执行期间修改状态寄存器的数据操作指令例如包括编程指令、擦除指令等，或者存储器控制器对存储芯片的直接写状态寄存器指令。
在步骤S12中，存储芯片采用标识寄存器中存储的芯片标识，判断自身是否为目的芯片。
如上所述，芯片标识是堆叠存储器件中的存储芯片序号。在堆叠存储器件包括两个存储芯片的情形下，两个存储芯片的存储芯片序号可以采用一个比特表示，例如，二进制数字0表示第一芯片，二进制数字1表示第二芯片。
在该步骤中，存储芯片根据芯片标识获得存储芯片相关联的地址范围，根据数据操作指令地址与地址范围的比较判断是否为目的芯片。例如，第一芯片的地址范围是0x0000-0x0FFF，第二芯片的地址范围是0x1000-0x1FFF。如果数据操作指令的指令地址属于地址范围是0x0000-0x0FFF，或者，数据操作指令未包含指令地址，则第一芯片确认自身为目的芯片，第二芯片确认自身为非目的芯片。如果数据操作指令的指令地址属于地址范围是0x1000-0x1FFF，则第一芯片确认自身为非目的芯片，第二芯片确认自身为目的芯片。
因此，堆叠存储器件中的第一芯片和第二芯片中的一个芯片始终可以确认自己是目的芯片，另一个芯片始终可以确认自己是非目的芯片。
进一步地，目的芯片执行存储器控制器发送的数据操作指令，如步骤S13至S16所示。
在步骤S13中，目的芯片执行数据操作指令。在步骤S14中，目的芯片在执行完成数据操作指令中，等待存储器控制器发送的读状态寄存器指令。在步骤S15中，目的芯片执行读状态寄存器指令，返回状态寄存器的状态信息。然后，在步骤S16中，目的芯片进入待机状态。
进一步地，非目的芯片屏蔽数据操作指令，如步骤S17至S20所示。
在步骤S17中，非目的芯片舍弃存储器控制器发送的数据操作指令。
在步骤S18中，非目的芯片同步目的芯片的状态寄存器的状态信息。
在存储器控制器向多个存储芯片发送读寄存器指令之后，仅仅目的芯片响应读寄存器指令，向存储器控制器返回寄存器状态信息。非目的芯片不仅不会执行读寄存器指令返回寄存器状态信息，而且，非目的芯片将存储器控制器发送的读寄存器指令转向成更新寄存器指令。
进一步地，非目的芯片经由多个存储芯片共用的接口总线，与目的芯片建立芯片间通信通道。采用与存储器控制器类似的时序，非目的芯片获得目的芯片返回的状态寄存器的状态信息。进一步地，非目的芯片将目的芯片的寄存器状态信息写入自身的状态寄存器中。
参见图5，在读寄存器指令的执行期间，非目的芯片按照与存储器控制器大致相同的时序，经由共用的接口总线获得目的芯片返回的状态寄存器的状态信息。存储器控制器经由堆叠存储器件的多个存储芯片共用的接口总线，向堆叠存储器件的多个存储芯片发送读寄存器指令码。在串行时钟信号SCK的第一组多个时钟周期中，目的芯片从堆叠存储器件的输入数据信号SI中获得寄存器指令码，在串行时钟信号SCK的第二组多个时钟周期中，目的芯片将自身状态寄存器的状态信息作为堆叠存储器件的输出数据信号SO发送至接口总线。在第二组多个时钟周期的每个上升沿(时序图中虚线位置)，不仅存储器控制器在接口总线上采样目的芯片的状态寄存器的状态信息，而且，非目的芯片在接口总线上采样目的芯片的状态寄存器的状态信息。因此，非目的芯片与目的芯片之间可以实现芯片间数据通信。
在步骤S19中，非目的芯片根据目的芯片的状态寄存器的状态信息，判断目的芯片是否完成数据操作指令。如果目的芯片完成数据操作指令，则执行步骤S20。在步骤S20中，非目的芯片进入待机状态。如果目的芯片未完成数据操作指令，则返回步骤S18，继续等待存储器控制器执行下一个读寄存器指令，以及在接收到读寄存器指令之后，同步目的芯片的状态寄存器。重复步骤S18，直至根据目的寄存器的状态信息确认目的寄存器已经完成数据操作指令。
根据本发明实施例的存储芯片端子复用方法，存储芯片根据芯片标识获得存储芯片相关联的地址范围，根据数据操作指令地址与地址范围的比较判断是否为目的芯片。因而，在堆叠存储器件包括多个存储芯片的情形下，始终只有一个存储芯片作为目的芯片执行数据操作指令，其余存储芯片作为非目的芯片同步目的芯片的状态寄存器，在目的芯片执行完成数据操作指令之后，所有存储芯片恢复至待机状态，因而，堆叠存储器件的多个存储芯片协同执行数据操作指令，实现内嵌支持端子复用。在堆叠存储器件中可以直接并联多个存储芯片。该堆叠存储器件无需包含单独的接口芯片进行存储芯片复用总线的信号转换，因此可以降低堆叠存储器件的成本升高，而且可以提高存储器控制与堆叠存储器件之间的数据速率。
图4示出在图3所示存储芯片端子复用方法中目的芯片判断方法的流程图。
上述目的芯片判断的详细流程包括步骤S101至S105。
在步骤S101中，存储芯片判断数据操作指令是否有地址。对存储单元阵列的数据操作指令包含地址，例如，读取指令、编程指令和擦除指令。对存储器件的操作指令不包含地址，例如，读存储器件基本信息码指令等。
如果在步骤S101中确认数据操作指令包含指令地址，则执行步骤S102。在步骤S102中，将芯片标识与指令地址进行比较以判断二者是否匹配。例如，如果指令地址属于地址范围0x0000-0x0FFF，则该指令地址与第一芯片的地址范围匹配，如果指令地址属于地址范围0x1000-0x1FFF，则该指令地址与第二芯片的地址范围匹配。如果存储芯片确认芯片标识与指令地址匹配，则执行步骤S104，否则执行步骤S105。在步骤S104中，存储芯片将自身作为数据操作指令的目的芯片。在步骤S105中，存储芯片将自身作为数据操作指令的非目的芯片。
如果在步骤S101中确认数据操作指令未包含指令地址，则执行步骤S103。在步骤S103中，存储芯片进一步判断芯片标识是否为默认值。例如，如果存储芯片读取芯片标识的数值为二进制数值0，则存储芯片确认自身是第一芯片，执行步骤S104，如果存储芯片读取芯片标识的数值为二进制数值1，则存储芯片确认自身是第二芯片，执行步骤S105。在步骤S104中，存储芯片将自身作为数据操作指令的目的芯片。在步骤S105中，存储芯片将自身作为数据操作指令的非目的芯片。
在本实施例中，芯片标识的默认值为0。因此，第一芯片执行不包含指令地址的全部数据操作指令。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (22)

1.一种存储芯片的控制方法，包括：
接收数据操作指令；
根据所述数据操作指令的指令地址与所述存储芯片的芯片标识之间的关系判断所述存储芯片作为目的芯片还是非目的芯片；
在所述存储芯片作为目的芯片的情形下，执行所述数据操作指令，以及在所述存储芯片的状态寄存器中存储自身执行所述数据操作指令期间产生的状态信息；以及
在所述存储芯片为非目的芯片的情形下，舍弃所述数据操作指令，以及在所述存储芯片的状态寄存器中同步目的芯片执行所述数据操作指令期间产生的状态信息。
2.根据权利要求1所述的控制方法，其中，判断所述存储芯片作为目的芯片还是非目的芯片的步骤包括：
所述存储芯片判断所述数据操作指令是否包含指令地址；
在所述数据操作指令包含指令地址的情形下，根据所述存储芯片的芯片标识与所述指令地址的比较结果判断所述存储芯片作为目的芯片还是非目的芯片；以及
在所述数据操作指令不包含指令地址的情形下，如果所述存储芯片的芯片标识是默认值，则所述存储芯片为目的芯片，如果所述存储芯片的芯片标识不是默认值，则所述存储芯片为非目的芯片。
3.根据权利要求2所述的控制方法，其中，所述存储芯片的芯片标识是所述存储芯片在堆叠存储器件中的序号。
4.根据权利要求2所述的控制方法，其中，所述存储芯片的芯片标识是根据所述存储芯片预先存储的配置信息生成的序号。
5.根据权利要求2所述的控制方法，其中，所述存储芯片的芯片标识是在堆叠存储器件的上电阶段随机生成的序号。
6.根据权利要求2所述的控制方法，其中，所述存储芯片的芯片标识是所述存储芯片关联的地址范围的高位地址。
7.根据权利要求1所述的控制方法，其中，在所述存储芯片作为目的芯片的情形下，所述存储芯片在执行所述数据操作指令完成之后，等待存储器控制器发送的读寄存器指令。
8.根据权利要求7所述的控制方法，其中，在所述存储芯片作为目的芯片的情形下，所述存储芯片在执行所述读寄存器指令后进入待机状态。
9.根据权利要求1所述的控制方法，其中，在所述存储芯片作为非目的芯片的情形下，所述存储芯片在存储器控制器发送读寄存器指令之后，将所述读寄存器转向成更新寄存器指令。
10.根据权利要求9所述的控制方法，其中，所述存储芯片与所述目的芯片共用接口总线与所述存储器控制器相连接，所述存储芯片经由所述接口总线与所述目的芯片建立芯片间通信通道。
11.根据权利要求10所述的控制方法，其中，所述存储芯片在存储器控制器发送读寄存器指令之后，经由所述接口总线获取所述目的芯片的状态寄存器的状态信息，以及将所述状态信息写入自身的状态寄存器。
12.根据权利要求10所述的控制方法，其中，在所述存储芯片作为非目的芯片的情形下，所述存储芯片根据所述目的芯片的状态寄存器的状态信息，判断所述目的芯片是否执行完成所述数据操作指令。
13.根据权利要求12所述的控制方法，其中，所述存储芯片在确认所述目的芯片执行完成所述数据操作指令之后进入待机状态。
14.一种存储芯片，包括：
标识寄存器，用于存储所述存储芯片的芯片标识；以及
状态寄存器，用于存储与数据操作指令执行相关的状态信息，
其中，所述存储芯片根据所述芯片标识与数据操作指令的指令地址之间的关系判断自身作为目的芯片还是非目的芯片，以及根据判断结果将所述状态寄存器设置为相应的工作模式，以支持多个存储芯片彼此连接在一起时的端子复用。
15.根据权利要求14所述的存储芯片，其中，在所述存储芯片作为目的芯片的情形下，所述状态寄存器存储自身执行数据操作指令期间产生的状态信息，
在所述存储芯片作为非目的芯片的情形下，所述状态寄存器在目的芯片执行数据操作指令期间，同步目的芯片中的状态寄存器的状态信息。
16.一种堆叠存储器件，包括：
根据权利要求14至15中任一项所述的多个存储芯片，
其中，所述多个存储芯片堆叠封装成单个器件，在所述堆叠存储器件内部彼此连接且协同执行数据操作指令。
17.根据权利要求16所述的堆叠存储器件，其中，所述多个存储芯片的内部结构和端子布局彼此相同。
18.根据权利要求16所述的堆叠存储器件，其中，所述多个存储芯片的端子直接并联连接。
19.根据权利要求16所述的堆叠存储器件，其中，所述多个存储芯片的芯片标识是所述多个存储芯片在所述堆叠存储器件中的序号。
20.根据权利要求19所述的堆叠存储器件，其中，所述多个存储芯片的芯片标识是根据所述多个存储芯片预先存储的配置信息生成的序号。
21.根据权利要求19所述的堆叠存储器件，其中，所述多个存储芯片的芯片标识是在所述堆叠存储器件的上电阶段随机生成的序号。
22.根据权利要求19所述的堆叠存储器件，其中，所述多个存储芯片的芯片标识是所述多个存储芯片分别关联的地址范围的高位地址。
CN202210275948.2A 2022-03-21 2022-03-21 堆叠存储器件、存储芯片及其控制方法 Active CN114664336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210275948.2A CN114664336B (zh) 2022-03-21 2022-03-21 堆叠存储器件、存储芯片及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210275948.2A CN114664336B (zh) 2022-03-21 2022-03-21 堆叠存储器件、存储芯片及其控制方法

Publications (2)

Publication Number Publication Date
CN114664336A true CN114664336A (zh) 2022-06-24
CN114664336B CN114664336B (zh) 2023-01-10

Family

ID=82031136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210275948.2A Active CN114664336B (zh) 2022-03-21 2022-03-21 堆叠存储器件、存储芯片及其控制方法

Country Status (1)

Country Link
CN (1) CN114664336B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN109841253A (zh) * 2017-11-28 2019-06-04 华邦电子股份有限公司 半导体存储装置及其复位方法
CN110021318A (zh) * 2018-01-09 2019-07-16 华邦电子股份有限公司 半导体存储装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN109841253A (zh) * 2017-11-28 2019-06-04 华邦电子股份有限公司 半导体存储装置及其复位方法
CN110021318A (zh) * 2018-01-09 2019-07-16 华邦电子股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
CN114664336B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
US7937523B2 (en) Memory system with nonvolatile semiconductor memory
US8437190B2 (en) Interleaved flash storage system and method
US7392343B2 (en) Memory card having a storage cell and method of controlling the same
EP2332036B1 (en) Solid state storage device controller with expansion mode
US7057911B2 (en) Memory structure, a system, and an electronic device, as well as a method in connection with a memory circuit
US9063849B2 (en) Different types of memory integrated in one chip by using a novel protocol
US20020194451A1 (en) Memory controller, flash memory system employing memory controller and method for controlling flash memory device
KR100780861B1 (ko) 버퍼 메모리를 내장한 플래시 메모리 장치 및 플래시메모리 시스템
US8321633B2 (en) Memory card and method for storing data on memory card
US20010012222A1 (en) Memory controller for flash memory system and method for accessing flash memory device
TWI790456B (zh) 記憶體定址方法及相關聯的控制器
US6523755B2 (en) Semiconductor memory device
US20110035537A1 (en) Multiprocessor system having multi-command set operation and priority command operation
US20070028037A1 (en) Memory system with automatic dual-buffering
CN114664336B (zh) 堆叠存储器件、存储芯片及其控制方法
JP3804832B2 (ja) メモリ装置及びコンピュータシステム
KR100910944B1 (ko) 제어 신호를 공유하는 플래시 메모리 제어 장치 및 방법
JP2006178909A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US11372800B2 (en) System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
US20240045815A1 (en) Flash memory device
JP2005190312A (ja) マルチチップパッケージ型メモリシステムおよびコンピュータシステム
US20090100220A1 (en) Memory system, control method thereof and computer system
EP0931292A1 (en) A microcontroller including an internal memory unit and circuitry to generate an associated enable signal
CN117762346A (zh) 存储器读取方法、存储器存储装置及存储器控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant