CN114628347B - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN114628347B
CN114628347B CN202210525536.XA CN202210525536A CN114628347B CN 114628347 B CN114628347 B CN 114628347B CN 202210525536 A CN202210525536 A CN 202210525536A CN 114628347 B CN114628347 B CN 114628347B
Authority
CN
China
Prior art keywords
recess
solder
electrode
groove
conductive base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210525536.XA
Other languages
English (en)
Other versions
CN114628347A (zh
Inventor
陈国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Zhongqing Intelligent Technology Co ltd
Original Assignee
Shandong Zhongqing Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Zhongqing Intelligent Technology Co ltd filed Critical Shandong Zhongqing Intelligent Technology Co ltd
Priority to CN202210525536.XA priority Critical patent/CN114628347B/zh
Publication of CN114628347A publication Critical patent/CN114628347A/zh
Application granted granted Critical
Publication of CN114628347B publication Critical patent/CN114628347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体封装结构及其制备方法，涉及半导体封装技术领域。半导体封装结构包括电连接件，该电连接件包括依次连接的端子部、连接部和焊接部，焊接部为长方形结构且包括一凹陷，凹陷为方形结构，且焊接部远离连接部的一边具有折弯的裙边，裙边与所述凹陷的第一侧壁构成一凹槽，第一侧壁为贯通结构，贯通结构连通凹陷和凹槽；凹槽内具有第一焊料，电连接件通过第一焊料电连接于半导体芯片。凹槽的裙边可以阻挡焊料向外侧溢出，实现焊料的隔断，保证电连接的可靠性。

Description

一种半导体封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构及其制备方法。
背景技术
引线框封装件一直半导体封装的常用封装结构，其需要利用引线框的基岛和电极端子结构进行电引出和承载芯片，而该结构电连接件是必须的，该连接件连接芯片的电极以及电极端子结构以实现芯片封装。而该种结构每个电连接件需要两次焊接，即电连接件与芯片的电极焊接以及电连接件与电极端子结构的电连接件，较为复杂，并且，对于焊料接合电连接件，接合位置容易因为接合焊料缺少，或电连接件接合不平，造成虚焊，或者焊接断开等风险。
发明内容
本发明的目的之一在于克服现有技术中所述的缺陷，从而提供一种半导体封装结构，其包括：导电基岛，包括相对的第一表面和第二表面；半导体芯片，包括在其下表面的第一电极以及在其上表面的第二电极，所述第一电极接合于所述导电基岛的第一表面上；电连接件，电接合于所述第二电极；密封层，密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平。
所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边。所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；所述凹槽内具有第一焊料，所述电连接件通过所述第一焊料电连接于所述第二电极。
根据本发明的实施例，所述凹陷内包括残留焊料，所述残留焊料与所述第一焊料为一体结构。
根据本发明的实施例，俯视观察时，所述凹陷的大部分位于所述半导体芯片的外侧。
根据本发明的实施例，所述端子部的下表面与所述密封层的下表面齐平。
本发明根据上述半导体封装结构，本发明还提供了一种半导体封装结构的制备方法，包括以下步骤：
S1、提供导电基岛，所述导电基岛包括相对的第一表面和第二表面；
S2、提供一半导体芯片，所述半导体芯片包括在其下表面的第一电极以及在其上表面的第二电极，将所述第一电极接合于所述导电基岛的第一表面上；
S3、提供电连接件，所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边，所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；并将所述焊接部压合于所述第二电极上，其中，所述凹槽对准所述第二电极；
S4、在所述凹陷内设置焊料片，并热压，使得所述焊料片熔融形成第一焊料进入所述凹槽内，以实现所述电连接件与所述第二电极的接合；
S5、形成密封层，所述密封层密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平。
根据本发明的实施例，在S4中，所述热压包括利用压块按压所述焊料片，并加热使得所述焊料片熔融，进一步的使得熔融的焊料通过所述贯通结构填充所述凹槽内，实现所述电连接件与所述第二电极的焊接接合。
根据本发明的实施例，所述电连接件通过冲压模具一次性冲压形成，得到的所述电连接件为一体成型结构。
根据本发明的实施例，在步骤S3之后形成的电连接件，俯视观察时，所述凹陷的大部分位于所述半导体芯片的外侧。
根据本发明的实施例，步骤S4具体包括：利用热压头对焊料片进行局部加热熔融，实现焊料片的液态化，并使得熔融的焊料片通过所述贯通结构16进入所述凹槽内。
与现有技术相比，本发明具有以下有益效果：
本发明的电连接件的焊接部包括相互连通的凹陷和凹槽，其中所述凹陷朝上，所述凹槽朝下，在使用时，在凹陷内容置焊料片，并在热压状态下使得焊料片熔化为焊料进入凹槽内，实现电连接件与芯片的上部电极的直接电连接件。并且，焊料部分残留于所述凹陷内，凹陷内的焊料用于后期的电连接，凹陷可以用于后期电连接其他端子部的部位。
本发明的电连接件通过冲压模具一次冲压形成，其为一体结构，形成方法简单，且该电连接件的焊接部可以很容易的对准焊接位置，焊料也可以较多的容置于凹槽内用于电连接。并且，凹槽的裙边可以阻挡焊料向外侧溢出，实现焊料的隔断，保证电连接的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明电连接件的示意图，（a）为剖面图，（b）为俯视图；
图2为本发明利用冲压模具形成电连接件的示意图，（c）为冲压前的示意图，（d）为冲压后的示意图；
图3为本发明半导体封装结构的剖视图；
图4为在导电基岛上接合半导体芯片的示意图；
图5为电连接件接合半导体芯片的示意图；
图6为设置焊料片之后的示意图；
图7为热压焊料片的示意图；
图8为形成密封层之后的示意图。
附图标记说明：
10、电连接件；11、端子部；12、连接部；13、焊接部；14、凹陷；15、凹槽；16、贯通结构；17、裙边；20、半导体封装结构；21、基岛；22、半导体芯片；23、第一焊料；24、第一电极；25、第二焊料；26、残留焊料；27、密封层；28、底面；29、焊料片；30、冲压模具；40、冲压件；50、热压头。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实施例提供了半导体封装结构，其包括：导电基岛，包括相对的第一表面和第二表面；半导体芯片，包括在其下表面的第一电极以及在其上表面的第二电极，所述第一电极接合于所述导电基岛的第一表面上；电连接件，电接合于所述第二电极；密封层，密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平；所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边，所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；所述凹槽内具有第一焊料，所述电连接件通过所述第一焊料电连接于所述第二电极。
首先参见图1，本发明所述使用电连接件10包括一体成型的端子部11、连接部12和焊接部13。电连接件10为折形的铜材结构，其通过模具冲压形成。其中，端子部11位于底部，而焊接部13位于顶部，连接部12连接所述端子部11和焊接部13。端子部11呈方形结构，且用于电连接至外部。连接部12为倾斜结构，其一端接合于所述端子部11，另一端接合于焊接部13的一边上。
焊接部13俯视观察时呈长方形结构，在焊接部13上具有凹陷14，该凹陷14通过冲压形成，在凹陷14的一个侧壁上被冲压形成贯通结构16。在焊接部13的一边上具有裙边17，该裙边17通过折弯形成，与凹陷14的侧壁之间形成一凹槽15。凹槽15两侧为开放的结构，该裙边17用作焊料阻挡部位使用。裙边17的底部与凹陷14的底部齐平。
特别的，如图1的（a）所示，凹陷14通过其侧壁上的贯通结构16连通所述凹槽15，在实际使用该电连接件10时，凹陷14用于承载焊料片，而凹槽15用于容纳焊料形成电连接。此外，本发明的凹陷14还作为额外的连接点实现与其他连接件的电连接对准，并容纳焊料。
该电连接件10通过机械冲压方式形成，具体可以参见图2。其中，冲压模具30可以包括在其冲压面上的切割刀，其一切割刀用于与冲压件40进行切断，另一切割刀则用于形成贯通结构16。此外，冲压面上还包括一突起部，其对应的形成凹陷14。
参见图2的（d），电连接件10可以通过一次冲压直接形成，并且，为了保证凹陷14底部和裙边17底部的齐平，可以研磨并粗糙化凹陷底部，粗糙化的凹陷底部（底面）可以提高焊接的可靠性，保证接合处的焊料延展以及与后续密封层的接触。
作为本发明实施例的半导体封装结构20可以参见图3，其至少包括电连接件10、基岛21、半导体芯片22、密封层27。其中，基岛21的底面、密封层27的底面28与电连接件10的端子部11的底面共面，即使得密封层27在其底面28露出基岛21和端子部11。基岛21的材质可以是铜，其作为其中一个端子使用，且充当散热件的功能部。该基岛21在其侧面具有阶梯形状，以保证与密封层27的接合和密封性。
具体的，形成本发明实施的半导体封装结构的方法，包括以下步骤：
S1、提供导电基岛，所述导电基岛包括相对的第一表面和第二表面；
S2、提供一半导体芯片，所述半导体芯片包括在其下表面的第一电极以及在其上表面的第二电极，将所述第一电极接合于所述导电基岛的第一表面上；
S3、提供电连接件，所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边，所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；并将所述焊接部压合于所述第二电极上，其中，所述凹槽对准所述第二电极；
S4、在所述凹陷内设置焊料片，并热压，使得所述焊料片熔融形成第一焊料进入所述凹槽内，以实现所述电连接件与所述第二电极的接合；
S5、形成密封层，所述密封层密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平。
其中，半导体芯片22可以是功率芯片，例如IGBT、HBT、HEMT等芯片，其上下均具有电极，例如包括下电极24和上电极23，其中上电极23可以是两个。下电极24通过第一焊料25接合于所述基岛21的上面，第一焊料25可以选自锡铅焊料、金锡焊料等。具体形成步骤可以参见图4，回流焊工艺可应用于该步骤。
接着，参见图5，电连接件10的焊接部13压合于上电极23上，其中凹陷14的底部以及裙边17的底部可以同时与半导体芯片22的上表面接触，且凹槽15对准于上电极23。此时，俯视观察时，所述凹陷14的大部分位于所述半导体芯片22的外侧，这样作为连接其他端子的凹陷14的位置，在进行焊接时，可以不影响凹槽15处的焊料电连接。
接着，参见图6，在凹陷14内放置焊料片29，该焊料片29可以是低熔点焊料形成，其为片状结构，且尺寸适用于凹陷14。
接着，参见图7，采用低温热压的形式，利用热压头50对焊料片29进行局部加热熔融，实现焊料片29的液态化，此时温度大致在150-220℃之间。由于压力的作用，熔融的焊料片29变为第二焊料26通过贯通结构16进入凹槽15内，同时接触上电极23和焊接部13，实现半导体芯片22和电连接件10的电连接件。在该步骤中，热压头50可以是加热压块，其局部加热的方式可以防止温度过高损毁半导体芯片22，保证电连接以及封装的可靠性。
在此步骤中，凹陷14内残留有部分焊料，残留的焊料可以作为后续更多端子的焊接材料，且凹陷14可以在连接其他端子时，保证焊料的容纳量，且可以作为对准部件使用。
最后，注塑形成密封层27，该密封层27可以通过常规的固化树脂材料形成，密封层27的底面与基岛21和端子部11的底部齐平。如此，得到如图8所示的半导体封装结构。
本发明的电连接件的焊接部包括相互连通的凹陷和凹槽，其中所述凹陷朝上，所述凹槽朝下，在使用时，在凹陷内容置焊料片，并在热压状态下使得焊料片熔化为焊料进入凹槽内，实现电连接件与芯片的上部电极的直接电连接件。并且，焊料部分残留于所述凹陷内，凹陷内的焊料用于后期的电连接，凹陷可以用于后期电连接其他端子部的部位。
本发明的电连接件通过冲压模具一次冲压形成，其为一体结构，形成方法简单，且该电连接件的焊接部可以很容易的对准焊接位置，焊料也可以较多的容置于凹槽内用于电连接。并且，凹槽的裙边可以阻挡焊料向外侧溢出，实现焊料的隔断，保证电连接的可靠性。
以上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种半导体封装结构，其包括：
导电基岛，包括相对的第一表面和第二表面；
半导体芯片，包括在其下表面的第一电极以及在其上表面的第二电极，所述第一电极接合于所述导电基岛的第一表面上；
电连接件，电接合于所述第二电极；
密封层，密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平；
其特征在于，所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边，所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；所述凹槽内具有第一焊料，所述电连接件通过所述第一焊料电连接于所述第二电极。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述凹陷内包括残留焊料，所述残留焊料与所述第一焊料为一体结构。
3.根据权利要求1所述的半导体封装结构，其特征在于，
俯视观察时，所述凹陷的大部分位于所述半导体芯片的外侧。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述端子部的下表面与所述密封层的下表面齐平。
5.一种半导体封装结构的制备方法，其特征在于，包括以下步骤：
S1、提供导电基岛，所述导电基岛包括相对的第一表面和第二表面；
S2、提供一半导体芯片，所述半导体芯片包括在其下表面的第一电极以及在其上表面的第二电极，将所述第一电极接合于所述导电基岛的第一表面上；
S3、提供电连接件，所述电连接件包括依次连接的端子部、连接部和焊接部，所述焊接部为长方形结构且包括一凹陷，所述凹陷为方形结构，且所述焊接部远离所述连接部的一边具有折弯的裙边，所述裙边与所述凹陷的第一侧壁构成一凹槽，所述第一侧壁为贯通结构，所述贯通结构连通所述凹陷和所述凹槽；并将所述焊接部压合于所述第二电极上，其中，所述凹槽对准所述第二电极；
S4、在所述凹陷内设置焊料片，并热压，使得所述焊料片熔融形成第一焊料进入所述凹槽内，以实现所述电连接件与所述第二电极的接合；
S5、形成密封层，所述密封层密封所述导电基岛、半导体芯片和电连接件，且所述导电基岛的第二表面与所述密封层的下表面齐平。
6.根据权利要求5所述的半导体封装结构的制备方法，其特征在于，
在S4中，所述热压包括利用压块按压所述焊料片，并加热使得所述焊料片熔融，进一步的使得熔融的焊料通过所述贯通结构填充所述凹槽内，实现所述电连接件与所述第二电极的焊接接合。
7.根据权利要求6所述的半导体封装结构的制备方法，其特征在于，
所述电连接件通过冲压模具一次性冲压形成，得到的所述电连接件为一体成型结构。
8.根据权利要求7所述的半导体封装结构的制备方法，其特征在于，
在步骤S3之后形成的电连接件，俯视观察时，所述凹陷的大部分位于所述半导体芯片的外侧。
9.根据权利要求7所述的半导体封装结构的制备方法，其特征在于，
步骤S4具体包括：利用热压头对焊料片进行局部加热熔融，实现焊料片的液态化，并使得熔融的焊料片通过所述贯通结构进入所述凹槽内。
CN202210525536.XA 2022-05-16 2022-05-16 一种半导体封装结构及其制备方法 Active CN114628347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210525536.XA CN114628347B (zh) 2022-05-16 2022-05-16 一种半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210525536.XA CN114628347B (zh) 2022-05-16 2022-05-16 一种半导体封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114628347A CN114628347A (zh) 2022-06-14
CN114628347B true CN114628347B (zh) 2022-07-22

Family

ID=81907169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210525536.XA Active CN114628347B (zh) 2022-05-16 2022-05-16 一种半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114628347B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287961A (ja) * 1991-03-06 1992-10-13 Mitsubishi Electric Corp リードフレーム
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
CN200986989Y (zh) * 2006-06-23 2007-12-05 富士康(昆山)电脑接插件有限公司 电连接器端子
JP2011091146A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011243929A (ja) * 2010-05-21 2011-12-01 Hitachi Ltd 半導体装置及びその製造方法
CN110168388A (zh) * 2017-02-20 2019-08-23 新电元工业株式会社 电子装置以及连接体
CN111052584A (zh) * 2017-08-30 2020-04-21 日立汽车***株式会社 功率半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404175B (zh) * 2009-12-25 2013-08-01 矽品精密工業股份有限公司 具電性連接結構之半導體封裝件及其製法
JP6413709B2 (ja) * 2014-12-02 2018-10-31 富士電機株式会社 半導体装置およびその製造方法
US9640465B2 (en) * 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287961A (ja) * 1991-03-06 1992-10-13 Mitsubishi Electric Corp リードフレーム
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
CN200986989Y (zh) * 2006-06-23 2007-12-05 富士康(昆山)电脑接插件有限公司 电连接器端子
JP2011091146A (ja) * 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2011228405A (ja) * 2010-04-16 2011-11-10 Hitachi Cable Ltd リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2011243929A (ja) * 2010-05-21 2011-12-01 Hitachi Ltd 半導体装置及びその製造方法
CN110168388A (zh) * 2017-02-20 2019-08-23 新电元工业株式会社 电子装置以及连接体
CN111052584A (zh) * 2017-08-30 2020-04-21 日立汽车***株式会社 功率半导体装置及其制造方法

Also Published As

Publication number Publication date
CN114628347A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US5886397A (en) Crushable bead on lead finger side surface to improve moldability
US10727163B2 (en) Semiconductor device
US6531662B1 (en) Circuit board, battery pack, and method of manufacturing circuit board
WO2015111691A1 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
EP3783645B1 (en) Pin, pin combination structure, packaging body and manufacturing method therefor
JP2002223004A (ja) パッケージ成形体と発光装置
WO2015107879A1 (ja) 半導体装置及びその製造方法
US20130221504A1 (en) Semiconductor module and method of manufacturing a semiconductor module
JP3836010B2 (ja) 半導体装置
CN114944375B (zh) 一种功率器件封装结构及其制备方法
JP2003060121A (ja) 半導体集積回路パッケージおよびその製造方法
CN114628347B (zh) 一种半导体封装结构及其制备方法
CN100418216C (zh) 半导体封装及半导体模块
US7439625B2 (en) Circuit board
US7745257B2 (en) High power MCM package with improved planarity and heat dissipation
US7069653B2 (en) Method for electrically connecting a semiconductor component to an electrical subassembly
CN114783883B (zh) 一种功率封装结构及其制造方法
JP2020178003A (ja) パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP6967335B2 (ja) 半導体装置
CN104112729A (zh) 用于制造具有玻璃衬底的半导体器件的方法
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
WO2022257019A1 (zh) 一种电气连接件、电子设备及其制备方法
CN211907439U (zh) 一种引脚可靠的贴片式二极管
CN215220708U (zh) 一种半导体芯片封装结构
CN213304123U (zh) 一种半导体芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant