CN114585173A - 一种显示装置及其制备方法 - Google Patents
一种显示装置及其制备方法 Download PDFInfo
- Publication number
- CN114585173A CN114585173A CN202210204960.4A CN202210204960A CN114585173A CN 114585173 A CN114585173 A CN 114585173A CN 202210204960 A CN202210204960 A CN 202210204960A CN 114585173 A CN114585173 A CN 114585173A
- Authority
- CN
- China
- Prior art keywords
- flexible substrate
- layer
- pin
- lead
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 237
- 238000004806 packaging method and process Methods 0.000 claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 231
- 239000000463 material Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 26
- 239000012044 organic layer Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 239000000047 product Substances 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- -1 Polyethylene Terephthalate Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供了一种显示装置及其制备方法，涉及显示技术领域，该显示装置可以大幅提升芯片封装单元和显示面板的绑定精度，从而大幅提升芯片封装单元的输出通道数量，进而满足高分辨率显示产品的要求。形成芯片封装结构，芯片封装结构包括至少一个芯片封装单元；芯片封装单元至少包括：柔性基底、设置在柔性基底一侧的刚性基底、以及设置在柔性基底远离刚性基底一侧的引脚层，引脚层至少包括多个第一引脚，多个第一引脚在柔性基底的正投影位于刚性基底在柔性基底的正投影以内；形成显示面板，显示面板包括非显示区，非显示区包括刚性衬底和设置在刚性衬底上的绑定部；将芯片封装结构的第一引脚与显示面板的绑定部进行绑定连接。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示装置及其制备方法。
背景技术
随着高分辨率3D显示产品的发展，多通道(channel)数的COF(Chip On Film，覆晶薄膜)驱动是未来趋势。COF是一种芯片封装技术，即将驱动芯片(IC)固定在柔性线路板上的晶粒软膜构装技术。3D显示产品中，COF与显示面板连接；但是囿于制作工艺，COF与显示面板的绑定精度受限，其可输出的驱动通道数有限，难以满足高分辨率3D显示产品的要求。
发明内容
本申请的实施例提供一种显示装置及其制备方法，该显示装置可以大幅提升芯片封装单元和显示面板的绑定精度，从而大幅提升芯片封装单元的输出通道数量，进而满足高分辨率显示产品的要求。
为达到上述目的，本申请的实施例采用如下技术方案：
一方面，提供了一种显示装置的制备方法，该方法包括：
形成芯片封装结构，其中，所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元至少包括：柔性基底、设置在所述柔性基底一侧的刚性基底、以及设置在所述柔性基底远离所述刚性基底一侧的引脚层，所述引脚层至少包括多个第一引脚，多个所述第一引脚在所述柔性基底的正投影位于所述刚性基底在所述柔性基底的正投影以内；
形成显示面板，其中，所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；
将所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部进行绑定连接。
可选的，在将所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部进行绑定连接之后，所述方法还包括：
去除所述芯片封装单元的全部所述刚性基底。
可选的，所述刚性基底和所述刚性衬底的热膨胀系数相同。
另一方面，提供了一种显示装置，所述显示装置采用上述所述的一种制备方法形成，包括：芯片封装结构和显示面板；所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元至少包括：柔性基底、设置在所述柔性基底一侧的刚性基底、以及设置在所述柔性基底远离所述刚性基底一侧的引脚层，所述引脚层至少包括多个第一引脚，多个所述第一引脚在所述柔性基底的正投影位于所述刚性基底在所述柔性基底的正投影以内；所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部绑定连接；
或者，所述显示装置采用上述所述的制备方法形成，包括：芯片封装结构和显示面板；所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元包括：柔性基底、以及设置在所述柔性基底一侧的引脚层，所述引脚层至少包括多个第一引脚；所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部绑定连接。
可选的，所述第一引脚沿垂直于所述柔性基底的方向与所述柔性基底的距离，大于所述第一引脚的相邻部分沿垂直于所述柔性基底的方向与所述柔性基底的距离。
可选的，所述第一引脚沿垂直于所述柔性基底的方向与所述柔性基底的距离，与所述第一引脚的相邻部分沿垂直于所述柔性基底的方向与所述柔性基底的距离的差值的范围为2-8微米。
可选的，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所有所述引线单元形成的整体中，未被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离，小于被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离；所述柔性基底沿垂直于所述柔性基底的方向的厚度均一；
所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；所述第一引线层至少包括多条第一走线和/或多个第一走线引脚；所述第一走线和/或所述第一走线引脚，与对应的所述第一引脚电连接。
可选的，所有所述引线单元中，与所述第一引脚相接触的所述引线单元的所述第一有机层中，未被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离，小于被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离；
其余所述引线单元沿垂直于所述柔性基底的方向的厚度均一。
可选的，所述芯片封装单元还包括水氧隔绝层，其中，所述水氧隔绝层覆盖所述柔性基底，所述引脚层设置在所述水氧隔绝层远离所述柔性基底的一侧；
所述柔性基底中，未被所述第一引脚覆盖的部分的厚度，小于被所述第一引脚覆盖的部分的厚度。
可选的，所述第一引脚包括至少一层导电层，所述导电层的材料包括金属或者金属合金。
可选的，在所述第一引脚包括一层所述导电层的情况下，所述第一引脚还包括防氧化层，所述防氧化层覆盖所述导电层。
可选的，在所述第一引脚包括多层所述导电层的情况下，所述第一引脚包括叠层设置在所述柔性基底上的第一导电层、第二导电层和第三导电层；
其中，所述第一导电层沿垂直于所述柔性基底的方向的厚度、以及所述第三导电层沿垂直于所述柔性基底的方向的厚度分别小于所述第二导电层沿垂直于所述柔性基底的方向的厚度。
可选的，所述第一导电层和所述第三导电层的材料相同，所述第一导电层和所述第二导电层的材料不同。
可选的，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；
所述第一引线层包括多条第一走线，所述第一走线包括的层结构和所述第一引脚包括的层结构相同；
和/或，所述第一引线层包括多个第一走线引脚，所述第一走线引脚包括的层结构和所述第一引脚包括的层结构相同。
可选的，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；
所述第一引线层包括多条第一走线，所述第一走线包括叠层设置的多层导电层，所述第一引脚包括一层导电层；
和/或，所述第一引线层包括多个第一走线引脚，所述第一走线引脚包括叠层设置的多层导电层，所述第一引脚包括一层导电层。
可选的，多个所述第一引脚呈阵列排布。
可选的，所述引脚层还包括：多个第二引脚，多个所述第二引脚设置在所述柔性基底的一侧，所述显示装置还包括驱动板，多个所述第二引脚与所述驱动板绑定连接。
可选的，所述第二引脚和所述第一引脚同层设置。
可选的，，所述芯片封装单元还包括芯片，所述第一引脚和所述第二引脚分别与所述芯片电连接。
可选的，所述显示面板还包括与所述非显示区相连的显示区；
所述芯片封装结构中与所述显示面板绑定的一侧沿预设方向的长度、所述显示面板的所述绑定部沿所述预设方向的长度、以及所述显示面板的所述显示区沿所述预设方向的长度三者相同。
本申请的实施例提供了一种显示装置及其制备方法，显示装置在芯片封装结构的第一引脚与显示面板的绑定部进行绑定的过程中，多个第一引脚与在柔性基底的正投影位于刚性基底在柔性基底的正投影以内，同时，显示面板的绑定部设置在刚性衬底上，而刚性基底和刚性衬底的热膨胀系数相同或者相近，则绑定过程中，可以最大限度地降低热膨胀引入的补偿量，减小绑定偏差和绑定间距，从而实现高精度绑定。该显示装置可以大幅提升芯片封装单元和显示面板的绑定精度，从而大幅提升芯片封装单元的输出通道数量，进而满足高分辨率显示产品(例如：3D显示产品)的要求。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片封装单元的结构示意图；
图2为本申请实施例提供的一种显示面板的结构示意图；
图3为图1和图2绑定后的结构示意图；
图4为将图3中刚性基底剥离后的结构示意图；
图5、图6a、图6b和图7为本申请实施例提供的四种芯片封装单元弯折后的结构示意图；
图8为本申请实施例提供的另一种芯片封装单元的结构示意图；
图9为本申请实施例提供的一种单层走线的芯片封装单元的结构示意图；
图10为图9沿CC1方向的截面图；
图11为图9沿C2C3方向的截面图；
图12本申请实施例提供的一种第一引线层的结构示意图；
图13为本申请实施例提供的一种引脚层的结构示意图；
图14为包括两层走线的芯片封装单元的结构示意图；
图15为图14沿EE1方向的截面图；
图16为图14沿E2E3方向的截面图；
图17为包括两个引线单元的芯片封装单元的结构示意图；
图18为本申请实施例提供的又一种芯片封装单元的结构示意图；
图19和图20为本申请实施例提供的两种包括两个芯片的芯片封装结构的结构示意图；
图21-24为本申请实施例提供的四种多个第一引脚的排布结构示意图；
图25为本申请实施例提供的一种显示装置的结构示意图；
图26-27为本申请实施例提供的两种显示面板和芯片封装结构的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的实施例中，采用“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本申请实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本申请的实施例中，“多个”的含义是两个或两个以上，“多条”的含义是两条或两条以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。
在本申请的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供了一种显示装置的制备方法，该方法包括：
S01、形成芯片封装结构，其中，芯片封装结构包括至少一个如图1所示的芯片封装单元1；芯片封装单元1至少包括：柔性基底11、设置在柔性基底11一侧的刚性基底10、以及设置在柔性基底11远离刚性基底10一侧的引脚层12，引脚层至少包括多个第一引脚(图1未示出)，多个第一引脚在柔性基底的正投影位于刚性基底在柔性基底的正投影以内。
上述柔性基底的材料不做限定，示例的，该柔性基底的材料可以包括聚酰亚胺(PI)等柔性材料。上述刚性基底的材料不做限定，示例的，该刚性基底的材料可以包括玻璃等刚性材料。
上述形成芯片封装结构的具体方法可以根据具体结构确定。示例的，可以依次形成刚性基底、柔性基底和引脚层。
需要说明的是，芯片封装单元的刚性基底可以图1所示与柔性基底整面相对设置；或者，还可以仅在与第一引脚对应的区域设置；或者，还可以在与第一引脚对应的区域、以及其他绑定区域内(例如：芯片绑定区和/或驱动板绑定区)设置。
S02、形成如图2所示的显示面板，其中，显示面板2包括非显示区A1，非显示区A1包括刚性衬底和设置在刚性衬底上的绑定部21。
这里对于显示面板的类型不做限定，其类型可以是TN(Twisted Nematic，扭曲向列)型、VA(Vertical Alignment，垂直取向)型、IPS(In-Plane Switching，平面转换)型或ADS(Advanced Super Dimension Switch，高级超维场转换)型等液晶显示面板，还可以是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板。
上述刚性衬底的材料不做限定，示例的，该刚性衬底的材料可以包括玻璃等刚性材料。该刚性衬底的材料与芯片封装单元的刚性基底的材料可以相同，此时，两者材料的热膨胀系数相同。
上述显示面板还可以包括显示区(Active Area，AA)，显示区和非显示区相连，其中，显示区是指用于实现显示的区域，非显示区一般用于设置驱动电路等。
S03、将芯片封装结构的第一引脚与显示面板的绑定部进行绑定连接，得到如图3所示的结构。
相关技术中，芯片封装结构包括PI柔性基材，显示面板包括玻璃基材，PI和玻璃的热膨胀系数不同。在绑定过程中，需要采用温度补偿的方式，即上下基板采用不同温度加热，从而实现上下对合。虽然可以实现一部分补偿，但在实际操作过程中，存在对位精度低及较大良率损失，绑定精度低。基于此，本申请提供的芯片封装结构中，多个第一引脚与在柔性基底的正投影位于刚性基底在柔性基底的正投影以内；同时，显示面板的绑定部设置在刚性衬底上，而刚性基底和刚性衬底的热膨胀系数相同或者相近，在步骤S03绑定过程中，可以最大限度地降低热膨胀引入的补偿量，从而实现高精度绑定。
可选的，为了尽可能地节省空间，减小产品尺寸，同时有利于弯折，在S03、将芯片封装结构的第一引脚与显示面板的绑定部进行绑定连接之后，上述方法还包括：
S04、去除芯片封装单元的全部刚性基底，得到图4所示的结构。
示例的，可以通过激光剥离技术(LLO)、热解离、或者机械解离等方式剥离。
需要说明的是，在步骤S03之后，也可以将刚性基底保留；或者，通过研磨等方式减薄后带入终端；具体可以根据实际要求选择。为了更进一步减小边框，在步骤S04之后，对芯片封装结构进行弯折，形成如图5-7所示的三种结构。图5中，终端产品包括的芯片封装单元的刚性基底均不保留；图6a中，终端产品包括的芯片封装单元的刚性基底在与第一引脚对应的区域、以及芯片绑定区保留；图6b中，终端产品包括的芯片封装单元的刚性基底在与第一引脚对应的区域保留；图7中，终端产品包括的芯片封装单元的刚性基底在与第一引脚对应的区域、芯片绑定区以及驱动板绑定区均保留。
可选的，刚性基底和刚性衬底的热膨胀系数相同。示例的，刚性基底和刚性衬底的材料可以均包括玻璃。当然，刚性基底和刚性衬底的热膨胀系数也可以相近，示例的，刚性衬底的材料可以包括玻璃，刚性基底的材料可以包括PET(Polyethylene Terephthalate，聚对苯二甲酸乙二醇酯)。
本申请实施例还提供了一种显示装置，该显示装置采用上述步骤S01-S03的制备方法形成，该显示装置包括：芯片封装结构和显示面板；芯片封装结构包括至少一个芯片封装单元；参考图6和图7所示，芯片封装单元至少包括：柔性基底11、设置在柔性基底11一侧的刚性基底10、以及设置在柔性基底11远离刚性基底一侧的引脚层12，引脚层至少包括多个第一引脚，多个第一引脚在柔性基底的正投影位于刚性基底在柔性基底的正投影以内；显示面板包括非显示区，非显示区包括刚性衬底20和设置在刚性衬底20上的绑定部21；芯片封装结构的第一引脚与显示面板的绑定部绑定连接。
需要说明的是，该芯片封装单元可以包括如图8所示的面板绑定区B1、芯片绑定区B2、驱动板绑定区B3以及其他非绑定区(图8中未被虚线框定的其他区域)，面板绑定区用于与显示面板绑定，芯片绑定区用于与芯片绑定，驱动板绑定区用于与驱动板绑定。第一引脚13可以设置在面板绑定区B1。上述显示装置的芯片封装单元中，刚性基底可以仅设置在面板绑定区；或者，为了保证翘曲度，刚性基底可以设置在面板绑定区和驱动板绑定区；或者，刚性基底可以设置在面板绑定区、芯片绑定区和驱动板绑定区；或者，刚性基底可以设置在芯片封装单元的所有区域，这里不做限定。
或者，本申请实施例提供的显示装置还可以采用上述步骤S01-S04的制备方法形成，该显示装置包括：芯片封装结构和显示面板；芯片封装结构包括至少一个芯片封装单元；参考图4和图5所示，芯片封装单元包括：柔性基底11、以及设置在柔性基底11一侧的引脚层12，引脚层至少包括多个第一引脚；显示面板包括非显示区，非显示区包括刚性衬底20和设置在刚性衬底20上的绑定部21；芯片封装结构的第一引脚与显示面板的绑定部绑定连接。
上述柔性基底的厚度不做限定，示例的，该厚度范围可以是10-40微米，其可以包括单层或者多层结构，这里不做限定。
上述两种显示装置在芯片封装结构的第一引脚与显示面板的绑定部进行绑定的过程中，多个第一引脚与在柔性基底的正投影位于刚性基底在柔性基底的正投影以内，同时，显示面板的绑定部设置在刚性衬底上，而刚性基底和刚性衬底的热膨胀系数相同或者相近，则绑定过程中，可以最大限度地降低热膨胀引入的补偿量，减小绑定偏差和绑定间距，从而实现高精度绑定。该显示装置可以大幅提升芯片封装单元和显示面板的绑定精度，从而大幅提升芯片封装单元的输出通道数量，进而满足高分辨率显示产品(例如：3D显示产品)的要求。
第一引脚与绑定部可以采用各向异性导电胶(ACF，Anisotropic ConductiveFilms)绑定，为了提供足够的溢胶空间，保证绑定质量，在一个或者多个实施例中，参考图10和图11所示，第一引脚13沿垂直于柔性基底11的方向与柔性基底11的距离H1，大于第一引脚的相邻部分沿垂直于柔性基底11的方向与柔性基底11的距离H2。
可选的，为了保证足够的溢胶空间，同时减小产品尺寸，第一引脚沿垂直于柔性基底的方向与柔性基底的距离，与第一引脚的相邻部分沿垂直于柔性基底的方向与柔性基底的距离的差值的范围为2-8微米，示例的，该差值可以是2微米、4微米、6微米或者8微米等等。
上述芯片封装单元可以采用图10和图11所示的单层走线结构，或者，采用图15和图16所示的多层走线结构，这里不做限定。
下面提供一种包括多层走线的芯片封装单元。
可选的，芯片封装单元还包括至少一个引线单元，参考图15和图16所示，引线单元3设置在引脚层和柔性基底11之间；所有引线单元形成的整体中，未被第一引脚覆盖的部分沿垂直于柔性基底的方向与柔性基底的距离H4，小于被第一引脚覆盖的部分沿垂直于柔性基底的方向与柔性基底的距离H3；柔性基底沿垂直于柔性基底的方向的厚度H均一。
参考图12、图14-16所示，引线单元3包括：第一引线层18和第一有机层19，第一有机层19覆盖第一引线层18；第一引线层18至少包括多条第一走线182和/或多个第一走线引脚181；第一走线182和/或第一走线引脚181，与对应的第一引脚13电连接，示例的，第一走线引脚181可通过图14所示的转接孔180与对应的第一引脚13电连接。
上述第一引线层至少包括多条第一走线和/或多个第一走线引脚包括三种情况：第一种，第一引线层至少包括多条第一走线，此时，第一走线与对应的第一引脚电连接，第一走线与第一引脚沿垂直于柔性基底的方向可以交叠，或者不交叠。第二种，第一引线层至少包括多个第一走线引脚，此时，第一走线引脚与对应的第一引脚电连接，此时，第一走线引脚与第一引脚沿垂直于柔性基底的方向可以交叠，或者不交叠。第三种，第一引线层至少包括如图12所示的多条第一走线182和多个第一走线引脚181，此时，第一走线、第一走线引脚与对应的第一引脚三者电连接，第一走线和第一走线引脚可以同层设置，第一走线引脚和第一走线分别与第一引脚沿垂直于柔性基底的方向可以交叠，或者不交叠；为了减少产生寄生电容，参考图14所示，第一走线182与第一引脚13沿垂直于柔性基底的方向不交叠；为了节约空间，减小间距，参考图14所示，第一走线引脚181与第一引脚13沿垂直于柔性基底的方向交叠，进一步的，第一走线引脚在柔性基底上的正投影位于第一引脚在柔性基底上的正投影以内。这里同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
这里对于第一走线、第一走线引脚的具体层结构不做限定，示例的，第一走线、第一走线引脚可以包括一层导电层，例如：铜导电层；或者还可以包括多层导电层，例如：钛导电层、铝导电层和钛导电层三层叠层结构，或者钼导电层、铝导电层和钼导电层三层叠层结构等等。
这里第一走线、第一走线引脚的具体层结构与第一引脚的具体层结构可以相同，或者，也可以不同，这里不做限定。
上述第一有机层可以包括单层结构或者多层结构，这里不做限定。其厚度可以是5-10微米。在第一有机层包括多层结构的情况下，各层有机层的材料可以相同或者不同。
该结构中，通过设置引脚层和第一引线层，可以分别实现第一引脚和第一走线功能，从而实现进一步设置更多的引脚数量，进一步提高芯片封装结构的输出通道数量。
可选的，所有引线单元中，参考图17所示，与第一引脚13相接触的引线单元3的第一有机层19中，未被第一引脚覆盖的部分沿垂直于柔性基底的方向与柔性基底的距离H6，小于被第一引脚覆盖的部分沿垂直于柔性基底的方向与柔性基底的距离H5；其余引线单元沿垂直于柔性基底的方向的厚度H7均一。该结构简单易实现，仅需对与第一引脚相接触的引线单元的第一有机层图案化，即可保证足够的溢胶空间。图17以包括两个引线单元为例进行绘示。
在一个或者多个实施例中，由于柔性基底采用有机材料制作，容易受到水氧侵蚀，为了防止水氧侵蚀，芯片封装单元还包括图10所示的水氧隔绝层16，其中，水氧隔绝层16覆盖柔性基底11，引脚层设置在水氧隔绝层远离柔性基底的一侧；参考图10所示，柔性基底11中，未被第一引脚13覆盖的部分的厚度h2，小于被第一引脚覆盖的部分的厚度h1。水氧隔绝层的厚度不做限定，示例的，该厚度范围为100-500纳米，其材料可以包括二氧化硅或者氮化硅。
在一个或者多个实施例中，第一引脚包括至少一层导电层，导电层的材料包括金属或者金属合金。示例的，导电层的材料可以包括Mo、Al、Ti、Cu等金属或合金。以铜为例，第一引脚可以采用厚铜板刻蚀或者电镀厚铜工艺形成，铜的厚度在8微米左右。由于湿刻的各项同性，尺寸偏差(CD Bias)很难做的较小，因此形成的引脚间距大于16微米。
可选的，在第一引脚包括一层导电层的情况下，若第一引脚采用易氧化的材料制作，例如：铜，为了避免铜氧化，第一引脚还包括防氧化层13，防氧化层覆盖导电层。该防氧化层可以采用化学镀Sn、Au等工艺，厚度范围为0.5um～2um；或者，还可以采用在第一引脚的表面覆盖ITO(Indium Tin Oxide，氧化铟锡)，来防止氧化。另外，防氧化层还有利于提高第一引脚所在区域的高度，在后续与面板绑定时保证足够的溢胶空间。
为了保护非绑定区，可选的，在芯片封装单元的非绑定区可以设置阻焊层(例如：绿油)，厚度范围为5-20微米。
可选的，在第一引脚包括多层导电层的情况下，第一引脚包括叠层设置在柔性基底上的第一导电层、第二导电层和第三导电层；其中，第一导电层沿垂直于柔性基底的方向的厚度、以及第三导电层沿垂直于柔性基底的方向的厚度分别小于第二导电层沿垂直于柔性基底的方向的厚度。
上述第一导电层和第三导电层的材料可以相同，或者不同。上述第二导电层可以采用铝等金属材料，第一导电层和第三导电层可以采用钼或者钛等金属材料，这样可以采用光刻工艺或者电镀等工艺形成更精细的布线，走线间距(pitch)能减小至16微米以下，甚至减小至几微米(例如：3.6微米或者5微米等)左右；而若采用铜制作，其走线间距(pitch)最小在16-18微米。多层叠层结构比铜单层结构，可以大幅减小布线空间，使得芯片封装单元能够提供更多的输出引脚，满足高分辨率显示产品和3D显示产品的需求。需要说明的是，如图9所示，走线间距是指走线(图9所示的走线17)的线宽W1与相邻走线之间的间距D1之和，引脚间距是指引脚(图9所示的第一引脚13)的宽度W与相邻引脚之间的间距D之和。
为了简化工艺，第一导电层和第三导电层的材料相同，第一导电层和第二导电层的材料不同。示例的，第二导电层的材料可以包括铝等，第一导电层和第三导电层的材料可以包括钼或者钛等。
在一些实施方式中，芯片封装单元还包括至少一个引线单元，引线单元设置在引脚层和柔性基底之间；引线单元包括：第一引线层和第一有机层，第一有机层覆盖第一引线层。
第一引线层包括多条第一走线，第一走线包括的层结构和第一引脚包括的层结构相同；和/或，第一引线层包括多个第一走线引脚，第一走线引脚包括的层结构和第一引脚包括的层结构相同。
该芯片封装单元包括三种情况：第一种，第一引线层包括多条第一走线，此时，第一走线包括的层结构和第一引脚包括的层结构相同，示例的，第一走线也可以包括单层或者多层结构，具体可以参考前述第一引脚的层结构说明，这里不再赘述。第二种，第一引线层包括多个第一走线引脚，第一走线引脚包括的层结构和第一引脚包括的层结构相同，示例的，第一走线也可以包括单层或者多层结构，具体可以参考前述第一引脚的层结构说明，这里不再赘述。第三种，第一引线层包括多条第一走线和多个第一走线引脚，第一走线和第一走线引脚可以包括单层或者多层结构，具体可以参考前述第一引脚的层结构说明，这里不再赘述。
在一些实施方式中，芯片封装单元还包括至少一个引线单元，引线单元设置在引脚层和柔性基底之间；引线单元包括：第一引线层和第一有机层，第一有机层覆盖第一引线层。
第一引线层包括多条第一走线，第一走线包括叠层设置的多层导电层，第一引脚包括一层导电层；和/或，第一引线层包括多个第一走线引脚，第一走线引脚包括叠层设置的多层导电层，第一引脚包括一层导电层。
该芯片封装单元包括三种情况：第一种，第一引线层包括多条第一走线，第一走线包括叠层设置的多层导电层，第一引脚包括一层导电层，示例的，第一走线包括叠层设置的钛导电层、铝导电层和钛导电层，第一引脚包括铜导电层。第二种，第一引线层包括多个第一走线引脚，第一走线引脚包括叠层设置的多层导电层，第一引脚包括一层导电层，示例的，第一走线引脚包括叠层设置的钛导电层、铝导电层和钛导电层，第一引脚包括铜导电层。第三种，第一引线层包括多条第一走线和多个第一走线引脚，第一走线和第一走线引脚包括叠层设置的多层导电层，第一引脚包括一层导电层；示例的，第一走线和第一走线引脚包括叠层设置的钛导电层、铝导电层和钛导电层，第一引脚包括铜导电层。
由于受到目前的硅片制作、切割等因素限制，单颗IC(芯片)的横向尺寸一般最大只能对应到32mm左右，难于引出更多的信号线。本申请中，显示装置包括至少一个芯片封装单元，可以根据产品的尺寸选择芯片封装单元的数量。在显示装置包括多个芯片封装单元的情况下，各芯片封装单元包括的芯片的设置方式不做限定，示例的，各芯片14可以如图19所示沿OA方向横向设置；或者，各芯片14可以如图20所示沿OB方向纵向设置；或者，部分横向设置，部分纵向设置；这里不做限定。
另外，芯片尺寸受限，芯片封装单元中多个引脚的设置方式同样会影响输出通道的数量。可选的，多个第一引脚呈阵列排布。示例的，多个第一引脚可以采用多排设置方式，例如：2排、3排、4排(图21-24所示)、或者5排等等。每一排中多个第一引脚的设置方向以及多排的设置方向均不做限定，示例的，多排可以如图21所示竖排，或者如图22所示斜排；各排中，各第一引脚可以如图21和图22所示的竖排，或者如图23和图24所示的斜排，进而形成八字排布。多个第一引脚的总长度可以为60mm、68mm、70mm或者127mm及以上，具体可以根据面板长度进行调整。
在一个或者多个实施例中，引脚层还包括：多个图8和图25所示的第二引脚15，多个第二引脚15设置在柔性基底的一侧，参考图25所示，显示装置还包括驱动板4，多个第二引脚15与驱动板4绑定连接。
这里驱动板可以是PCB(Printed Circuit Board，印制电路板)电路板，或者，还可以是FPC(Flexible Printed Circuit，柔性电路板)电路板，考虑到进一步减小边框，可以选择后者。
可选的，为了简化工艺，降低成本，第二引脚和第一引脚同层设置。第二引脚和第一引脚包括的层结构相同，示例的，第二引脚可以包括单层或者多层结构，具体可以参考前述第一引脚的层结构说明，这里不再赘述。
可选的，芯片封装单元还包括图8所示的芯片(IC)，第一引脚13和第二引脚15分别与芯片14电连接。由于与驱动板绑定连接的第二引脚的数量小于与显示面板绑定连接的第一引脚的数量，因此，多出的第二引脚还可以用作与显示面板绑定，从而进一步增大输出通道，同时节省空间。为了保护芯片，还可设置封装层，例如：树脂层(resin)。
在一个或者多个实施例中，显示面板还包括与非显示区相连的显示区；芯片封装结构中与显示面板绑定的一侧沿预设方向的长度、显示面板的绑定部沿预设方向的长度、以及显示面板的显示区沿预设方向的长度三者相同。
相关技术中，采用PI基的COF的尺寸受限，显示面板与COF绑定时，显示面板为了匹配COF的尺寸，在非显示区需要设置如图26所示的扇形引线区(Fanout区)A2，将引线收拢在一定区域内，然后与绑定部相连。为了保证等电阻布线，引线区的引线采用几字形等方式设置，占用空间大，导致边框大。而本申请采用玻璃基形成芯片封装结构，尺寸不受限，参考图27所示，芯片封装结构中与显示面板绑定的一侧沿预设方向(图27所示的OA方向)的长度L2、显示面板的绑定部沿预设方向(图27所示的OA方向)的长度L1、以及显示面板的显示区A0沿预设方向(图27所示的OA方向)的长度L三者相同，这样，显示面板的引线100可以沿与预设方向垂直的方向(图27所示的OB方向)直接引出，与绑定部电连接，不再需要等电阻布线设置，从而最大程度地减小边框，便于形成超窄边框的显示产品。
本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (20)
1.一种显示装置的制备方法，其特征在于，包括：
形成芯片封装结构，其中，所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元至少包括：柔性基底、设置在所述柔性基底一侧的刚性基底、以及设置在所述柔性基底远离所述刚性基底一侧的引脚层，所述引脚层至少包括多个第一引脚，多个所述第一引脚在所述柔性基底的正投影位于所述刚性基底在所述柔性基底的正投影以内；
形成显示面板，其中，所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；
将所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部进行绑定连接。
2.根据权利要求1所述的制备方法，其特征在于，在将所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部进行绑定连接之后，所述方法还包括：
去除所述芯片封装单元的全部所述刚性基底。
3.根据权利要求1或2所述的显示装置，其特征在于，所述刚性基底和所述刚性衬底的热膨胀系数相同。
4.一种显示装置，其特征在于，所述显示装置采用权利要求1所述的制备方法形成，包括：芯片封装结构和显示面板；所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元至少包括：柔性基底、设置在所述柔性基底一侧的刚性基底、以及设置在所述柔性基底远离所述刚性基底一侧的引脚层，所述引脚层至少包括多个第一引脚，多个所述第一引脚在所述柔性基底的正投影位于所述刚性基底在所述柔性基底的正投影以内；所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部绑定连接；
或者，所述显示装置采用权利要求2所述的制备方法形成，包括：芯片封装结构和显示面板；所述芯片封装结构包括至少一个芯片封装单元；所述芯片封装单元包括：柔性基底、以及设置在所述柔性基底一侧的引脚层，所述引脚层至少包括多个第一引脚；所述显示面板包括非显示区，所述非显示区包括刚性衬底和设置在所述刚性衬底上的绑定部；所述芯片封装结构的所述第一引脚与所述显示面板的所述绑定部绑定连接。
5.根据权利要求4所述的显示装置，其特征在于，所述第一引脚沿垂直于所述柔性基底的方向与所述柔性基底的距离，大于所述第一引脚的相邻部分沿垂直于所述柔性基底的方向与所述柔性基底的距离。
6.根据权利要求5所述的显示装置，其特征在于，所述第一引脚沿垂直于所述柔性基底的方向与所述柔性基底的距离，与所述第一引脚的相邻部分沿垂直于所述柔性基底的方向与所述柔性基底的距离的差值的范围为2-8微米。
7.根据权利要求5所述的显示装置，其特征在于，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所有所述引线单元形成的整体中，未被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离，小于被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离；所述柔性基底沿垂直于所述柔性基底的方向的厚度均一；
所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；所述第一引线层至少包括多条第一走线和/或多个第一走线引脚；所述第一走线和/或所述第一走线引脚，与对应的所述第一引脚电连接。
8.根据权利要求7所述的显示装置，其特征在于，所有所述引线单元中，与所述第一引脚相接触的所述引线单元的所述第一有机层中，未被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离，小于被所述第一引脚覆盖的部分沿垂直于所述柔性基底的方向与所述柔性基底的距离；
其余所述引线单元沿垂直于所述柔性基底的方向的厚度均一。
9.根据权利要求5所述的显示装置，其特征在于，所述芯片封装单元还包括水氧隔绝层，其中，所述水氧隔绝层覆盖所述柔性基底，所述引脚层设置在所述水氧隔绝层远离所述柔性基底的一侧；
所述柔性基底中，未被所述第一引脚覆盖的部分的厚度，小于被所述第一引脚覆盖的部分的厚度。
10.根据权利要求4-9任一项所述的显示装置，其特征在于，所述第一引脚包括至少一层导电层，所述导电层的材料包括金属或者金属合金。
11.根据权利要求10所述的显示装置，其特征在于，在所述第一引脚包括一层所述导电层的情况下，所述第一引脚还包括防氧化层，所述防氧化层覆盖所述导电层。
12.根据权利要求10所述的显示装置，其特征在于，在所述第一引脚包括多层所述导电层的情况下，所述第一引脚包括叠层设置在所述柔性基底上的第一导电层、第二导电层和第三导电层；
其中，所述第一导电层沿垂直于所述柔性基底的方向的厚度、以及所述第三导电层沿垂直于所述柔性基底的方向的厚度分别小于所述第二导电层沿垂直于所述柔性基底的方向的厚度。
13.根据权利要求12所述的显示装置，其特征在于，所述第一导电层和所述第三导电层的材料相同，所述第一导电层和所述第二导电层的材料不同。
14.根据权利要求10所述的显示装置，其特征在于，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；
所述第一引线层包括多条第一走线，所述第一走线包括的层结构和所述第一引脚包括的层结构相同；
和/或，所述第一引线层包括多个第一走线引脚，所述第一走线引脚包括的层结构和所述第一引脚包括的层结构相同。
15.根据权利要求10所述的显示装置，其特征在于，所述芯片封装单元还包括至少一个引线单元，所述引线单元设置在所述引脚层和所述柔性基底之间；所述引线单元包括：第一引线层和第一有机层，所述第一有机层覆盖所述第一引线层；
所述第一引线层包括多条第一走线，所述第一走线包括叠层设置的多层导电层，所述第一引脚包括一层导电层；
和/或，所述第一引线层包括多个第一走线引脚，所述第一走线引脚包括叠层设置的多层导电层，所述第一引脚包括一层导电层。
16.根据权利要求4所述的显示装置，其特征在于，多个所述第一引脚呈阵列排布。
17.根据权利要求4所述的显示装置，其特征在于，所述引脚层还包括：多个第二引脚，多个所述第二引脚设置在所述柔性基底的一侧，所述显示装置还包括驱动板，多个所述第二引脚与所述驱动板绑定连接。
18.根据权利要求17所述的显示装置，其特征在于，所述第二引脚和所述第一引脚同层设置。
19.根据权利要求18所述的显示装置，其特征在于，所述芯片封装单元还包括芯片，所述第一引脚和所述第二引脚分别与所述芯片电连接。
20.根据权利要求4所述的显示装置，其特征在于，所述显示面板还包括与所述非显示区相连的显示区；
所述芯片封装结构中与所述显示面板绑定的一侧沿预设方向的长度、所述显示面板的所述绑定部沿所述预设方向的长度、以及所述显示面板的所述显示区沿所述预设方向的长度三者相同。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210204960.4A CN114585173A (zh) | 2022-03-02 | 2022-03-02 | 一种显示装置及其制备方法 |
| PCT/CN2023/077147 WO2023165357A1 (zh) | 2022-03-02 | 2023-02-20 | 显示装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210204960.4A CN114585173A (zh) | 2022-03-02 | 2022-03-02 | 一种显示装置及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114585173A true CN114585173A (zh) | 2022-06-03 |
Family
ID=81771588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210204960.4A Pending CN114585173A (zh) | 2022-03-02 | 2022-03-02 | 一种显示装置及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114585173A (zh) |
| WO (1) | WO2023165357A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023165357A1 (zh) * | 2022-03-02 | 2023-09-07 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| WO2024108458A1 (zh) * | 2022-11-24 | 2024-05-30 | 京东方科技集团股份有限公司 | 覆晶薄膜及其制备方法、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908671B2 (ja) * | 2003-01-29 | 2007-04-25 | 松下電器産業株式会社 | 半導体装置およびそれを用いたディスプレイ装置 |
| KR102588626B1 (ko) * | 2018-07-27 | 2023-10-11 | 엘지디스플레이 주식회사 | 가요성 인쇄 회로 필름 및 이를 포함하는 스트레처블 표시장치 |
| CN109616480B (zh) * | 2018-12-27 | 2020-11-10 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| KR102439099B1 (ko) * | 2020-03-19 | 2022-09-02 | 매그나칩 반도체 유한회사 | 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법 |
| CN114585173A (zh) * | 2022-03-02 | 2022-06-03 | 北京京东方技术开发有限公司 | 一种显示装置及其制备方法 |
-
2022
- 2022-03-02 CN CN202210204960.4A patent/CN114585173A/zh active Pending
-
2023
- 2023-02-20 WO PCT/CN2023/077147 patent/WO2023165357A1/zh active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023165357A1 (zh) * | 2022-03-02 | 2023-09-07 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| WO2024108458A1 (zh) * | 2022-11-24 | 2024-05-30 | 京东方科技集团股份有限公司 | 覆晶薄膜及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023165357A1 (zh) | 2023-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11800639B2 (en) | Flexible circuit board, COF module and electronic device including the same | |
| EP0680082B1 (en) | Structure for mounting semiconductor device and liquid crystal display device | |
| US5084961A (en) | Method of mounting circuit on substrate and circuit substrate for use in the method | |
| KR101838736B1 (ko) | 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지 | |
| CN100359369C (zh) | 显示装置 | |
| US20200303270A1 (en) | Film for a package substrate | |
| CN114585173A (zh) | 一种显示装置及其制备方法 | |
| JP2008283195A (ja) | アラインマーク、該アラインマークを具備する半導体チップ、該半導体チップを具備する半導体パッケージ並びに該半導体チップ及び該半導体パッケージの製造方法 | |
| CN112366220B (zh) | 一种显示基板及其制备方法、显示装置 | |
| EP1753026A2 (en) | Semiconductor device | |
| KR20190050171A (ko) | 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
| KR20050078646A (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| US11538892B2 (en) | Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device | |
| KR20090084706A (ko) | 배선 회로 기판 및 그 제조 방법 | |
| KR100681096B1 (ko) | 검사 장치 및 그 제조 방법 | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| CN115084345A (zh) | 一种布线基板、背板和电子装置 | |
| US20200396835A1 (en) | Bonding pad structure | |
| JP3601455B2 (ja) | 液晶表示装置 | |
| CN219352274U (zh) | 阵列基板及显示面板 | |
| CN218995843U (zh) | 阵列基板、显示面板及显示装置 | |
| KR20190045037A (ko) | 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법 | |
| US20230209709A1 (en) | Display panel and manufacturing method thereof | |
| KR100587466B1 (ko) | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240527 Address after: Room 1-1, 1st Floor, Block C, Building 2, No. 8 West Ring Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176 Applicant after: Beijing Shiyan Technology Co.,Ltd. Country or region after: China Address before: 100176 room 407, building 1, No.9 dize Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing Applicant before: BEIJING BOE TECHNOLOGY DEVELOPMENT Co.,Ltd. Country or region before: China Applicant before: BOE TECHNOLOGY GROUP Co.,Ltd. |
|
| TA01 | Transfer of patent application right |