CN114582960B - 多次外延屏蔽栅功率器件及其制造方法 - Google Patents
多次外延屏蔽栅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN114582960B CN114582960B CN202210495669.7A CN202210495669A CN114582960B CN 114582960 B CN114582960 B CN 114582960B CN 202210495669 A CN202210495669 A CN 202210495669A CN 114582960 B CN114582960 B CN 114582960B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating medium
- polysilicon
- conductive
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 74
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 210000000746 body region Anatomy 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 25
- 238000000407 epitaxy Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000009826 distribution Methods 0.000 description 17
- 230000005684 electric field Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种多次外延屏蔽栅功率器件，用于所述多次外延屏蔽栅功率器件的第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，本发明可以在击穿电压不变的前提下降低屏蔽栅沟槽型功率器件的导通电阻。
Description
技术领域
本发明属于半导体技术领域，具体地说是一种多次外延屏蔽栅功率器件及其制造方法。
背景技术
沟槽型功率器件的用途非常广泛，其漏源两极分别位于器件的两侧，使电流在器件内部垂直流通，增加了电流密度，单位面积内的导通电阻也较小。对于功率器件来说，有两个极为重要的参数，一个是导通电阻，另一个是击穿电压，对应用而言，导通电阻应当尽可能的小，而击穿电压越高越好。
具有屏蔽栅结构的沟槽型功率器件因为屏蔽栅的引入使得器件具有更优的性能。和常规沟槽型功率器件相比，引入的屏蔽栅与源极短接，可视作体内场板，通过辅助耗尽的方式对漂移区电场进行调制，使得相同耐压下外延层浓度可以更高，比导通电阻更低。另一方面，由于屏蔽栅的存在，屏蔽了栅极与漏极间的电容，因此屏蔽栅器件具有更低的栅电荷。
目前，80V至300V耐压的屏蔽栅功率器件采用双层外延进行生产，由于屏蔽栅具有很强的辅助耗尽效果，所以相邻的沟槽之间的上层外延层的掺杂浓度可以比下层外延更高，图4中展示了传统双层外延的杂质浓度分布，x为-8微米处是外延层的上表面，x坐标为0微米处是外延层的下表面，上下层外延厚度都是4um， 上层外延的掺杂浓度高于下层外延，图5中展示了传统双层外延屏蔽栅功率器件的下表面至外延层的上表面的电场分布，可以看出在x=-5微米处的电场明显向下凹陷，这是由于沟槽之间的辅助耗尽效果太强导致的，这种现象使得传统结构的电场分布无法接近完美的矩形分布，另一方面，下层外延的掺杂浓度较低，下层外延的导通电阻在器件的总导通电阻中占比过大，使得导通电阻无法进一步降低。
因此，需要一种新的屏蔽栅功率器件的设计来优化传统结构的电场分布，提高下层外延的掺杂浓度，降低导通电阻。
发明内容
本发明的目的是克服现有技术中存在的不足，可以在保证击穿电压不变的前提下降低屏蔽栅沟槽型功率器件的导通电阻，以降低器件导通时的能量损耗。
按照本发明提供的技术方案，公开了一种多次外延屏蔽栅功率器件，包括接漏极电位的第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区；
在所述第一导电类型源区的表面设有深沟槽，所述深沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，在所述深沟槽内设有接源极电位的屏蔽栅多晶硅与接栅极电位的栅极多晶硅，所述栅极多晶硅位于深沟槽的顶部，通过栅氧层与第一导电类型源区、第二导电类型体区、第一导电类型外延层绝缘，所述屏蔽栅多晶硅位于栅极多晶硅的下方，通过场氧层与第一导电类型外延层绝缘，栅极多晶硅与屏蔽栅多晶硅之间设有第一绝缘介质层；
在所述第一导电类型源区与栅极多晶硅的上方设有第二绝缘介质层，在所述绝缘介质层内设有接触孔，在第二绝缘介质层的上方设有接源极电位的源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触；
所述第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低。
进一步地，所述第一导电类型外延层远离第一导电类型衬底的一侧的表面设有一层第一导电类型的单一掺杂浓度的预留外延层，从靠近第一导电类型衬底的一侧至预留外延层靠近第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，所述预留外延层的厚度小于1.5微米，电阻率大于0.3Ω*cm；
所述深沟槽的深度至少5微米；
所述栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成；
本发明还公开了所述的多次外延屏蔽栅功率器件的制造方法，包括以下步骤：
第一步，在第一导电类型衬底上多次生长具有不同掺杂浓度的第一导电类型的薄外延层，所述薄外延层的掺杂浓度随着外延次数的增加线性递减，形成第一导电类型外延层；
第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；
第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；
第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；
第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；
第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；
第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；
第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
本发明还公开了另一种所述多次外延屏蔽栅功率器件的制造方法，包括如下步骤：
在第一导电类型衬底上生长若干层单一掺杂浓度的第一导电类型的薄外延层，每次生长完成一层薄外延层后，以不同的能量和剂量向外延层内注入第一导电类型杂质，第一导电类型外延层形成后，进行退火处理，使得第一导电类型外延层从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，第一导电类型杂质的掺杂浓度近似于线性降低；
第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；
第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；
第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；
第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；
第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；
第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；
第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
本发明通过采用多次外延的方法，使得第一导电类型外延层的下表面至上表面的掺杂浓度线性降低，这能够在器件的击穿电压不变的前提下，降低器件的导通电阻；同时，本发明采用的两种第一导电类型外延层的制造方法，相比于需要精准控制才能形成的渐变掺杂外延层更加简单实用。
附图说明
图1为本发明器件结构的剖面结构示意图；
图2为本发明实施例1的N型外延层掺杂浓度的分布图；
图3为本发明实施例2的N型外延层掺杂浓度的分布图；
图4为本发明实施例1、实施例2与传统双层外延屏蔽栅结构的N型外延层掺杂浓度的分布对比图；
图5为本发明实施例1、实施例2与传统双层外延屏蔽栅结构在漏源击穿时的电场分布对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明公开的多次外延屏蔽栅功率器件，当功率器件为N型功率器件时，第一导电类型为N型，第二导电类型为P型；或者，当功率器件为P型功率器件时，第一导电类型为P型，第二导电类型为N型。以下实施例均以N型功率半导体器件为例进行说明，第一导电类型为N型，第二导电类型为P型。
实施例1
一种多次外延屏蔽栅功率器件，如图1所示，包括接漏极电位的N型衬底1，在所述N型衬底1的上方设有N型外延层2，在所述N型外延层2的表面设有P型体区3，在所述P型体区3的表面设有N型源区4；
在所述N型源区4的表面设有深沟槽5，所述深沟槽5的深度为6微米，所述深沟槽5穿透N型源区4与P型体区3进入N型外延层2内，在所述深沟槽5内设有接源极电位的屏蔽栅多晶硅7与接栅极电位的栅极多晶硅8，所述栅极多晶硅8位于深沟槽5的顶部，通过栅氧层10与N型源区4、P型体区3、N型外延层2绝缘，所述屏蔽栅多晶硅7位于栅极多晶硅8的下方，通过场氧层6与N型外延层2绝缘，栅极多晶硅8与屏蔽栅多晶硅7之间设有第一绝缘介质层9；
在所述N型源区4与栅极多晶硅8的上方设有第二绝缘介质层11，在所述绝缘介质层11内设有接触孔13，在第二绝缘介质层11的上方设有接源极电位的源极金属12，所述源极金属通过接触孔13与N型源区4、P型体区3欧姆接触。
所述栅氧层6、第一绝缘介质层9与第二绝缘介质层11由二氧化硅构成。
如图2所示为本实施例的外延层掺杂浓度的分布图，x坐标为0微米的位置是N型外延层靠近N型衬底的一侧，x坐标为-8微米的位置是N型外延层远离N型衬底的另一侧，图2中实线是N型外延层刚形成还未经过退火的杂质浓度分布，本实施例的N型外延层总厚度为8微米，由10层单一掺杂浓度的厚度为0.8微米的N型薄外延层组成，从靠近N型衬底的一侧至远离N型衬底的一侧，所述薄外延层的掺杂浓度线性降低，所以实线上存在10个台阶。图2中的虚线是N型外延层经历了1100℃60min的退火过程后的杂质浓度分布，台阶已经完全消失，从靠近N型衬底的一侧至远离N型衬底的一侧，N型外延层的掺杂浓度线性降低，几乎和渐变掺杂一模一样。
本实施例在制造N型外延层2时，最后一次生长的N型薄外延的厚度可以比其它薄外延厚，例如设置为1.2微米的厚度，0.5Ω*cm的电阻率，最后一次外延作为预留外延层，专门用于设置P型体区3，单一电阻率的预留外延层可以保证量产时器件阈值电压的一致性。
本实施例的制造方法，包括以下步骤：
第一步，在N型衬底1上10次生长具有不同掺杂浓度的N型的0.8微米厚度的薄外延层，所述薄外延层的掺杂浓度随着外延次数的增加线性递减，形成N型外延层2，如果需要形成预留外延层，则需要在N型外延层的上方再生长一次1.2微米厚度，0.5Ω*cm电阻率的N型薄外延层，形成预留外延层；
第二步，在N型外延层2的表面选择性刻蚀出深沟槽5；
第三步，在深沟槽5的侧壁与底部形成场氧层6，然后在场氧层6的表面淀积导电多晶硅，接着刻蚀去除深沟槽5上半段的导电多晶硅，深沟槽5内留下的下半段导电多晶硅就是屏蔽栅多晶硅7；
第四步，在深沟槽5内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅7上方的绝缘介质与场氧层6，保留屏蔽栅多晶硅7上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层9；
第五步，在第一绝缘介质层9上方的深沟槽5内的侧壁上形成栅氧层10，然后在所述栅氧层10的表面淀积导电多晶硅，接着刻蚀去除深沟槽5上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅8；
第六步，在N型外延层2的表面注入P型杂质，退火后形成P型体区3，然后在P型体区3的表面注入N型杂质，激活后形成N型源区4；
第七步，在N型源区4与栅极多晶硅8的上方淀积第二绝缘介质层11，然后在第二绝缘介质层11内选择性刻蚀出接触孔13，所述接触孔13穿透第二绝缘介质层11与N型源区4，进入P型体区3；
第八步，在第二绝缘介质层11的上方淀积金属，所述金属填充满接触孔13，形成源极金属12。
实施例2
本实施例的器件结构与实施例1完全相同，主要区别在于N型外延层的制造方法。
本实施例的N型外延层的制造方法如下：
在N型衬底上生长4层单一掺杂浓度的N型的2微米厚的薄外延层，每次生长完成一层薄外延层后，以不同的能量和剂量向薄外延层内注入磷，具体过程如下：
第一次薄外延注入的条件：1100keV 1e13、350keV 4e12、40keV 2e12；
第二次薄外延注入的条件：1100keV 6e12、350keV 3e12、40keV 1.5e12；
第三次薄外延注入的条件：1100keV 3e12、350keV 1.5e12、40keV 1e12；
第四次薄外延注入的条件：1100keV 1.5e12、350keV 1e12。
如图3所示本实施例的N外延层掺杂浓度的分布图，其中，实线表示上述制造过程结束后N型外延层内的掺杂浓度分布，上述过程中注入的磷在N型外延层内呈现出多个掺杂浓度中心，因此本实施例需要进行一步额外的退火处理（如果P型体区的退火温度与时间足够，本实施例也不需要进行额外的退火处理），使各薄外延层中的掺杂浓度中心连接贯通，使得N型外延层从靠近N型衬底的一侧至远离N型衬底的一侧，N型杂质的掺杂浓度近似于线性降低。
如图4所示，实施例1与实施例2的N型外延层从靠近N型衬底的一侧至远离N型衬底的一侧，N型杂质的掺杂浓度近似于线性降低，而传统双层外延的屏蔽栅结构则采用了高掺杂浓度的上层外延与低掺杂浓度的下层外延，在图5中展示了上述实施例1、实施例2与传统双层外延屏蔽栅结构的在漏源击穿时的电场分布对比图，在传统双层外延屏蔽栅结构位于x坐标为-5微米的位置，电场强度明显低于实施例1与实施例2，传统双层外延屏蔽栅结构的电场分布呈现两头高中间低的形貌，实施例1与实施例2的电场分布都接近矩形，这种接近矩形的电场分布意味着器件的击穿电压与导通电阻的折中关系达到了完美，器件能够在同样的击穿电压条件下获得最低的导通电阻。
实施例1的掺杂浓度分布能够完美形成线性的变化，但是需要薄外延的层数也更多，制造成本更大；实施例2的掺杂浓度分布只能够接近线性变化，但是需要薄外延的层数更少。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.多次外延屏蔽栅功率器件，包括接漏极电位的第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的表面设有第二导电类型体区，在所述第二导电类型体区的表面设有第一导电类型源区，其特征是：
在所述第一导电类型源区的表面设有深沟槽，所述深沟槽穿透第一导电类型源区与第二导电类型体区进入第一导电类型外延层内，在所述深沟槽内设有接源极电位的屏蔽栅多晶硅与接栅极电位的栅极多晶硅，所述栅极多晶硅位于深沟槽的顶部，通过栅氧层与第一导电类型源区、第二导电类型体区、第一导电类型外延层绝缘，所述屏蔽栅多晶硅位于栅极多晶硅的下方，通过场氧层与第一导电类型外延层绝缘，栅极多晶硅与屏蔽栅多晶硅之间设有第一绝缘介质层；
在所述第一导电类型源区与栅极多晶硅的上方设有第二绝缘介质层，在所述绝缘介质层内设有接触孔，在第二绝缘介质层的上方设有接源极电位的源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触；
所述第一导电类型外延层由若干薄外延层组成，从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低；
所述第一导电类型外延层远离第一导电类型衬底的一侧的表面设有一层第一导电类型的单一掺杂浓度的预留外延层，从靠近第一导电类型衬底的一侧至预留外延层靠近第一导电类型衬底的一侧，所述薄外延层的掺杂浓度线性降低或近似线性降低，所述预留外延层的厚度小于1.5微米，电阻率大于0.3Ω*cm，所述预留外延层的厚度比其他薄外延层厚。
2.如权利要求1所述的多次外延屏蔽栅功率器件，其特征是：所述深沟槽的深度至少5微米。
3.如权利要求1所述的多次外延屏蔽栅功率器件，其特征是：所述栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。
4.多次外延屏蔽栅功率器件的制造方法，基于权利要求1所述的多次外延屏蔽栅功率器件，其特征在于，包括以下步骤：
第一步，在第一导电类型衬底上多次生长具有不同掺杂浓度的第一导电类型的薄外延层，所述薄外延层的掺杂浓度随着外延次数的增加线性递减，形成第一导电类型外延层；
第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；
第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；
第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；
第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；
第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；
第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；
第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
5.多次外延屏蔽栅功率器件的制造方法，基于权利要求1所述的多次外延屏蔽栅功率器件，其特征在于，包括以下步骤：
第一步，在第一导电类型衬底上生长若干层单一掺杂浓度的第一导电类型的薄外延层，每次生长完成一层薄外延层后，以不同的能量和剂量向薄外延层内注入第一导电类型杂质，第一导电类型外延层形成后，进行退火处理，使得第一导电类型外延层从靠近第一导电类型衬底的一侧至远离第一导电类型衬底的一侧，第一导电类型杂质的掺杂浓度近似于线性降低；
第二步，在第一导电类型外延层的表面选择性刻蚀出深沟槽；
第三步，在深沟槽的侧壁与底部形成场氧层，然后在场氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上半段的导电多晶硅，深沟槽内留下的下半段导电多晶硅就是屏蔽栅多晶硅；
第四步，在深沟槽内淀积绝缘介质，然后刻蚀屏蔽栅多晶硅上方的绝缘介质与场氧层，保留屏蔽栅多晶硅上方的一层绝缘介质，这层绝缘介质就是第一绝缘介质层；
第五步，在第一绝缘介质层上方的深沟槽内的侧壁上形成栅氧层，然后在所述栅氧层的表面淀积导电多晶硅，接着刻蚀去除深沟槽上方的导电多晶硅，在深沟槽的上半段形成栅极多晶硅；
第六步，在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后在第二导电类型体区的表面注入第一导电类型杂质，激活后形成第一导电类型源区；
第七步，在第一导电类型源区与栅极多晶硅的上方淀积第二绝缘介质层，然后在第二绝缘介质层内选择性刻蚀出接触孔，所述接触孔穿透第二绝缘介质层与第一导电类型源区，进入第二导电类型体区；
第八步，在第二绝缘介质层的上方淀积金属，所述金属填充满接触孔，形成源极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210495669.7A CN114582960B (zh) | 2022-05-09 | 2022-05-09 | 多次外延屏蔽栅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210495669.7A CN114582960B (zh) | 2022-05-09 | 2022-05-09 | 多次外延屏蔽栅功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114582960A CN114582960A (zh) | 2022-06-03 |
| CN114582960B true CN114582960B (zh) | 2022-07-26 |
Family
ID=81767697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210495669.7A Active CN114582960B (zh) | 2022-05-09 | 2022-05-09 | 多次外延屏蔽栅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114582960B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| CN109148587A (zh) * | 2018-08-23 | 2019-01-04 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及其制造方法 |
| CN111162009A (zh) * | 2020-02-28 | 2020-05-15 | 电子科技大学 | 一种低导通电阻低压分离栅mos器件的制造方法 |
| CN114068680A (zh) * | 2021-12-17 | 2022-02-18 | 无锡市捷瑞微电子有限公司 | 一种***栅mos器件及其制备方法 |
-
2022
- 2022-05-09 CN CN202210495669.7A patent/CN114582960B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| CN109148587A (zh) * | 2018-08-23 | 2019-01-04 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及其制造方法 |
| CN111162009A (zh) * | 2020-02-28 | 2020-05-15 | 电子科技大学 | 一种低导通电阻低压分离栅mos器件的制造方法 |
| CN114068680A (zh) * | 2021-12-17 | 2022-02-18 | 无锡市捷瑞微电子有限公司 | 一种***栅mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114582960A (zh) | 2022-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| CN107403839B (zh) | 适用于深沟槽的功率半导体器件结构及制造方法 | |
| US10923563B2 (en) | Power device | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN110391302B (zh) | 采用屏蔽栅的超结mosfet结构和制作方法 | |
| CN104393056B (zh) | 一种积累型二极管 | |
| CN114068680A (zh) | 一种***栅mos器件及其制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN111180526A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN114582960B (zh) | 多次外延屏蔽栅功率器件及其制造方法 | |
| CN115036293B (zh) | 抗电磁干扰的超结功率器件及其制造方法 | |
| CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 | |
| CN116404041A (zh) | AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN110047831B (zh) | 一种半导体功率器件及其制备方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN210926026U (zh) | 采用屏蔽栅的超结mosfet结构 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |