CN114566479A - 一种封装模组、其制备方法、基站及电子设备 - Google Patents

一种封装模组、其制备方法、基站及电子设备 Download PDF

Info

Publication number
CN114566479A
CN114566479A CN202111587194.6A CN202111587194A CN114566479A CN 114566479 A CN114566479 A CN 114566479A CN 202111587194 A CN202111587194 A CN 202111587194A CN 114566479 A CN114566479 A CN 114566479A
Authority
CN
China
Prior art keywords
layer
chip
wiring layer
electrically connected
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111587194.6A
Other languages
English (en)
Inventor
郭小亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111587194.6A priority Critical patent/CN114566479A/zh
Publication of CN114566479A publication Critical patent/CN114566479A/zh
Priority to PCT/CN2022/133169 priority patent/WO2023116305A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种封装模组、其制备方法、基站及电子设备。在该封装模组中包括基板、位于基板上的芯片、第一塑封层、位于塑封层上的布线层、以及位于该布线层上的多个互联电极、第二塑封层和导电层。互联电极布线层电连接，导电层位于第二塑封层上且包括接地焊垫和与该多个互联电极电连接的信号传输焊垫。在该封装模组中，互联电极可以调高腔高，从而可以避免功放自激问题。而导电层中的接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与功放大板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不需要设置走线，因此可以有足够的面积用来设置接地焊垫，可以不增加封装模组的占用面积。

Description

一种封装模组、其制备方法、基站及电子设备
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种封装模组、其制备方法、基站及电子设备。
背景技术
功率放大器(Power Amplifier，PA)是无线通信基站中的一个重要组成部分。随着通信技术的发展，当前5G功放多通道通信技术(Massive MIMO)大板正逐步向板级架构演进。实现功放大板板级架构的关键技术点在于：功率放大器从正(Top)面进行信号输出，然后与功放大板进行信号互联。目前常见的方法是采用倒装芯片(Flip-Chip)技术对PA芯片进行封装。常见的封装结构1如图1所示，PA芯片11通过塑封料12塑封于基板10上，布线层13位于塑封料12上且与PA芯片11电连接，PA芯片11的信号通过设置在布线层13上的焊垫(Pad)14输出。然后将该封装结构1与功放大板2进行电连接，从而实现可以功放大板板级架构。
但是，目前的功放大板板级架构存在以下问题：(1)PA芯片11与功放大板2之间形成的谐振腔的腔高较低，会产生功放自激问题；(2)PA芯片11上的射频信号与功放大板2上的信号存在信号串扰问题；(3)为了降低信号反射角，需要在封装结构1的布线层上设置接地焊垫，从而会增加封装结构1的占用面积。
发明内容
本申请提供一种封装模组、其制备方法、基站及电子设备，不仅可以改善功放自激问题和信号串扰问题，并且可以不用增加占用面积就能降低信号反射角。
第一方面，本申请提供了一种封装模组，该封装模组可以包括：基板、芯片、第一塑封层、布线层、多个互联电极、第二塑封层和导电层。其中，芯片位于基板上，第一塑封层用于塑封芯片，布线层位于第一塑封层远离基板一侧，且布线层与芯片电连接。多个互联电极位于布线层远离第一塑封层一侧且与布线层电连接，从而可以通过布线层与芯片电连接；第二塑封层位于布线层面向互联电极一侧且用于塑封该多个互联电极；导电层位于第二塑封层远离布线层一侧，其中导电层包括接地焊垫和与该多个互联电极电连接的信号传输焊垫，该信号传输焊垫用于实现芯片输入/输出信号的传输。
本申请实施例提供的上述封装模组，当该封装模组与功放大板互联时，由于在布线层上还设置有互联电极和导电层，由于互联电极可以增加芯片与功放大板之间的距离，因此可以调高腔高，从而可以避免功放自激问题。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与功放大板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积，从而可以实现在不增加封装模组的占用面积的基础上就可以在导电层中设置接地焊垫，从而可以降低反射角。
本申请对芯片的功能不作限制。示例性的，例如芯片可以为功率放大器芯片、射频微波毫米波芯片、处理器芯片或知识产权(Intellectual Property，IP)核(cores)等。
需要说明的是，本申请中芯片可以是裸片(die)，也可以是***级芯片(System onChip，SOC)。其中，裸片是芯片未封装前的晶粒，每一个裸片就是一个具有独立功能的尚未封装的芯片，它可由一个或多个电路组成。***级芯片一般是一个产品，具有专用目标的集成电路，其中包含完整***并有嵌入软件的全部内容。在本申请中，由于在与芯片电连接的布线层上还设置有互联电极和导电层，因此可以利用互联电极增加芯片与后续连接的电路板之间的距离。并且，由于在导电层中设置有接地焊垫，因此可以利用接地焊垫实现信号屏蔽。另外，由于接地焊盘是设置在导电层中的，因此，不需要增加布线层的面积。
本申请实施例中，芯片中可以包括至少一个有源器件和/或至少一个无源器件。例如，芯片中可以包括至少一个有源器件，或者，芯片中可以包括至少一个无源器件，或者，芯片中可以包括至少一个有源器件和至少一个无源器件。其中，有源器件是指需要电源来实现其特定功能的电子元件。例如电子管、晶体管、集成电路等，一般用于信号的放大、转换等，在此不作限定。无源器件是指在不需要外加电源的条件下，就可以实现其特性的电子元件，例如电阻、电容、电感、转换器、渐变器、匹配网络、谐振器、滤波器、混频器和开关等，在此不作限定。
在本申请中，布线层中一般设置有与芯片的输入/输出管脚电连接的芯片焊垫和与芯片电连接的走线，走线一般用于连接芯片内部器件。芯片焊垫通过互联电极与信号传输焊垫电连接，当布线层通过导电层中的信号传输焊垫与外界电连接时，芯片可以通过布线层实现芯片的功能。
在本申请中，为了避免走线和功放大板之间的信号干扰，接地焊垫在基板上的正投影至少覆盖部分所述走线，即对于布线层来说，用接地焊垫可以屏蔽功放大板上的信号。对于功放大板来说，利用接地焊垫可以屏蔽走线上的信号。因此，在具体实施时，接地焊垫的覆盖面积越大，屏蔽效果越好。
示例性的，布线层中的多个芯片焊垫可以围绕走线设置，即走线设置在中心区域，将多个芯片焊垫设在边缘区域。对应的，导电层中，多个信号传输焊垫同样围绕接地焊垫设置。
需要说明的是，本申请实施例对信号传输焊垫的数量、形状以及材质等其他特征不做具体限定。例如，信号传输焊垫的数量可以根据布线层中芯片焊垫进行设计，信号传输焊垫可以是圆形、方形，也可以是其他形状，导电层的材质可以是锡、铜或其他具有导电性能的金属。
在具体实施时，布线层可以包括一层导电层或者多层(至少两层)导电层。示例性的，当布线中包括多层导电层时，相邻导电层之间还设置有绝缘介质层，且绝缘介质层中设置有介质穿孔，相邻的导电层可以通过绝缘介质层中的介质穿孔电连接。其中导电层中可以包括走线，而芯片焊垫一般设置在布线层中距离互联电极最近的导电层中。
示例性的，本申请中，导电层可以采用金、银、铝、锌、铜、铬、镍、钯等材料形成，在此不作限定。
本申请对绝缘介质层的材料不作限定，例如可以是氧化硅、氮化硅、氮氧化硅、树脂材料等中至少一种。
示例性的，为了保证膜层之间材料的一致性，可以使绝缘介质层的材料与第一塑封层或第二塑封层的材料相同，在此不作限定。
本申请中，第一塑封层和第二塑封层的材料可以相同，当然也可以不相同，在此不作限定。
可选的，在本申请中，绝缘介质层、第一塑封层以及第二塑封层的材料均相同。
示例性，在一种实施例中，布线层可以通过叠层设置的多个金属球与芯片电连接。本申请对金属球的材料不作限定，例如金属球可以采用金、银、铝、锌、铜、铬、镍、钯等材料形成。
示例性，在另一种实施例中，布线层可以通过贯穿第一塑封层的第一过孔与芯片电连接。
在具体实施时，第一过孔中的导电材料可以由金、银、铜等材料形成，在此不作限定。
在具体实施时，基板可以采用覆铜箔层压板形成。当然，也可以采用重布线层或者硅中介板(interposer)等设置有的线路的任意结构来代替基板，在此不作限定。
在具体实施时，当需要将布线层与基板电连接时，布线层可以通过贯穿第一塑封层的第二过孔与基板电连接。
在具体实施时，第二过孔中的导电材料可以由金、银、铜等材料形成，在此不作限定。
在具体实施时，本申请对互联电极的具体形态不作限定，示例性的，互联电极可以由金属柱或金属丝形成。
本申请对互联柱的材料不作限定，例如可以为Cu，Ni，Mo，W，钨合金，Cu-Mo合金，镍合金等。
为了避免外界信号对封装模组的影响，可选地的，在本申请提供的封装模组中，还可以包在封装模组的侧面设置屏蔽层。
第二方面，本申请实施例还提供了一种基站，包括功放大板(包括收发信机(TRX，Transceiver)、中频、电源等的单板)、散热器和如第一方面或第一方面的各种实施方式所述的封装模组，功放大板和散热器分别位于封装模组的两侧。功放大板位于封装模组的导电层一侧，且功放大板与导电层中的信号传输焊垫电连接；散热器位于封装模组中基板一侧。从而实现功放大板一板(All in One Board，AIOB)架构，利用功放大板实现所有信号的传输，散热器专用于散热，实现最佳性能和散热效果。
并且，在该基站中，由于在功放大板与布线层之间设置有互联电极和导电层，从而互联电极可以增加芯片与功放大板之间的距离，因此可以调高腔高，避免功放自激问题。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与功放大板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积，从而可以实现在不增加封装模组的占用面积的基础上就可以在导电层中设置接地焊垫，从而可以降低反射角。
可选地，在本申请中，功放大板面向所述封装模组一侧具有接地焊垫，导电层中的接地焊垫与功放大板中的接地焊垫焊接。从而可以提升双面焊接可靠性，保障其在应用中的可靠性安全。
在本申请中，功放大板与封装模组可以通过栅格阵列封装(Land Grid Array，LGA)方式或者球栅阵列封装(Ball Grid Array，BGA)方式实现焊接，在此不作限定。
第三方面，本申请还提供了一种电子设备，该电子设备包括电路板、散热器和如第一方面或第一方面的各种实施方式所述的封装模组，电路板和散热器分别位于封装模组的两侧。电路板位于封装模组的导电层一侧，且电路板与导电层中的信号传输焊垫电连接；散热器位于封装模组中基板一侧。从而可以利用电路板实现所有信号的传输，散热器专用于散热，实现最佳性能和散热效果。
在该电子设备中，由于在电路板与布线层之间设置有互联电极和导电层，从而互联电极可以增加芯片与电路板之间的距离。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与电路板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积。
在具体实施时，该电子设备包括但不限于智能手机、智能电视、智能电视机顶盒、PC、可穿戴设备、智能宽带等终端设备；无线网络、固定网络、服务器等电信设备以及芯片模组、存储器等电子器件。
可选地，电路板面向封装模组一侧具有接地焊垫，导电层中的接地焊垫与电路板中的接地焊垫焊接。从而可以提升双面焊接可靠性，保障其在应用中的可靠性安全。
第四方面，本申请实施例还提供了一种封装模组的制备方法，该制备方法可以包括：首先在基板上依次形成芯片、用于塑封芯片的第一塑封层、以及位于第一塑封层远离基板一侧的布线层，且布线层与芯片电连接；然后在布线层远离第一塑封层一侧形成与布线层电连接的互联电极；接着在布线层面向互联电极一侧形成用于塑封互联电极的第二塑封层；最后在第二塑封层远离布线层一侧形成导电层；其中，导电层包括接地焊垫和与互联电极电连接的信号传输焊垫。
可选地，在本申请中，在第二塑封层远离布线层一侧形成导电层之后，还可以在已形成的封装模组的侧面形成屏蔽层。
在一种可行的实现方式中，在基板上依次形成芯片、用于塑封芯片的第一塑封层、以及位于第一塑封层远离基板一侧的布线层，可以包括：在基板上粘接芯片；形成塑封芯片的第一塑封层；刻蚀第一塑封层，在与芯片对应的区域形成过孔；在过孔中电镀金属材料；在第一塑封层上形成与过孔中的金属材料电连接的布线层。
在另一种可行的实现方式中，在基板上依次形成芯片、用于塑封芯片的第一塑封层、以及位于第一塑封层远离基板一侧的布线层，可以包括：通过如下方式形成：在基板上粘接芯片；在芯片上形成叠层设置的多个金属球；形成塑封芯片和多个金属球的第一塑封层；在第一塑封层上形成与多个金属球电连接的布线层。
本申请对布线层的结构不作限定。示例性的，以布线层中包括两层导电层为例，在本申请中，布线层的可以通过以下方式形成：通过电镀方式在第一塑封层上形成第一层导电层然后对第一层导电层进行构图，在第一层导电层中形成电路布线。接着形成覆盖第一层导电层的绝缘介质层，并在绝缘介质层中刻蚀介质穿孔，在介质穿孔中电镀金属材料。最后在绝缘介质层上形成第二层导电层，然后对第二层导电层进行构图，在第二层导电层中形成电路布线，从而形成具有两层导电层的布线层。
附图说明
图1为相关技术中功放大板板级结构的示意图；
图2为本申请实施例提供的一种应用场景的结构示意图；
图3为本申请实施例提供的一种封装模组的结构示意图；
图4为本申请实施例提供的又一种封装模组的结构示意图；
图5为本申请实施例提供的又一种封装模组的结构示意图；
图6为本申请实施例提供的又一种封装模组的结构示意图；
图7为本申请实施例提供的一种封装模组的制备方法的流程图；
图8a至图8h为本申请实施例提供的一种封装模组的制备过程的结构示意图；
图9a至图9i为本申请实施例提供的另一种封装模组的制备过程的结构示意图；
图10a至图10d为本申请实施例提供的一种封装模组中布线层的制备过程的结构示意图；
图11a至图11d为本申请实施例提供的另一种封装模组中布线层的制备过程的结构示意图；
图12为本申请实施例提供的一种基站的结构示意图；
图13为本申请实施例提供的又一种基站的结构示意图；
图14为本申请实施例提供的又一种基站的结构示意图；
图15为本申请实施例提供的又一种基站的结构示意图；
图16为本申请实施例提供的一种电子设备的结构示意图；
图17为本申请实施例提供的又一种电子设备的结构示意图；
图18为基本申请实施例提供的一种3D堆叠封装结构的示意图。
附图标记说明：
100 封装模组； 200 散热器；
300 功放大板； 400 电路板；
120 互联电极； 130 第二塑封层；
140 导电层； 150 屏蔽层；
111 基板； 112 芯片；
113 第一塑封层； 114 布线层；
115 金属球； 116 第一过孔；
117 第二过孔； 141 导电层的接地焊垫；
142 信号传输焊垫； 1121 有源器件；
1122 无源器件； 1141 布线层中的导电层；
1142 绝缘介质层； 1143 介质穿孔；
301 功放大板的接地焊垫； 401 电路板的接地焊垫；
1000 基站； 2000 电子设备。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。本申请中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本申请的附图仅用于示意相对位置关系不代表真实比例。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
本申请实施例中描述的方案可用于各种不同的通信***中，例如第五代通信***以及更多后续演进的可能的通信***中。本申请实施例提供的封装模组可集成在基站等任意需要进行无线信号功率放大的网元设备中。示例性的，以基站为例，如图2所示，基站中包括功放大板(包括收发信机(TRX，Transceiver)、中频、电源等的单板)300、散热器200和封装模组100，功放大板300和散热器200分别位于封装模组100的两侧，且功放大板300与封装模组100电连接，从而实现功放大板一板(All in One Board，AIOB)架构，利用功放大板300实现所有信号的传输，散热器200专用于散热，实现最佳性能和散热效果。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。
参见图3和图4，图3示例性示出了本申请实施例提供的一种封装模组的结构示意图，图4示例性示出了本申请实施例提供的另一种封装模组的结构示意图。该封装模组100可以包括：基板111、芯片112、第一塑封层113、布线层114、多个互联电极120、第二塑封层130和导电层140。其中，芯片112位于基板111上，第一塑封层113用于塑封芯片112，布线层114位于第一塑封层113远离基板111一侧，且布线层114与芯片112电连接。多个互联电极120位于布线层114远离第一塑封层113一侧且与布线层114电连接，从而可以通过布线层114与芯片112电连接；第二塑封层130位于布线层114面向互联电极120一侧且用于塑封该多个互联电极120；导电层140位于第二塑封层130远离布线层114一侧，其中导电层140包括接地焊垫141和与该多个互联电极120电连接的信号传输焊垫142，该信号传输焊垫142用于实现芯片输入/输出信号的传输。
本申请实施例提供的上述封装模组，当该封装模组与功放大板互联时，由于在布线层上还设置有互联电极和导电层，由于互联电极可以增加芯片与功放大板之间的距离，因此可以调高腔高，从而可以避免功放自激问题。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与功放大板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积，从而可以实现在不增加封装模组的占用面积的基础上就可以在导电层中设置接地焊垫，从而可以降低反射角。
本申请对芯片的功能不作限制。示例性的，例如芯片可以为功率放大器芯片、射频微波毫米波芯片、处理器芯片或知识产权核等。
需要说明的是，本申请中芯片可以是裸片，也可以是***级芯片。其中，裸片是芯片未封装前的晶粒，每一个裸片就是一个具有独立功能的尚未封装的芯片，它可由一个或多个电路组成。***级芯片一般是一个产品，具有专用目标的集成电路，其中包含完整***并有嵌入软件的全部内容。
在本申请中，由于在与芯片电连接的布线层上还设置有互联电极和导电层，因此可以利用互联电极增加芯片与后续连接的电路板之间的距离。并且，由于在导电层中设置有接地焊垫，因此可以利用接地焊垫实现信号屏蔽。另外，由于接地焊盘是设置在导电层中的，因此，不需要增加布线层的面积。
本申请实施例中，如图4所示，芯片112中可以包括至少一个有源器件1121和/或至少一个无源器件1122。例如，芯片112中可以包括至少一个有源器件1121，或者，芯片112中可以包括至少一个无源器件1122，或者，芯片112中可以包括至少一个有源器件1121和至少一个无源器件1122。其中，有源器件是指需要电源来实现其特定功能的电子元件。例如电子管、晶体管、集成电路等，一般用于信号的放大、转换等，在此不作限定。无源器件是指在不需要外加电源的条件下，就可以实现其特性的电子元件，例如电阻、电容、电感、转换器、渐变器、匹配网络、谐振器、滤波器、混频器和开关等，在此不作限定。图4中仅是以芯片112中包括一个有源器件1121和一个无源器件1122为例进行示意。
在本申请中，布线层中一般设置有与芯片的输入/输出管脚电连接的芯片焊垫和与芯片电连接的走线，走线一般用于连接芯片内部器件。芯片焊垫通过互联电极与信号传输焊垫电连接，当布线层通过导电层中的信号传输焊垫与外界电连接时，芯片可以通过布线层实现芯片的功能。
在本申请中，为了避免布线层和功放大板之间的信号干扰，接地焊垫在基板上的正投影至少覆盖部分所述走线，即对于布线层来说，用接地焊垫可以屏蔽功放大板上的信号。对于功放大板来说，利用接地焊垫可以屏蔽走线上的信号。因此，在具体实施时，接地焊垫的覆盖面积越大，屏蔽效果越好。
示例性的，布线层中的多个芯片焊垫可以围绕走线设置，即走线设置在中心区域，将多个芯片焊垫设在边缘区域。对应的，导电层中，多个信号传输焊垫同样围绕接地焊垫设置。
需要说明的是，本申请实施例对信号传输焊垫的数量、形状以及材质等其他特征不做具体限定。例如，信号传输焊垫的数量可以根据布线层中芯片焊垫进行设计，信号传输焊垫可以是圆形、方形，也可以是其他形状，导电层的材质可以是锡、铜或其他具有导电性能的金属。
在具体实施时，布线层可以包括一层导电层或者多层(至少两层)导电层。示例性的，继续参见图3和图4，当布线层114中包括多层导电层1141时，相邻导电层1141之间还设置有绝缘介质层1142，且绝缘介质层1142中设置有介质穿孔1143，相邻的导电层1141可以通过绝缘介质层1142中的介质穿孔1143电连接。其中导电层1141中可以包括走线，而芯片焊垫一般设置在布线层中距离互联电极最近的导电层中。
示例性的，本申请中，导电层可以采用金、银、铝、锌、铜、铬、镍、钯等材料形成，在此不作限定。
本申请对绝缘介质层的材料不作限定，例如可以是氧化硅、氮化硅、氮氧化硅、树脂材料等中至少一种。
示例性的，为了保证膜层之间材料的一致性，可以使绝缘介质层的材料与第一塑封层或第二塑封层的材料相同，在此不作限定。
本申请中，第一塑封层和第二塑封层的材料可以相同，当然也可以不相同，在此不作限定。
可选的，在本申请中，绝缘介质层、第一塑封层以及第二塑封层的材料均相同。
需要说明的是，本申请对布线层与芯片的电连接的方式不作限定，可以是任何能够实现二者电连接的方式。
在一种可行的实现方式中，如图5所示，在本申请中，布线层114可以通过叠层设置的多个金属球115与芯片112电连接。
本申请对金属球的材料不作限定，例如金属球可以采用金、银、铝、锌、铜、铬、镍、钯等材料形成。
在另一种可行的实现方式中，如图6所示，在本申请中，布线层114还可以通过贯穿第一塑封层113的第一过孔116与芯片112电连接。
在具体实施时，第一过孔116中的导电材料可以由金、银、铜等材料形成，在此不作限定。
在具体实施时，基板可以采用覆铜箔层压板形成。当然，也可以采用重布线层或者硅中介板(interposer)等设置有的线路的任意结构来代替基板，在此不作限定。
在具体实施时，如图5和图6所示，当需要将布线层与基板电连接时，布线层可以通过贯穿第一塑封层113的第二过孔117与基板111电连接。
在具体实施时，第二过孔117中的导电材料可以由金、银、铜等材料形成，在此不作限定。
在具体实施时，本申请对互联电极的具体形态不作限定，示例性的，互联电极可以由金属柱或金属丝形成。
本申请对互联柱的材料不作限定，例如可以为Cu，Ni，Mo，W，钨合金，Cu-Mo合金，镍合金等。
继续参见图5和图6，为了避免外界信号对封装模组的影响，可选地的，还可以在封装模组的侧面设置屏蔽层150。
参见图7，图7示例性示出了本申请提供的一种封装模组的制备方法，该制备方法可以包括以下步骤：
步骤S101、在基板上依次形成芯片、用于塑封芯片的第一塑封层、以及位于第一塑封层远离基板一侧的布线层，且布线层与芯片电连接。
本申请对芯片的封装结构不作限定，例如可以采用拼板板级封装(Panel LevelPackage，PLP)、芯片内埋式封装等。在一种可行的实现方式中，
以芯片采用PLP为例，示例性的，该芯片可以通过如下方式进行封装：
如图8a所示，在基板111上粘接芯片112。
在具体实施时，可以通过芯片粘接工艺将芯片粘接在基板上。
如图8b所示，形成塑封芯片112的第一塑封层113。
如图8c所示，刻蚀第一塑封层113，在与芯片112对应的区域形成第一过孔116。
可选地，当需要将基板与后续形成的布线层电连接时，在形成第一过孔116时还可以形成第二过孔117。
如图8d所示，在第一过孔116中形成导电材料。
可选地，当第一塑封层113中具有第二过孔117时，在第一过孔116中形成导电材料时还需要在第二过孔117中形成导电材料。
可选地，导电材料可以是金属材料，可以通过电镀方式在过孔中电镀金属材料。
如图8e所示，在第一塑封层113上形成与过孔中的导电材料电连接的布线层114。
以芯片采用芯片内埋式封装为例，示例性的，该芯片可以通过如下方式进行封装：
如图9a所示，在基板111上粘接芯片112。
在具体实施时，可以通过芯片粘接工艺将芯片粘接在基板上。
如图9b所示，在芯片112上形成叠层设置的多个金属球115。
如图9c所示，形成塑封芯片112和多个金属球115的第一塑封层113。
在具体实施时，可以采用塑封料对多个金属球进行塑封，之后对塑封料进行研磨直至露出多个金属球的上表面，从而形成第一塑封层。
可选地，当需要将基板与后续形成的布线层电连接时，如图9d所示，还需要刻蚀第一塑封层113形成第二过孔117。如图9e所示，在第二过孔117中形成导电材料。
可选地，导电材料可以是金属材料，可以通过电镀方式在过孔中电镀金属材料。
如图9f所示，在第一塑封层113上形成与多个金属球115电连接的布线层114。
本申请对布线层的结构不作限定。示例性的，以布线层中包括两层导电层为例，在本申请中，布线层114的可以通过以下方式形成：
如图10a和图11a所示，通过电镀方式在第一塑封层113上形成第一层导电层1141，然后对第一层导电层1141进行构图，在第一层导电层1141中形成电路布线。其中，该电路布线中一般设置有走线。
如图10b和图11b所示，形成覆盖第一层导电层1141的绝缘介质层1142。
示例性的，绝缘介质层1142可以采用与第一塑封层相同材料形成，在此不作限定。
如图10c和图11c所示，在绝缘介质层1142中刻蚀介质穿孔1143。
如图10d和图11d所示，在介质穿孔1143中电镀金属材料。
在具体实施时，介质穿孔中的金属材料可以与导电层的材料相同，在此不作限定。
如图8e和图9f所示，在绝缘介质层1142上形成第二层导电层1141，然后对第二层导电层1141进行构图，在第二层导电层1141中形成电路布线，从而形成具有两层导电层1141的布线层114。
其中，第二层导电层1141的电路布线中一般设置有走线和芯片焊垫。芯片焊垫可以通过第一层导电层1141与芯片112的输入/输出管脚电连接。
本申请实施例以布线层114中具有两层导电层1141为例进行示意说明，当然在具体实施时，布线层中也可以有一层导电层1141、三层导电层1141或者更多层的导电层1141，在此不作限定。
在本申请实施例中，对芯片进行第一次封装之后还需要进行以下步骤：
步骤S102、如图8f和图9g所示，在布线层114远离第一塑封层113一侧形成与布线层114电连接的多个互联电极120。
在具体实施时，互联电极可以由金属柱或者金属丝形成，在此不作限定。
示例性的，可以采用植入工艺在芯片焊垫上植入金属柱或者金属丝。
步骤S103、如图8g和图9h所示，在布线层114面向互联电极120一侧形成用于塑封该多个互联电极120的第二塑封层130。
在具体实施时，可以采用塑封料对多个互联电极进行塑封，之后对塑封料进行研磨直至露出多个互联电极的顶端，从而形成第二塑封层。
步骤S104、如图8h和图9i所示，在第二塑封层130远离布线层114一侧形成导电层140；其中，导电层140包括接地焊垫141和与互联电极电连接的信号传输焊垫142。
可选的，在本申请中，在步骤S104之后，如图5和图6所示，还可以包括步骤S105、在已形成的封装模组的侧面形成屏蔽层150。示例性的，屏蔽层130可以通过溅射或者电镀方式形成，在此不作限定。
本申请实施例提供的封装模组，可以使信号从导电层一侧扇出，与电路板实现信号互联，芯片的接地焊盘则可以从基板侧扇出，与散热器连接实现高效散热。因此该封装模组可以应用于射频芯片、小型化数字芯片或者对散热有要求的大功率芯片领域。
基于此，本申请实施例提供了一种基站，如图12和图13所示，基站1000中包括功放大板(包括收发信机、中频、电源等的单板)300、散热器200和本申请上述实施例提供的任一种封装模组100，功放大板300和散热器200分别位于封装模组100的两侧。功放大板300位于封装模组100的导电层一侧，且功放大板300与导电层140中的信号传输焊垫142电连接；散热器200位于封装模组100中基板111一侧。从而实现功放大板一板架构，利用功放大板300实现所有信号的传输，散热器200专用于散热，实现最佳性能和散热效果。
并且，在该基站中，由于在功放大板与布线层之间设置有互联电极和导电层，从而互联电极可以增加芯片与功放大板之间的距离，因此可以调高腔高，避免功放自激问题。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与功放大板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积，从而可以实现在不增加封装模组的占用面积的基础上就可以在导电层中设置接地焊垫，从而可以降低反射角。
可选地，在本申请中，如图14和图15所示，功放大板300面向封装模组100一侧具有接地焊垫301，导电层140中的接地焊垫141与功放大板300中的接地焊垫301焊接。从而可以提升双面焊接可靠性，保障其在应用中的可靠性安全。
在本申请中，功放大板300与封装模组100通过栅格阵列封装方式或者球栅阵列封装方式实现焊接，在此不作限定。
相应地，参见图16和图17，本申请还提供了一种电子设备2000，该电子设备2000包括：电路板400、散热器200和本申请实施例提供的任一种封装模组100，电路板400和散热器200分别位于封装模组100的两侧。电路板400位于封装模组100的导电层140一侧，且电路板400与导电层140中的信号传输焊垫142电连接；散热器200位于封装模组100中基板111一侧。从而利用电路板400实现所有信号的传输，散热器200专用于散热，实现最佳性能和散热效果。
在该电子设备中，由于在电路板与布线层之间设置有互联电极和导电层，从而互联电极可以增加芯片与电路板之间的距离。并且，由于在导电层中设置有接地焊垫，用接地焊垫可以屏蔽布线层上的射频信号，从而可以改善芯片与电路板之间的信号干扰问题。另外，由于导电层中仅需要设置用于向芯片提供输入/输出信号的信号传输焊垫，不像布线层中需要设置走线，因此可以有足够的面积用来设置接地焊垫，不需要额外扩大导电层的面积。
在具体实施时，该电子设备包括但不限于智能手机、智能电视、智能电视机顶盒、PC、可穿戴设备、智能宽带等终端设备；无线网络、固定网络、服务器等电信设备以及芯片模组、存储器等电子器件。
可选地，继续参见图16和图17，电路板400面向封装模组100一侧具有接地焊垫401，导电层140中的接地焊垫141与电路板400中的接地焊垫401焊接。从而可以提升双面焊接可靠性，保障其在应用中的可靠性安全。
当然，在具体实施时，本申请实施例提供的上述封装模组也可以应用于3D堆叠封装结构中，可以将本申请实施例提供的封装模组与其它封装结构的芯片进行堆叠，当然，也可以将本申请实施例提供的至少两个封装模组进行堆叠，例如图18所示，封装模组100在进行堆叠时，相邻的封装模组100可以是导电层140一侧相对，或者基板111一侧相对，当然也可以是基板111一侧与导电层140一侧相对，在此不作限定，可以根据实际产品进行设计。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (16)

1.一种封装模组，其特征在于，包括：
基板；
位于所述基板上的芯片；
用于塑封所述芯片的第一塑封层；
位于所述第一塑封层远离所述基板一侧的布线层，且所述布线层与所述芯片电连接；
位于所述布线层远离所述第一塑封层一侧且与所述布线层电连接的多个互联电极；
位于所述布线层面向所述多个互联电极一侧且用于塑封所述多个互联电极的第二塑封层；
位于所述第二塑封层远离所述布线层一侧的导电层，其中所述导电层包括接地焊垫和与所述多个互联电极电连接的多个信号传输焊垫。
2.如权利要求1所述的封装模组，其特征在于，所述互联电极包括金属柱。
3.如权利要求1或2所述的封装模组，其特征在于，所述布线层包括与所述芯片的输入/输出管脚电连接的多个芯片焊垫和与所述芯片电连接的走线；
所述导电层中，所述多个信号传输焊垫与所述多个芯片焊垫电连接，所述接地焊垫在所述基板上的正投影至少覆盖部分所述走线。
4.如权利要求3所述的封装模组，其特征在于，所述布线层包括一层导电层或者多层导电层；
当所述布线层包括所述多层导电层时，所述布线层还包括位于相邻的所述导电层之间的绝缘介质层，且相邻的所述导电层通过所述绝缘介质层中的介质穿孔电连接。
5.如权利要求1-4任一项所述的封装模组，其特征在于，所述布线层通过叠层设置的多个金属球与所述芯片电连接。
6.如权利要求1-4任一项所述的封装模组，其特征在于，所述布线层通过贯穿所述第一塑封层的过孔与所述芯片电连接。
7.如权利要求1-6任一项所述的封装模组，其特征在于，所述芯片为裸片或***级芯片。
8.如权利要求1-7任一项所述的封装模组，其特征在于，还包括位于所述封装模组侧面的屏蔽层。
9.一种基站，其特征在于，包括：功放大板、散热器和如权利要求1-8任一项所述的封装模组；
所述功放大板位于所述封装模组的所述导电层一侧，且所述功放大板与所述导电层中的信号传输焊垫电连接；
所述散热器位于所述封装模组中所述基板一侧。
10.如权利要求9所述的基站，其特征在于，所述功放大板面向所述封装模组一侧具有接地焊垫，所述导电层中的所述接地焊垫与所述功放大板中的接地焊垫焊接。
11.一种电子设备，其特征在于，包括：电路板、散热器和如权利要求1-8任一项所述的封装模组；
所述电路板位于所述封装模组的所述导电层一侧，且所述电路板与所述导电层中的信号传输焊垫电连接；
所述散热器位于所述封装模组中所述基板一侧。
12.如权利要求11所述的电子设备，其特征在于，所述电路板面向所述封装模组一侧具有接地焊垫，所述导电层中的所述接地焊垫与所述电路板中的接地焊垫焊接。
13.一种封装模组的制备方法，其特征在于，包括：
在基板上依次形成芯片、用于塑封所述芯片的第一塑封层、以及位于所述第一塑封层远离所述基板一侧的布线层，且所述布线层与所述芯片电连接；
在所述布线层远离所述第一塑封层一侧形成与所述布线层电连接的互联电极；
在所述布线层面向所述互联电极一侧形成用于塑封所述互联电极的第二塑封层；
在所述第二塑封层远离所述布线层一侧形成导电层；其中，所述导电层包括接地焊垫和与所述互联电极电连接的信号传输焊垫。
14.如权利要求13所述的制备方法，其特征在于，在所述第二塑封层远离所述布线层一侧形成导电层之后，还包括：在所述封装模组的侧面形成屏蔽层。
15.如权利要求13或14所述的制备方法，其特征在于，所述在基板上依次形成芯片、用于塑封所述芯片的第一塑封层、以及位于所述第一塑封层远离所述基板一侧的布线层，包括：
在基板上粘接芯片；
形成塑封所述芯片的第一塑封层；
刻蚀所述第一塑封层，在与所述芯片对应的区域形成过孔；
在所述过孔中电镀金属材料；
在所述第一塑封层上形成与所述过孔中的金属材料电连接的布线层。
16.如权利要求13或14所述的制备方法，其特征在于，所述在基板上依次形成芯片、用于塑封所述芯片的第一塑封层、以及位于所述第一塑封层远离所述基板一侧的布线层，包括：
在基板上粘接芯片；
在所述芯片上形成叠层设置的多个金属球；
形成塑封所述芯片和所述多个金属球的第一塑封层；
在所述第一塑封层上形成与所述多个金属球电连接的布线层。
CN202111587194.6A 2021-12-23 2021-12-23 一种封装模组、其制备方法、基站及电子设备 Pending CN114566479A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111587194.6A CN114566479A (zh) 2021-12-23 2021-12-23 一种封装模组、其制备方法、基站及电子设备
PCT/CN2022/133169 WO2023116305A1 (zh) 2021-12-23 2022-11-21 一种封装模组、其制备方法、基站及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111587194.6A CN114566479A (zh) 2021-12-23 2021-12-23 一种封装模组、其制备方法、基站及电子设备

Publications (1)

Publication Number Publication Date
CN114566479A true CN114566479A (zh) 2022-05-31

Family

ID=81711601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111587194.6A Pending CN114566479A (zh) 2021-12-23 2021-12-23 一种封装模组、其制备方法、基站及电子设备

Country Status (2)

Country Link
CN (1) CN114566479A (zh)
WO (1) WO2023116305A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116305A1 (zh) * 2021-12-23 2023-06-29 华为技术有限公司 一种封装模组、其制备方法、基站及电子设备
WO2024109040A1 (zh) * 2022-11-24 2024-05-30 华为技术有限公司 一种集成装置、封装结构及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789154A (zh) * 2016-04-20 2016-07-20 广东工业大学 一种倒装芯片模组
US10312203B2 (en) * 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
CN110137157B (zh) * 2019-06-03 2024-06-11 盛合晶微半导体(江阴)有限公司 半导体封装结构及其制备方法
CN113808956B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN114566479A (zh) * 2021-12-23 2022-05-31 华为技术有限公司 一种封装模组、其制备方法、基站及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116305A1 (zh) * 2021-12-23 2023-06-29 华为技术有限公司 一种封装模组、其制备方法、基站及电子设备
WO2024109040A1 (zh) * 2022-11-24 2024-05-30 华为技术有限公司 一种集成装置、封装结构及电子设备

Also Published As

Publication number Publication date
WO2023116305A1 (zh) 2023-06-29

Similar Documents

Publication Publication Date Title
TW202331987A (zh) 射頻裝置封裝
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7132747B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US11004810B2 (en) Semiconductor package structure
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
US7176506B2 (en) High frequency chip packages with connecting elements
US7514774B2 (en) Stacked multi-chip package with EMI shielding
JP3941911B2 (ja) 集積ｒｆ性能を備えたマルチチップモジュール
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
US11328987B2 (en) Waver-level packaging based module and method for producing the same
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
US11538774B2 (en) Wireless transmission module and manufacturing method
CN111446535B (zh) 电子封装件及其制法
CN111799181B (zh) 电子封装件及其制法
CN112864147B (zh) 一种可组合式的三维多芯片封装结构
CN115313013A (zh) 天线结构及其电子封装件
CN218867104U (zh) 异构封装基板和模组
CN218827106U (zh) 异构封装基板和异构封装模组
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
CN210575925U (zh) 封装模组和雷达***
CN210200723U (zh) 天线前端模组
CN112447652A (zh) 天线前端模组制作方法及天线前端模组
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
CN221008933U (zh) 短报文通信芯片模组和通信终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination