CN114553212A - 一种高压电源域地可浮动的低压转高压电平位移电路 - Google Patents

Abstract

本发明涉及一种高压电源域地可浮动的高压转低压电平位移电路，将高压电源域的输入控制信号转换为低压电源域的输出控制信号，包括高压电源域控制电路、核心转换电路、低压输出整形电路；高压电源域控制电路将输入的高压域控制信号进行逻辑预处理，控制核心转换电路工作；核心转换电路将高压电源域VBOOT～SW控制输入信号转换为低压电源域VIN～VSS输出控制信号，且其高压电源域的地SW可浮动；低压输出整形电路利用施密特触发器转换过程中的正反馈作用，把核心转换电路输出的边沿变换缓慢的信号变换为边沿陡峭的矩形脉冲信号。本发明的低压转高压电平位移电路，实现了高压电源域转低压电源域的电平位移功能，且高压电源域地可浮动，可用于多电源***中。

Description

一种高压电源域地可浮动的低压转高压电平位移电路

技术领域

本发明涉及集成电路领域，特别涉及一种高压电源域地可浮动的高压转低压电平位移电路。

背景技术

在多电源***，如电机驱动电路或者开关电源管理***中，经常看到其输出驱动管常采用P型MOS管而非N型MOS管，这是由于常用的高压转低压电平位移电路高压控制输入信号与低压控制输出信号共地，高压控制输入信号的地不可浮动，因此其在应用上存在很大的局限，使得在相同尺寸下N型MOS管比P型MOS具有更强的驱动能力、更小的导通阻抗等优点无法完全发挥出来，故传统的电机驱动电路或者开关电源管理***多采用P型MOS管作为驱动管。

因此，需要设计一种新的电平位移电路，能够将高压电源域的高压控制信号转化为低压电源域的控制信号，且其高压电源域的地可浮动，使其可自由的控制高边N型MOS驱动管，同时又能将能够将高压电源域的高压控制信号转化为低压电源域的控制信号，为低边N型MOS驱动管提供一个反馈控制信号显得尤为重要。

发明内容

为此，本发明所要解决的技术问题在于克服现有技术中电平位移电路高压控制输入信号与低压控制输出信号共地、高压输出信号的地不可浮动，导致在多电源***中，高压驱动信号驱动高边N型MOS驱动管的同时无法为低边N型MOS驱动管提供一个快速、准确的低压反馈信号，使得N型MOS驱动管在电机驱动电路或者开关电源管理***中使用受限的问题，从而提供一种高压电源域地可浮动的高压转低压电平位移电路。

为解决上述技术问题，本发明的一种高压电源域地可浮动的高压转低压电平位移电路，将高压电源域的输入控制信号转换为低压电源域的输出控制信号，包括高压电源域控制电路、核心转换电路、低压输出整形电路；所述高压电源域控制电路将输入的高压域控制信号进行逻辑预处理，控制核心转换电路工作；所述核心转换电路将高压电源域VBOOT～SW控制输入信号转换为低压电源域VIN～VSS输出控制信号，且其高压电源域的地SW可浮动；所述低压输出整形电路利用施密特触发器转换过程中的正反馈作用，把核心转换电路输出的边沿变换缓慢的信号变换为边沿陡峭的矩形脉冲信号，提高后级电路的抗干扰性。

可选的，所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述高压电源域控制电路包括高压控制主输入信号Ctr_Logic_Input、第一反相器INV1、第二反相器INV2；

所述第一反相器INV1的输入端接高压控制主输入信号Ctr_Logic_Input，输出端连接第二反相器INV2的输入端，同时接入核心转换电路；所述第二反相器INV2的输出端接入核心转换电路。

可选的，所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述核心转换电路包括第一电流源I1、第一普通高压PMOS管HV_P1、第二普通高压PMOS管HV_P2、第一PLDMOS管PLD1、第二PLDMOS管PLD2、第一普通低压NMOS管LV_N1、第二普通低压NMOS管LV_N2、第三普通低压NMOS管LV_N3、第四普通低压NMOS管LV_N4、第五普通低压NMOS管LV_N5、第六普通低压NMOS管LV_N6、以及第一普通低压PMOS管LV_P1和第二普通低压PMOS管LV_P2；

所述第一电流源I1正端连接高压电源域的VBOOT，负端连接第一普通高压PMOS管HV_P1的源端；所述第一普通高压PMOS管HV_P1的源端与第一电流源I1负端连接；栅端与高压电源域控制电路的第二反相器INV2的输出端连接，漏端与第一PLDMOS管PLD1的源端连接；所述第二普通高压PMOS管HV_P2的源端与第一普通高压PMOS管HV_P1的源端连接，栅端与高压电源域控制电路的第一反相器INV1的输出端连接，漏端与第二PLDMOS管PLD2的源端连接。

可选的，所述第一PLDMOS管PLD1的源端与第一普通高压PMOS管HV_P1的漏端连接，栅端与高压电源域的浮动地SW连接，漏端与第一普通低压NMOS管LV_N1的漏端连接；所述第二PLDMOS管PLD2的源端与第二普通高压PMOS管HV_P2的漏端连接，栅端与第一PLDMOS管PLD1的栅端连接，漏端与第二普通低压NMOS管LV_N2的漏端连接。

可选的，所述第一普通低压NMOS管LV_N1的漏端与第一PLDMOS管PLD1的漏端连接，栅端与第二PLDMOS管PLD2的漏端连接，源端与低压电源域的地VSS连接；所述第二普通低压NMOS管LV_N2的漏端与第二PLDMOS管PLD2的漏端连接，栅端与第一PLDMOS管PLD1的漏端连接，源端与第一普通低压NMOS管LV_N1的源端连接；

所述第三普通低压NMOS管LV_N3的漏端和栅端均与第一普通低压NMOS管LV_N1的漏端连接，源端与第二普通低压NMOS管LV_N2的源端连接；所述第四普通低压NMOS管LV_N4的漏端与第一普通低压PMOS管LV_P1的漏端连接，栅端与第三普通低压NMOS管LV_N3的栅端连接，源端与第三普通低压NMOS管LV_N3的源端连接；

所述第五普通低压NMOS管LV_N5的漏端和栅端均与第二普通低压NMOS管LV_N2的漏端连接，源端与第四普通低压NMOS管LV_N4的源端连接；所述第六普通低压NMOS管LV_N6的漏端与第二普通低压PMOS管LV_P2的漏端连接，栅端与第五普通低压NMOS管LV_N5的栅端连接，源端与第五普通低压NMOS管LV_N5的源端连接。

可选的，所述第一普通低压PMOS管LV_P1源端与低压电源VIN端连接，栅端和漏端均与第四普通低压NMOS管LV_N4的漏端连接；所述第二普通低压PMOS管LV_P2源端与低压电源VIN端连接，栅端与第一普通低压PMOS管LV_P1的栅端连接，漏端与低压输出整形电路的输入端连接。

可选的，所述的高压电源域地可浮动的低压转高压电平位移电路，其特征在于，所述低压输出整形电路包括第一施密特触发器SMIT1；

其中第一施密特触发器SMIT1的输入端与核心转换电路的第二普通低压PMOS管LV_P2漏端连接，输出端连接OUT，驱动后级电路。

在本发明的一个实施例中，

本发明的上述技术方案相比现有技术具有以下优点：本发明所述的高压电源域地可浮动的低压转高压电平位移电路，其电路结构简单，实现了高压电源域转低压电源域的电平位移功能，且高压电源域地可浮动，解决了在多电源***中因传统电平位移电路高压电源域与低压电源域只能共地而带来的应用上的局限性；易于实现对高边和低边均采用N型MOS管作为驱动管电路的控制，可将传统的电机驱动电路或者开关电源管理***中的高边P型MOS驱动管替换为N型MOS驱动管，在缩小芯片面积、提高驱动能力、降低生产成本等方面有显著的优点。

附图说明

为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。

图1是本发明提供的高压电源域地可浮动的高压转低压电平位移电路结构示意图。

具体实施方式

如图1所示，本实施例提供一种高压电源域地可浮动的高压转低压电平位移电路，用于多电源***电路，如电机驱动电路或者开关电源管理***中将高压电源域的输入控制信号转换为低压电源域的输出控制信号，包括高压电源域控制电路、核心转换电路、低压输出整形电路；所述高压电源域控制电路将输入的高压域控制信号进行逻辑预处理，控制核心转换电路工作；所述核心转换电路将高压电源域(浮动地信号SW-高压电源信号VBOOT)控制输入信号转换为低压电源域(地信号VSS-低压电源信号V IN)输出控制信号，且其高压电源域的地SW可浮动；

所述低压输出整形电路利用施密特触发器转换过程中的正反馈作用，把核心转换电路输出的边沿变换缓慢的信号变换为边沿陡峭的矩形脉冲信号，提高后级电路的抗干扰性。

进一步地，如图1所示，所述高压电源域控制电路包括高压控制主输入信号Ctr_Logic_Input、第一反相器INV1、第二反相器INV2；

其中第一反相器INV1的输入端接高压控制主输入信号Ctr_Logic_Input，输出端连接第二反相器INV2的输入端，同时接入核心转换电路；所述第二反相器INV2的输出端接入核心转换电路。

所述核心转换电路包括第一电流源I1、第一普通高压PMOS管HV_P1、第二普通高压PMOS管HV_P2、第一PLDMOS管PLD1、第二PLDMOS管PLD2、第一普通低压NMOS管LV_N1、第二普通低压NMOS管LV_N2、第三普通低压NMOS管LV_N3、第四普通低压NMOS管LV_N4、第五普通低压NMOS管LV_N5、第六普通低压NMOS管LV_N6、以及第一普通低压PMOS管LV_P1和第二普通低压PMOS管LV_P2；

所述第一电流源I1正端连接高压电源域的VBOOT，负端连接第一普通高压PMOS管HV_P1的源端；所述第一普通高压PMOS管HV_P1的源端与第一电流源I1负端连接；栅端与高压电源域控制电路的第二反相器INV2的输出端连接，漏端与第一PLDMOS管PLD1的源端连接；所述第二普通高压PMOS管HV_P2的源端与第一普通高压PMOS管HV_P1的源端连接，栅端与高压电源域控制电路的第一反相器INV1的输出端连接，漏端与第二PLDMOS管PLD2的源端连接。

所述第一PLDMOS管PLD1的源端与第一普通高压PMOS管HV_P1的漏端连接，栅端与高压电源域的浮动地SW连接，漏端与第一普通低压NMOS管LV_N1的漏端连接；所述第二PLDMOS管PLD2的源端与第二普通高压PMOS管HV_P2的漏端连接，栅端与第一PLDMOS管PLD1的栅端连接，漏端与第二普通低压NMOS管LV_N2的漏端连接。

所述第一普通低压NMOS管LV_N1的漏端与第一PLDMOS管PLD1的漏端连接，栅端与第二PLDMOS管PLD2的漏端连接，源端与低压电源域的地VSS连接；所述第二普通低压NMOS管LV_N2的漏端与第二PLDMOS管PLD2的漏端连接，栅端与第一PLDMOS管PLD1的漏端连接，源端与第一普通低压NMOS管LV_N1的源端连接；

所述第三普通低压NMOS管LV_N3的漏端和栅端均与第一普通低压NMOS管LV_N1的漏端连接，源端与第二普通低压NMOS管LV_N2的源端连接；所述第四普通低压NMOS管LV_N4的漏端与第一普通低压PMOS管LV_P1的漏端连接，栅端与第三普通低压NMOS管LV_N3的栅端连接，源端与第三普通低压NMOS管LV_N3的源端连接；

所述第五普通低压NMOS管LV_N5的漏端和栅端均与第二普通低压NMOS管LV_N2的漏端连接，源端与第四普通低压NMOS管LV_N4的源端连接；所述第六普通低压NMOS管LV_N6的漏端与第二普通低压PMOS管LV_P2的漏端连接，栅端与第五普通低压NMOS管LV_N5的栅端连接，源端与第五普通低压NMOS管LV_N5的源端连接。

所述第一普通低压PMOS管LV_P1源端与低压电源VIN端连接，栅端和漏端均与第四普通低压NMOS管LV_N4的漏端连接；所述第二普通低压PMOS管LV_P2源端与低压电源VIN端连接，栅端与第一普通低压PMOS管LV_P1的栅端连接，漏端与低压输出整形电路的输入端连接。

所述低压输出整形电路包括第一施密特触发器SMIT1；

其中第一施密特触发器SMIT1的输入端与核心转换电路的第二普通低压PMOS管LV_P2漏端连接，输出端连接OUT，驱动后级电路。

本发明的详细工作过程如下所述：

如图1所示，当高压电源域控制电路中第一反相器INV1的输入端输入的高压控制输入信号Ctr_Logic_Input为低电平0时，第一反相器INV1的输出端输出高电平1，第二反相器INV2的输出端输出低电平0，第一普通高压PMOS管HV_P1因栅极接低电平0而导通，第二普通高压PMOS管HV_P2因栅极接高电平1而关断，又因核心转换电路中的第一PLDMOS管PLD1与第二PLDMOS管PLD2的栅极接高压电源域的浮动地SW而处在常导通状态。此时第一电流源I1通过第一普通高压PMOS管HV_P1与第一PLDMOS管PLD1相连，且将第一PLDMOS管PLD漏极上拉至高电位，并为与第一PLDMOS管PLD1漏极连接的第三普通低压NMOS管LV_N3提供源电流；第三普通低压NMOS管LV_N3通过与第四普通低压NMOS管LV_N4构成的电流镜结构，将第一电流源I1的电流镜像至第一普通低压PMOS管LV_P1的漏极，为与第四普通低压NMOS管LV_N4漏极连接的第一普通低压PMOS管LV_P1提供电流，第一普通低压PMOS管LV_P1通过与第二普通低压PMOS管LV_P2构成的电流镜结构将第一电流源I1的电流镜像至第二普通低压PMOS管LV_P2漏极处，对第一施密特触发器SMIT1的输入端产生一个上拉作用；

同时，因第一普通高压PMOS管HV_P1因栅极接低电平0而导通，第二普通高压PMOS管HV_P2因栅极接高电平1而关断，故第二PLDMOS管PLD2漏端电位因第二普通低压NMOS管LV_N2导通被下拉至低电平0，与第二PLDMOS管PLD2的漏端相连的第五普通低压NMOS管LV_N5和第六普通低压NMOS管LV_N6因栅接低电平0而关闭。

故此时高压电源域输入的高压控制输入信号Ctr_Logic_Input为低电平0，经高压电源域控制电路预处理、核心转换电路转换以及低压输出整形电路整形后输出低压电源域的低电平0。

反之，当高压电源域控制电路中第一反相器INV1的输入端输入的高压控制主输入信号Ctr_Logic_Input为高电平1时，第一反相器INV1的输出端输出低电平0，第二反相器INV2的输出端输出高电平1，第一普通高压PMOS管HV_P1因栅极接高电平1而关断，第二普通高压PMOS管HV_P2因栅极接低电平0而导通，又因核心转换电路中的第一PLDMOS管PLD1与第二PLDMOS管PLD2的栅极接高压电源域的浮动低SW而处在常导通状态。此时第一电流源I1通过第二普通高压PMOS管HV_P2与第二PLDMOS管PLD2相连，且将第二PLDMOS管PLD2漏极上拉至高电位，并为与第二PLDMOS管PLD2漏极连接的第五普通低压NMOS管LV_N5提供源电流；第五普通低压NMOS管LV_N5通过与第六普通低压NMOS管LV_N6构成的电流镜结构，对第一施密特触发器SMIT1的输入端产生一个下拉作用；

同时，因第一普通高压PMOS管HV_P1因栅极接高电平1而关断，第二普通高压PMOS管HV_P2因栅极接低电平0而导通，故第一PLDMOS管PLD1漏端电位因第一普通低压NMOS管LV_N1导通被下拉至低电平0，与第一PLDMOS管PLD1的漏端相连的第三普通低压NMOS管LV_N3和第四普通低压NMOS管LV_N4因栅接低电平0而关闭。

故此时高压电源域输入的高压控制主输入信号Ctr_Logic_Input为高电平1时，经高压电源域控制电路预处理、核心转换电路转换以及低压输出整形电路整形后输出低压电源域的高电平1。

显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种高压电源域地可浮动的高压转低压电平位移电路，将高压电源域的输入控制信号转换为低压电源域的输出控制信号，其特征在于，包括高压电源域控制电路、核心转换电路、低压输出整形电路；所述高压电源域控制电路将输入的高压域控制信号进行逻辑预处理，控制核心转换电路工作；所述核心转换电路将高压电源域VBOOT～SW控制输入信号转换为低压电源域VIN～VSS输出控制信号，且其高压电源域的地SW可浮动；所述低压输出整形电路利用施密特触发器转换过程中的正反馈作用，把核心转换电路输出的边沿变换缓慢的信号变换为边沿陡峭的矩形脉冲信号。

2.根据权利要求1所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述的高压电源域控制电路包括高压控制输入信号Ctr_Logic_Input、第一反相器INV1、第二反相器INV2；

其中第一反相器INV1的输入端接高压控制输入信号Ctr_Logic_Input，输出端连接第二反相器INV2的输入端，同时接入核心转换电路；所述第二反相器INV2的输出端接入核心转换电路。

3.根据权利要求1所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述核心转换电路包括第一电流源I1、第一普通高压PMOS管HV_P1、第二普通高压PMOS管HV_P2、第一PLDMOS管PLD1、第二PLDMOS管PLD2、第一普通低压NMOS管LV_N1、第二普通低压NMOS管LV_N2、第三普通低压NMOS管LV_N3、第四普通低压NMOS管LV_N4、第五普通低压NMOS管LV_N5、第六普通低压NMOS管LV_N6、以及第一普通低压PMOS管LV_P1和第二普通低压PMOS管LV_P2；

所述第一电流源I1正端连接高压电源域的VBOOT，负端连接第一普通高压PMOS管HV_P1的源端；所述第一普通高压PMOS管HV_P1的源端与第一电流源I1负端连接；栅端与高压电源域控制电路的第二反相器INV2的输出端连接，漏端与第一PLDMOS管PLD1的源端连接；所述第二普通高压PMOS管HV_P2的源端与第一普通高压PMOS管HV_P1的源端连接，栅端与高压电源域控制电路的第一反相器INV1的输出端连接，漏端与第二PLDMOS管PLD2的源端连接。

4.根据权利要求3所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述第一PLDMOS管PLD1的源端与第一普通高压PMOS管HV_P1的漏端连接，栅端与高压电源域的浮动地SW连接，漏端与第一普通低压NMOS管LV_N1的漏端连接；所述第二PLDMOS管PLD2的源端与第二普通高压PMOS管HV_P2的漏端连接，栅端与第一PLDMOS管PLD1的栅端连接，漏端与第二普通低压NMOS管LV_N2的漏端连接。

5.根据权利要求3所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述第一普通低压NMOS管LV_N1的漏端与第一PLDMOS管PLD1的漏端连接，栅端与第二PLDMOS管PLD2的漏端连接，源端与低压电源域的地VSS连接；所述第二普通低压NMOS管LV_N2的漏端与第二PLDMOS管PLD2的漏端连接，栅端与第一PLDMOS管PLD1的漏端连接，源端与第一普通低压NMOS管LV_N1的源端连接；

所述第三普通低压NMOS管LV_N3的漏端和栅端均与第一普通低压NMOS管LV_N1的漏端连接，源端与第二普通低压NMOS管LV_N2的源端连接；所述第四普通低压NMOS管LV_N4的漏端与第一普通低压PMOS管LV_P1的漏端连接，栅端与第三普通低压NMOS管LV_N3的栅端连接，源端与第三普通低压NMOS管LV_N3的源端连接；

所述第五普通低压NMOS管LV_N5的漏端和栅端均与第二普通低压NMOS管LV_N2的漏端连接，源端与第四普通低压NMOS管LV_N4的源端连接；所述第六普通低压NMOS管LV_N6的漏端与第二普通低压PMOS管LV_P2的漏端连接，栅端与第五普通低压NMOS管LV_N5的栅端连接，源端与第五普通低压NMOS管LV_N5的源端连接。

6.根据权利要求3所述的高压电源域地可浮动的高压转低压电平位移电路，其特征在于，所述第一普通低压PMOS管LV_P1源端与低压电源VIN端连接，栅端和漏端均与第四普通低压NMOS管LV_N4的漏端连接；所述第二普通低压PMOS管LV_P2源端与低压电源VIN端连接，栅端与第一普通低压PMOS管LV_P1的栅端连接，漏端与低压输出整形电路的输入端连接。

7.根据权利要求1所述的高压电源域地可浮动的低压转高压电平位移电路，其特征在于，所述低压输出整形电路包括第一施密特触发器SMIT1；

其中第一施密特触发器SMIT1的输入端与核心转换电路的第二普通低压PMOS管LV_P2漏端连接，输出端连接OUT，驱动后级电路。

Images