CN114551700A - 半导体发光装置 - Google Patents
半导体发光装置 Download PDFInfo
- Publication number
- CN114551700A CN114551700A CN202111139743.3A CN202111139743A CN114551700A CN 114551700 A CN114551700 A CN 114551700A CN 202111139743 A CN202111139743 A CN 202111139743A CN 114551700 A CN114551700 A CN 114551700A
- Authority
- CN
- China
- Prior art keywords
- wiring
- conductive
- semiconductor light
- light emitting
- exposed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 239000000758 substrate Substances 0.000 claims abstract description 358
- 239000000463 material Substances 0.000 claims abstract description 252
- 239000010410 layer Substances 0.000 description 291
- 238000000034 method Methods 0.000 description 38
- 239000011347 resin Substances 0.000 description 38
- 229920005989 resin Polymers 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 31
- 238000007789 sealing Methods 0.000 description 27
- 239000010949 copper Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Device Packages (AREA)
Abstract
本发明的目的在于抑制半导体发光装置相对于电路衬底倾斜。本发明的侧面发光型半导体发光装置1具备:多层衬底10,具有多个基材10A~10C与多个导电层31、32;及半导体发光元件60A、60B。多层衬底10具有:主面11,安装着半导体发光元件60A、60B;背面12,朝向主面11的相反侧,且形成着外部电极50;及安装面13,与主面11及背面12这两个面交叉。多个导电层31、32具有从安装面13露出的导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb。
Description
技术领域
本揭示涉及一种半导体发光装置。
背景技术
先前,作为搭载着半导体发光元件的半导体发光装置,已知有与安装的电路衬底平行地出射光的所谓侧面发光型半导体发光装置(例如参考专利文献1)。这种半导体发光装置具备:平板状的衬底;半导体发光元件,搭载在形成于衬底的主面的主面电极;背面电极,形成在衬底的背面;贯通电极,配置在以在衬底的厚度方向上贯通衬底的方式形成的槽;及密封树脂,将半导体发光元件密封。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2020-161697号公报
发明内容
[发明所要解决的问题]
然而,在半导体发光装置的制造过程中的形成密封树脂的步骤中,密封树脂的形成位置相对于衬底偏移的情况下,担心密封树脂会覆盖贯通电极。因此,考虑以不使贯通电极从衬底露出的方式设置贯通电极。由此,能抑制密封树脂覆盖贯通电极。
以往,侧面发光型半导体发光装置中,将与衬底的主面及背面正交的多个面中的1个面设为与电路衬底面对面的安装面的情况下,贯通电极会从安装面露出。将半导体发光装置安装在电路衬底的情况下,通过焊料等导电性接合材,将背面电极及贯通电极与电路衬底接合。但是,贯通电极未从衬底露出的情况下,由于仅将背面电极通过导电性接合材与电路衬底接合,所以由导电性接合材施加使衬底的背面靠近电路衬底的方向的力,而担心半导体发光装置以安装面离开电路基板的方式倾斜。
[解决问题的技术手段]
解决所述问题的半导体发光装置具备:多层衬底,具有多个基材与导电层;及半导体发光元件;所述多层衬底具有:主面,安装着所述半导体发光元件;背面,朝向所述主面的相反侧,且形成着外部电极;及安装面,与所述主面及所述背面这两个面交叉;所述导电层具有在所述多层衬底的厚度方向上与所述主面及所述背面这两个面分开配置,且从所述安装面露出的导电露出部。
根据所述构成,将半导体发光装置安装在电路衬底的情况下,能将从多层衬底的安装面露出的导电露出部通过导电性接合材与电路衬底接合。因此,安装面中,在比多层衬底的背面更靠多层衬底的主面侧与电路衬底接合,所以能将半导体发光装置稳定地安装在电路衬底。
[发明的效果]
根据所述半导体发光装置,能对电路衬底稳定地安装半导体发光装置。
附图说明
图1是第1实施方式的半导体发光装置的立体图。
图2是从不同方向观察图1的半导体发光装置的立体图。
图3是图1的半导体发光装置的俯视图。
图4是图1的半导体发光装置的背视图。
图5是图1的半导体发光装置侧视图。
图6是图1的半导体发光装置中,从图5的相反侧观察的侧视图。
图7是图1的半导体发光装置中,从与图5及图6不同的方向观察的侧视图。
图8是表示图1的半导体发光装置的多层衬底内的构造的一例的俯视图。
图9是表示图1的半导体发光装置的多层衬底内的构造的一例的俯视图。
图10是用来说明多层衬底的制造过程的一例的说明图。
图11是用来说明多层衬底的制造过程的一例的说明图。
图12是用来说明多层衬底的制造过程的一例的说明图。
图13是用来说明多层衬底的制造过程的一例的说明图。
图14是将比较例的半导体发光装置安装在电路衬底的状态的侧视图。
图15是将第1实施方式的半导体发光装置安装在电路衬底的状态的侧视图。
图16是第2实施方式的半导体发光装置的俯视图。
图17是图16的半导体发光装置的背视图。
图18是图16的半导体发光装置侧视图。
图19是图16的半导体发光装置中,从图18的相反侧观察的侧视图。
图20是图16的半导体发光装置中,从与图18及图19不同的方向观察的侧视图。
图21是表示图16的半导体发光装置的多层衬底内的构造的一例的俯视图。
图22是表示图16的半导体发光装置的多层衬底内的构造的一例的俯视图。
图23是用来说明多层衬底的制造过程的一例的说明图。
图24是用来说明多层衬底的制造过程的一例的说明图。
图25是用来说明多层衬底的制造过程的一例的说明图。
图26是用来说明多层衬底的制造过程的一例的说明图。
图27是第3实施方式的半导体发光装置的俯视图。
图28是图27的半导体发光装置的背视图。
图29是图27的半导体发光装置侧视图。
图30是图27的半导体发光装置中,从图29的相反侧观察的侧视图。
图31是图27的半导体发光装置中,从与图29及图30不同的方向观察的侧视图。
图32是表示图27的半导体发光装置的多层衬底内的构造的一例的俯视图。
图33是表示图27的半导体发光装置的多层衬底内的构造的一例的俯视图。
图34是用来说明多层衬底的制造过程的一例的说明图。
图35是用来说明多层衬底的制造过程的一例的说明图。
图36是用来说明多层衬底的制造过程的一例的说明图。
图37是用来说明多层衬底的制造过程的一例的说明图。
图38是变更例的半导体发光装置的俯视图。
图39是变更例的半导体发光装置的俯视图。
图40是变更例的半导体发光装置的侧视图。
具体实施方式
以下,针对半导体发光装置的实施方式,参考附图进行说明。以下所示的实施方式是例示用来将技术性思想具体化的构成或方法的实施方式,各构成零件的材质、形状、构造、配置、尺寸等不限定于以下。
[第1实施方式]
参考图1~图15,针对第1实施方式的半导体发光装置1进行说明。
如图1及图2所示,半导体发光装置1通过焊料等导电性接合材SD安装在电路衬底P10。半导体发光装置1为将与电路衬底P10的上表面P11平行的方向设为光轴的侧面发光型(side view型)半导体发光装置。
如图1所示,半导体发光装置1具备:多层衬底10;半导体发光元件60A、60B,搭载在多层衬底10;导线WA、WB1、WB2,连接在半导体发光元件60A、60B;及密封树脂70,密封半导体发光元件60A、60B及导线WA、WB1、WB2。半导体发光元件60A、60B例如为发光二极管(LED:Light Emitting Diode)元件。另外,半导体发光元件60A、60B也可使用激光二极管(LD:Laser Diode)等发光元件。
多层衬底10形成为矩形板状。以下的说明中,将多层衬底10的厚度方向设为z方向,将与z方向正交的方向中互相正交的2个方向分别设为x方向及y方向。因此,以下的说明中,“从z方向观察”意指“从多层衬底10的厚度方向观察”,“z方向上”意指“多层衬底10的厚度方向上”。
如图3所示,从z方向观察的多层衬底10的形状为具有长边及短边的矩形状。多层衬底10以长边沿y方向,短边沿x方向的方式配置。本实施方式中,多层衬底10的厚度(z方向的尺寸)为0.6mm左右,多层衬底10的长边方向(y方向)的尺寸为1.6mm左右,多层衬底10的短边方向(x方向)的尺寸为0.8mm左右。
如图1~图4所示,多层衬底10具有:主面11,朝向z方向;背面12,在z方向上朝向主面11的相反侧;安装面13及反安装面14,与主面11及背面12这两个面交叉;第1侧面15及第2侧面16,与主面11及背面12、安装面13及反安装面14交叉。本实施方式中,安装面13朝向x方向。反安装面14在x方向上朝向安装面13的相反侧。第1侧面15朝向y方向。第2侧面16在y方向上朝向第1侧面15的相反侧。
安装面13为将半导体发光装置1安装在电路衬底P10的上表面P11时,以与上表面P11面对面的状态与上表面P11对向的面。安装面13及反安装面14为多层衬底10的x方向的两端面。安装面13及反安装面14分别为沿y方向及z方向的平面,且是y方向为长边方向,z方向为短边方向的矩形状。
第1侧面15及第2侧面16配置在安装面13与反安装面14之间,是在X方向上将安装面13与反安装面14相连的侧面。第1侧面15及第2侧面16为多层衬底10的y方向的两端面。第1侧面15及第2侧面16为沿x方向及z方向的平面,本实施方式中是x方向为长边方向,z方向为短边方向的矩形状。
如图3所示,在主面11上,形成着布线层20。布线层20由例如Cu(铜)等金属层,与例如Ag(银)、Au(金)等镀覆层构成。另外,布线层20包含覆盖从密封树脂70露出的部分的镀覆层。所述镀覆层例如为Sn(锡)等。
布线层20具有第1布线21、第2布线22、第3布线23及第4布线24。第1布线21、第2布线22、第3布线23及第4布线24互相分开配置。
第1布线21为搭载两个半导体发光元件60A、60B的布线。从z方向观察,第1布线21配置在相对于安装面13离开的位置。此外,从z方向观察,第1布线21配置在相对于第2侧面16离开的位置。
第1布线21具有:搭载半导体发光元件60A的第1搭载部21a;搭载半导体发光元件60B的第2搭载部21b;及用来与后述的外部电极50连接的连接布线部21c。本实施方式中,第1搭载部21a、第2搭载部21b及连接布线部21c一体化。另外,第1搭载部21a与第2搭载部21b也可个别地形成。所述情况下,第2搭载部21b与第1搭载部21a分开配置。
第1搭载部21a配置在比主面11的x方向的中央更靠安装面13附近,且比主面11的y方向的中央更靠第2侧面16附近。因此,搭载在第1搭载部21a的半导体发光元件60A配置在比主面11的x方向的中央更靠安装面13附近,且比主面11的y方向的中央更靠第2侧面16附近。
第2搭载部21b配置成比主面11的x方向的中央更靠反安装面14附近,且跨过主面11的y方向的中央。因此,搭载在第2搭载部21b的半导体发光元件60B配置成比主面11的x方向的中央更靠反安装面14附近,且跨过主面11的y方向的中央。
连接布线部21c配置在x方向上与第1搭载部21a一致的位置,且y方向上比第1搭载部21a更靠第2侧面16附近。从z方向观察,可以说,连接布线部21c配置在主面11的四个角中的安装面13附近,且第2侧面16附近的角。
第2布线22为与半导体发光装置60A电连接的布线。第2布线22在Y方向上配置在比第1搭载部21a更靠第1侧面15附近。第2布线22以它的安装面13侧的端缘与第1布线21中安装面13侧的端缘一致的方式配置。从z方向观察,第2布线22配置在相对于安装面13离开的位置。此外,从z方向观察,第2布线22配置在相对于第1侧面15离开的位置。
第2布线22具有导线连接部22a、及用来与外部电极50连接的连接布线部22b。本实施方式中,导线连接部22a与连接布线部22b一体化。导线连接部22a形成在比连接布线部22b更靠第1搭载部21a附近。从z方向观察,连接布线部22b可以说配置在主面11的四个角中的安装面13附近,且第1侧面15附近的角。
第3布线23及第4布线24这两个为与半导体发光元件60B电连接的布线。第3布线23及第4布线24这两个配置在比多层衬底10的主面11的x方向的中央更靠反安装面14附近。第3布线23及第4布线24在y方向上,分散配置在第1布线21的第2搭载部21b的两侧。
第3布线23配置在比第2搭载部21b更靠第2侧面16附近。第3布线23具有本体部23a、及从本体部23a突出的导线连接部23b。
本体部23a配置在主面11的四个角中的反安装面14附近,且第2侧面16附近的角。从z方向观察,本体部23a的y方向的两端缘中第2侧面16附近的端缘形成在与第2侧面16相同的位置。从z方向观察,本体部23a的x方向的两端缘中反安装面14附近的端缘形成在与反安装面14相同的位置。导线连接部23b配置在比本体部23a更靠第2搭载部21b附近。
第4布线24配置在比第2搭载部21b更靠第1侧面15附近。第4布线24具有本体部24a、及从本体部24a突出的导线连接部24b。
本体部24a配置在主面11的四个角中的反安装面14附近,且第1侧面15附近的角。从z方向观察,本体部24a的y方向的两端缘中第1侧面15附近的端缘形成在与第1侧面15相同的位置。从z方向观察,本体部24a的x方向的两端缘中反安装面14附近的端缘形成在与反安装面14相同的位置。导线连接部24b配置在比本体部24a更靠第2搭载部21b附近。
如图3及图5所示,半导体发光元件60A通过焊料或Ag焊膏等导电性接合材SD1,搭载在第1搭载部21a。半导体发光元件60A具有在z方向上互相朝向相反侧的元件主面60As及元件背面60Ar。在元件主面60As形成着第1电极61A,在元件背面60Ar形成着第2电极62A。半导体发光元件60A例如为发出黄色光的发光元件。半导体发光元件60A以元件主面60As朝向与主面11相同侧的方式配置。因此,通过导电性接合材SD1,将元件背面60Ar与第1搭载部21a接合。由此,第2电极62A与第1布线21电连接。也就是说,第1布线21可以说是与半导体发光元件60A电连接的布线。元件主面60As构成半导体发光元件60A的发光面。在第1电极61A连接着导线WA。导线WA连接在第2布线22的导线连接部22a。由此,第1电极61A与第2布线22电连接。
如图3及图6所示,半导体发光元件60B通过导电性接合材SD1,搭载在第2搭载部21b。另外,半导体发光元件60B也可通过非导电性接合材,即具有电绝缘性的接合材取代导电性接合材SD1,搭载在第2搭载部21b。作为这种接合材,列举例如包含环氧树脂的接着剂。
半导体发光元件60B具有在z方向上互相朝向相反侧的元件主面60Bs及元件背面60Br。在元件主面60Bs形成着第1电极61B及第2电极62B这两个。半导体发光元件60B例如为发出蓝色光的发光元件。半导体发光元件60B以元件主面60Bs朝向与主面11相同侧的方式配置。因此,通过导电性接合材SD1,将元件背面60Br与第2搭载部21b接合。元件主面60Bs构成半导体发光元件60B的发光面。
在第1电极61B连接着导线WB1,在第2电极62B连接着导线WB2。导线WB1连接在第3布线23的导线连接部23b。由此,第1电极61B与第3布线23电连接。导线WB2连接在第4布线24的导线连接部24b。由此,第2电极62B与第4布线24电连接。
各导线WA、WB1、WB2包含Au、Al(铝)、Cu、Ag等金属材料,且为例如通过导线接合装置形成的接合线。
如图3、图5及图6所示,密封树脂70形成在多层衬底10的主面11上。密封树脂70例如包含具有电绝缘性的透明或半透明的树脂材料,本实施方式中,包含透明的环氧树脂。本实施方式的密封树脂70在y方向上位于比第1侧面15及第2侧面16更内侧。从x方向观察的密封树脂70的形状为梯形状。密封树脂70的朝向x方向的两个树脂面中,朝向与安装面13相同侧的面与安装面13为齐平面。密封树脂70的朝向x方向的两个树脂面中,朝向与反安装面14相同侧的面与反安装面14为齐平面。
如图4所示,在背面12形成着外部电极50。外部电极51为例如包含Au、Cu、Ag、Ni(镍)等金属层、与形成在金属层上的Sn等镀覆层的积层构造。因此,有外部电极50的厚度厚于布线层20的厚度的情况。镀覆层通过例如电镀形成。
外部电极50包含第1外部电极51、第2外部电极52、第3外部电极53及第4外部电极54的多个外部电极。也就是说,外部电极设置着多个。
各外部电极51~54以在x方向上互相一致的状态,在y方向上互相分开排列。本实施方式中,从第1侧面15朝第2侧面16依序排列着第1外部电极51、第2外部电极52、第3外部电极53及第4外部电极54。从背面12观察的各外部电极51~54的形状是x方向为长边方向,y方向为短边方向的大致矩形状。从z方向观察,各外部电极51~54的x方向的两端缘中靠近安装面13的端缘形成在与安装面13相同的位置。从z方向观察,第1外部电极51的x方向的两端缘中靠近第1侧面15的端缘形成在与第1侧面15相同的位置。从z方向观察,第4外部电极54的x方向的两端缘中靠近第2侧面16的端缘形成在与第2侧面16相同的位置。
第1外部电极51为与第2布线22电连接的外部电极。第2外部电极52为与第4布线24电连接的外部电极。第3外部电极53为与第3布线23电连接的外部电极。第4外部电极54为与第1布线21电连接的外部电极。如此,第1外部电极51及第4外部电极54与半导体发光元件60A电连接。第2外部电极52及第3外部电极53与半导体发光元件60B电连接。
如图4所示,在背面12形成着连接布线部55。连接布线部55具有:沿y方向延伸的第1布线部55a、及从第1布线部55a分支,在x方向延伸的第2布线部55b。第2布线部55b与第4外部电极54相连。连接布线部55构成用来进行形成第4外部电极54的镀覆层的电镀的导电路径。
在连接布线部55的一部分,设置着抗蚀剂层56。抗蚀剂层56以判别半导体发光装置1的极性(半导体发光装置1的连接方向)的方式设置,从z方向观察,为非对称形状。抗蚀剂层56在将半导体发光装置1安装在电路衬底P10时,抑制导电性接合材SD从各外部电极51~54上爬到反安装面14。由此,能抑制因导电性接合材SD,使得第1布线部55a与后述的外侧导电露出部35ra电连接。本实施方式中,抗蚀剂层56以覆盖第1布线部55a的一部分与第2布线部55b的方式形成。
抗蚀剂层56包含具有电绝缘性的材料,例如通过将贴附在背面12的薄膜状抗蚀剂层硬化而形成。另外,抗蚀剂层56也可使用液体抗蚀剂。
接着,针对多层衬底10的详细构成进行说明。
如图5及图6所示,多层衬底10具有多个基材与导电层。一例中,多层衬底10具有第1基材10A、第2基材10B、及第3基材10C、及形成在第1基材10A与第3基材10C之间及第3基材10C与第2基材10B之间的至少一个的导电层30。本实施方式中,导电层30形成在第1基材10A与第3基材10C之间、以及第3基材10C与第2基材10B之间。
第1基材10A、第2基材10B及第3基材10C各自包含具有电绝缘性的材料,例如包含环氧树脂、丙烯酸树脂等。本实施方式中,各基材10A~10C包含环氧树脂。第1基材10A、第2基材10B及第3基材10C在z方向上积层。第3基材10C在积层方向即z方向上,配置在第1基材10A与第2基材10B之间。本实施方式中,第3基材10C的厚度(z方向的尺寸)比第1基材10A的厚度及第2基材10B的厚度厚。第1基材10A的厚度与第2基材10B的厚度互为相等。另外,各基材10A~10C的厚度能任意变更。例如,第1基材10A的厚度与第2基材10B的厚度也可互不相同。此外,第3基材10C也可具有电绝缘性,由积层的多个基材构成。
导电层30为构成连接布线层20与外部电极50的导电路径的一部分的层,例如包含Cu。导电层30具有形成在第1基材10A与第3基材10C之间的第1导电层31,与形成在第2基材10B与第3基材10C之间的第2导电层32。各导电层31、32在z方向上配置在与多层衬底10的主面11及背面12这两个面分开的位置。
此外,多层衬底10具有:主面侧连接电极41,连接布线层20与第1导电层31(参考图3);中间连接电极42,连接第1导电层31与第2导电层32(参考图8);及背面侧连接电极43,连接第2导电层32与外部电极50(参考图9)。主面侧连接电极41在z方向上贯通第1基材10A,例如包含通孔。中间连接电极42在z方向上贯通第3基材10C,例如包含导通孔。背面侧连接电极43贯通第2基材10B,例如包含通孔。所述连接电极41~43例如包含Cu。另外,包含导通孔的中间连接电极42包含形成在贯通第3基材10C的贯通孔的内周面的圆筒状导电膜(例如镀Cu膜)。此外,中间连接电极42可为圆筒状导电膜的内部是中空的,也可为在中空内填充着树脂或Cu等金属。
图8表示出形成在第3基材10C的第1导电层31及中间连接电极42、与布线层20及主面侧连接电极41的位置关系。另外,为方便起见,布线层20及主面侧连接电极41以双点划线表示。
如图8所示,第1导电层31形成在第3基材10C的主面。第1导电层31具有与第1布线21连接的第1主面侧布线31A、与第2布线22连接的第2主面侧布线31B、与第3布线23连接的第3主面侧布线31C、及与第4布线24连接的第4主面侧布线31D。
如图8的双点划线所示,主面侧连接电极41以将各主面侧布线31A~31D与各布线21~24个别连接的方式设置着多个(本实施方式中为4个)。此外,如图8的虚线所示,中间连接电极42以与各主面侧布线31A~31D个别连接的方式设置着多个(本实施方式中为4个)。本实施方式中,从z方向观察的主面侧连接电极41的形状及中间连接电极42的形状分别为圆形。
本实施方式中,从z方向观察,各主面侧连接电极41配置在比多层衬底10的外周缘更内侧。因此,各主面侧连接电极41从x方向及y方向观察,也就是从多层衬底10侧方观察,从多层衬底10露出。此外,从z方向观察,各中间连接电极42配置在比多层衬底10的外周缘更内侧。因此,各中间连接电极42从多层衬底10侧方观察,不从多层衬底10露出。
从z方向观察,第1主面侧布线31A配置在与第1布线21重合的位置。更详细来说,从z方向观察,第1主面侧布线31A配置在与第1布线21的连接布线部21c重合的位置。第1主面侧布线31A与连接布线部21c通过主面侧连接电极41连接。
从z方向观察,第1主面侧布线31A的x方向的两端缘中靠近安装面13的端缘形成在与安装面13相同的位置。也就是说,如图5所示,第1主面侧布线31A从安装面13露出。第1主面侧布线31A具有从安装面13露出的外侧导电露出部33s。
从z方向观察,第1主面侧布线31A的y方向的两端缘中靠近第2侧面16的端缘形成在与第2侧面16相同的位置。也就是说,外侧导电露出部33s也从第2侧面16露出。外侧导电露出部33s遍及第2侧面16到安装面13,连续从多层衬底10露出。也就是说,外侧导电露出部33s中从安装面13露出的部分与从第2侧面16露出的部分相连。因此,外侧导电露出部33s从安装面13观察,从安装面13的y方向的两端缘中靠近第2侧面16的端缘沿y方向延伸。此外,外侧导电露出部33s从第2侧面16观察,从第2侧面16的x方向的两端缘中靠近安装面13的端缘沿x方向延伸。本实施方式中,外侧导电露出部33s中从第2侧面16露出的部分与侧面露出部对应。
在第1主面侧布线31A连接着中间连接电极42。本实施方式中,从z方向观察,连接在第1主面侧布线31A的主面侧连接电极41与中间连接电极42以一部分重合的方式配置。
从z方向观察,第2主面侧布线31B配置在与第2布线22重合的位置。更详细来说,从z方向观察,第2主面侧布线31B配置在与第2布线22的连接布线部22b重合的位置。第2主面侧布线31B与连接布线部22b通过主面侧连接电极41连接。本实施方式中,从z方向观察的第2主面侧布线31B的形状为相对于在第3基材10C的y方向的中央沿x方向延伸的假想线,与第1主面侧布线31A线对称的形状。
从z方向观察,第2主面侧布线31B的x方向的两端缘中靠近安装面13的端缘形成在与安装面13相同的位置。也就是说,如图5所示,第2主面侧布线31B从安装面13露出。第2主面侧布线31B具有从安装面13露出的外侧导电露出部34s。
如图8所示,从z方向观察,第2主面侧布线31B的y方向的两端缘中靠近第1侧面15的端缘形成在与第1侧面15相同的位置。也就是说,外侧导电露出部34s也从第1侧面15露出。外侧导电露出部34s遍及第1侧面15到安装面13,连续从多层衬底10露出。也就是说,外侧导电露出部34s中从安装面13露出的部分与从第1侧面15露出的部分相连。因此,外侧导电露出部34s从安装面13观察,从安装面13的y方向的两端缘中靠近第1侧面15的端缘沿y方向延伸。此外,外侧导电露出部34s从第1侧面15观察,从第1侧面15的x方向的两端缘中靠近安装面13的端缘沿x方向延伸。本实施方式中,外侧导电露出部34s中从第1侧面15露出的部分与侧面露出部对应。
在第2主面侧布线31B连接着中间连接电极42。本实施方式中,从z方向观察,连接在第2主面侧布线31B的主面侧连接电极41与中间连接电极42以一部分重合的方式配置。
从z方向观察,第3主面侧布线31C配置在与第3布线23重合的位置。第3主面侧布线31C具有:从z方向观察,与第3布线23重合的连接布线部31Ca;及从连接布线部31Ca朝安装面13延伸的延长部31Cb。本实施方式中,连接布线部31Ca与延长部31Cb一体化。延长部31Cb从z方向观察,配置在不与第3布线23重合的位置。连接布线部31Ca与第3布线23通过主面侧连接电极41连接。
从z方向观察,连接布线部31Ca的x方向的两端缘中靠近反安装面14的端缘形成在与反安装面14相同的位置。也就是说,如图6所示,第3主面侧布线31C从反安装面14露出。第3主面侧布线31C具有从反安装面14露出的外侧导电露出部35sa。本实施方式中,外侧导电露出部35sa与相反侧导电露出部对应。
如图8所示,从z方向观察,连接布线部31Ca的y方向的两端缘中靠近第2侧面16的端缘形成在与第2侧面16相同的位置。也就是说,外侧导电露出部35sa也从第2侧面16露出。外侧导电露出部35sa遍及第2侧面16到反安装面14,连续从多层衬底10露出。也就是说,外侧导电露出部35sa中从反安装面14露出的部分与从第2侧面16露出的部分相连。因此,外侧导电露出部35sa从反安装面14观察,从反安装面14的y方向的两端缘中靠近第2侧面16的端缘沿y方向延伸。此外,外侧导电露出部35sa从第2侧面16观察,从第2侧面16的x方向的两端缘中靠近反安装面14的端缘沿x方向延伸。本实施方式中,外侧导电露出部35sa中从第2侧面16露出的部分与侧面露出部对应。
在连接布线部31Ca连接着中间连接电极42。本实施方式中,从z方向观察,连接在连接布线部31Ca的主面侧连接电极41与中间连接电极42以不重合的方式配置。
从z方向观察,延长部31Cb的前端缘形成在与安装面13相同的位置。也就是说,如图5所示,第3主面侧布线31C从安装面13露出。第3主面侧布线31C具有从安装面13露出的内侧导电露出部35sb。内侧导电露出部35sb在y方向上,配置在第1主面侧布线31A的外侧导电露出部33s与第2主面侧布线31B的外侧导电露出部34s间。内侧导电露出部35sb配置在比多层衬底10的y方向的中央更靠外侧导电露出部33s附近。
从z方向观察,第4主面侧布线31D配置在与第4布线24重合的位置。本实施方式中,从z方向观察的第4主面侧布线31D的形状为相对于在第2基材10B的y方向的中央沿x方向延伸的假想线,与第3主面侧布线31C线对称的形状。第4主面侧布线31D具有:从z方向观察,与第4布线24重合的连接布线部31Da;及从连接布线部31Da朝安装面13延伸的延长部31Db。本实施方式中,连接布线部31Da与延长部31Db一体化。延长部31Db从z方向观察,配置在不与第4布线24重合的位置。连接布线部31Da与第4布线24通过主面侧连接电极41连接。
从z方向观察,连接布线部31Da的x方向的两端缘中靠近反安装面14的端缘形成在与反安装面14相同的位置。也就是说,如图6所示,第4主面侧布线31D从反安装面14露出。第4主面侧布线31D具有从反安装面14露出的外侧导电露出部36sa。本实施方式中,外侧导电露出部36sa与相反侧导电露出部对应。
如图8所示,从z方向观察,连接布线部31Da的y方向的两端缘中靠近第1侧面15的端缘形成在与第1侧面15相同的位置。也就是说,外侧导电露出部36sa也从第1侧面15露出。外侧导电露出部36sa遍及第1侧面15到反安装面14,连续从多层衬底10露出。也就是说,外侧导电露出部36sa中从反安装面14露出的部分与从第1侧面15露出的部分相连。因此,外侧导电露出部36sa从反安装面14观察,从反安装面14的y方向的两端缘中靠近第1侧面15的端缘沿y方向延伸。此外,外侧导电露出部36sa从第1侧面15观察,从第1侧面15的x方向的两端缘中靠近反安装面14的端缘沿x方向延伸。本实施方式中,外侧导电露出部35sa中从第2侧面16露出的部分与侧面露出部对应。
在连接布线部31Da连接着中间连接电极42。本实施方式中,从z方向观察,连接在连接布线部31Da的主面侧连接电极41与中间连接电极42以不重合的方式配置。
从z方向观察,延长部31Db的前端缘形成在与安装面13相同的位置。也就是说,如图5所示,第4主面侧布线31D从安装面13露出。第4主面侧布线31D具有从安装面13露出的内侧导电露出部36sb。内侧导电露出部36sb在y方向上,配置在第1主面侧布线31A的外侧导电露出部33s与第2主面侧布线部31B的外侧导电露出部34s间。内侧导电露出部36sb配置在比多层衬底10的y方向的中央更靠外侧导电露出部34s附近。
图9表示出形成在第3基材10C的第2导电层32及中间连接电极42、与外部电极50及背面侧连接电极43的位置关系。另外,为方便起见,图9中,以实线表示第2导电层32及中间连接电极42,以双点划线表示第1导电层31,以虚线表示外部电极50及背面侧连接电极43。
第2导电层32形成在第3基材10C(参考图8)的背面。为方便起见,图9表示在第2基材10B的主面配置着第2导电层32的状态。如图9所示,第2导电层32具有与第1主面侧布线31A连接的第1背面侧布线32A、与第2主面侧布线31B连接的第2背面侧布线32B、与第3主面侧布线31C连接的第3背面侧布线32C、及与第4主面侧布线31D连接的第4背面侧布线32D。
如图9的虚线所示,背面侧连接电极43以将各背面侧布线32A~32D与各外部电极51~54个别连接的方式设置着多个(本实施方式中为4个)。此外,多个中间连接电极42个别连接在各背面侧布线32A~32D。也就是说,多个中间连接电极42将各主面侧布线31A~31D与各背面侧布线32A~32D个别连接。本实施方式中,从z方向观察的背面侧连接电极43的形状为圆形。
本实施方式中,从z方向观察,各背面侧连接电极43配置在比多层衬底10的外周缘更内侧。因此,各背面侧连接电极43从多层衬底10的侧方观察,不从多层衬底10露出。
从z方向观察,第1背面侧布线32A配置在与第1主面侧布线31A重合的位置。第1背面侧布线32A与第1主面侧布线31A通过中间连接电极42连接。从z方向观察,第1背面侧布线32A配置在与第4外部电极54重合的位置。第1背面侧布线32A与第4外部电极54通过背面侧连接电极43连接。如此,第1布线21经由主面侧连接电极41、第1主面侧布线31A、中间连接电极42、第1背面侧布线32A及背面侧连接电极43,电连接在第4外部电极54。
从z方向观察,第1背面侧布线32A的x方向的两端缘中靠近安装面13的端缘形成在与安装面13相同的位置。也就是说,如图5所示,第1背面侧布线32A从安装面13露出。第1背面侧布线32A具有从安装面13露出的外侧导电露出部33r。
从z方向观察,第1背面侧布线32A的y方向的两端缘中靠近第2侧面16的端缘形成在与第2侧面16相同的位置。也就是说,外侧导电露出部33r也从第2侧面16露出。外侧导电露出部33r遍及第2侧面16到安装面13,连续从多层衬底10露出。也就是说,外侧导电露出部33r中从安装面13露出的部分与从第2侧面16露出的部分相连。因此,外侧导电露出部33r从安装面13观察,从安装面13的y方向的两端缘中靠近第2侧面16的端缘沿y方向延伸。此外,外侧导电露出部33r从第2侧面16观察,从第2侧面16的x方向的两端缘中靠近安装面13的端缘沿x方向延伸。本实施方式中,外侧导电露出部33r中从第2侧面16露出的部分与侧面露出部对应。
从z方向观察,第2背面侧布线32B配置在与第2主面侧布线31B重合的位置。第2背面侧布线32B与第2主面侧布线31B通过中间连接电极42连接。从z方向观察,第2背面侧布线32B配置在与第1外部电极51重合的位置。第2背面侧布线32B与第1外部电极51通过背面侧连接电极43连接。如此,第2布线22经由主面侧连接电极41、第2主面侧布线31B、中间连接电极42、第2背面侧布线32B及背面侧连接电极43,电连接在第2外部电极52。
本实施方式中,从z方向观察的第2背面侧布线32B的形状为相对于在第2基材10B(多层衬底10)的y方向的中央沿x方向延伸的假想线,与第1背面侧布线32A线对称的形状。
从z方向观察,第2背面侧布线32B的x方向的两端缘中靠近安装面13的端缘形成在与安装面13相同的位置。也就是说,如图5所示,第2背面侧布线32B从安装面13露出。第2背面侧布线32B具有从安装面13露出的外侧导电露出部34r。
从z方向观察,第2背面侧布线32B的y方向的两端缘中靠近第1侧面15的端缘形成在与第1侧面15相同的位置。也就是说,外侧导电露出部34r也从第1侧面15露出。外侧导电露出部34r遍及第1侧面15到安装面13,连续从多层衬底10露出。也就是说,外侧导电露出部34r中从安装面13露出的部分与从第1侧面15露出的部分相连。因此,外侧导电露出部34r从安装面13观察,从安装面13的y方向的两端缘中靠近第1侧面15的端缘沿y方向延伸。此外,外侧导电露出部34r从第1侧面15观察,从第1侧面15的x方向的两端缘中靠近安装面13的端缘沿x方向延伸。本实施方式中,外侧导电露出部34r中从第1侧面15露出的部分与侧面露出部对应。
从z方向观察,第3背面侧布线32C配置在与第3主面侧布线31C重合的位置。第3背面侧布线32C具有:从z方向观察,与第3布线部31C的连接布线部31Ca重合的连接布线部32Ca;及与第3主面侧布线31C的延长部31Cb重合的延长部32Cb。本实施方式中,连接布线部32Ca与延长部32Cb一体化。从z方向观察,延长部32Cb配置在与第3外部电极53重合的位置。另一方面,从z方向观察,连接布线部32Ca配置在不与第3外部电极53重合的位置。延长部32Cb与第3外部电极53通过背面侧连接电极43连接。
第3布线23经由主面侧连接电极41、第3主面侧布线31C、中间连接电极42、第3背面侧布线32C及背面侧连接电极43,电连接在第3外部电极53。
从z方向观察,连接布线部32Ca的x方向的两端缘中靠近反安装面14的端缘形成在与反安装面14相同的位置。也就是说,如图6所示,第3背面侧布线32C从反安装面14露出。第3背面侧布线32C具有从反安装面14露出的外侧导电露出部35ra。
从z方向观察,连接布线部32Ca的y方向的两端缘中靠近第2侧面16的端缘形成在与第2侧面16相同的位置。也就是说,外侧导电露出部35ra也从第2侧面16露出。外侧导电露出部35ra遍及第2侧面16到反安装面14,连续从多层衬底10露出。也就是说,外侧导电露出部35ra中从反安装面14露出的部分与从第2侧面16露出的部分相连。因此,外侧导电露出部35ra从反安装面14观察,从反安装面14的y方向的两端缘中靠近第2侧面16的端缘沿y方向延伸。此外,外侧导电露出部35ra从第2侧面16观察,从第2侧面16的x方向的两端缘中靠近反安装面14的端缘沿x方向延伸。
从z方向观察,延长部32Cb的前端缘形成在与安装面13相同的位置。也就是说,如图5所示,第3背面侧布线32C从安装面13露出。第3背面侧布线32C具有从安装面13露出的内侧导电露出部35rb。内侧导电露出部35rb在y方向上,配置在第1背面侧布线32A的外侧导电露出部33r与第2背面侧布线部32B的外侧导电露出部34r间。内侧导电露出部35rb配置在比多层衬底10的y方向的中央更靠外侧导电露出部33r附近。
从z方向观察,第4背面侧布线32D配置在与第4主面侧布线31D重合的位置。本实施方式中,从z方向观察的第4背面侧布线32D的形状为相对于在第2基材10B(多层衬底10)的y方向的中央沿x方向延伸的假想线,与第3背面侧布线32D线对称的形状。第4背面侧布线32D具有:从z方向观察,与第4主面侧布线31D的连接布线部31Da重合的连接布线部32Da;及与第4主面侧布线31D的延长部31Db重合的延长部32Db。本实施方式中,连接布线部31Da与延长部32Db一体化。从z方向观察,延长部32Db配置在与第2外部电极52重合的位置。另一方面,从z方向观察,连接布线部32Da配置在不与第2外部电极52重合的位置。延长部32Db与第2外部电极52通过背面侧连接电极43连接。
第4布线24经由主面侧连接电极41、第4主面侧布线31D、中间连接电极42、第4背面侧布线32D及背面侧连接电极43,电连接在第2外部电极52。
从z方向观察,连接布线部32Da的x方向的两端缘中靠近反安装面14的端缘形成在与反安装面14相同的位置。也就是说,如图6所示,第4背面侧布线32D从反安装面14露出。第4背面侧布线32D具有从反安装面14露出的外侧导电露出部36ra。
从z方向观察,连接布线部32Da的y方向的两端缘中靠近第1侧面15的端缘形成在与第1侧面15相同的位置。也就是说,外侧导电露出部36ra也从第1侧面15露出。外侧导电露出部36ra遍及第1侧面15到反安装面14,连续从多层衬底10露出。也就是说,外侧导电露出部36ra中从反安装面14露出的部分与从第1侧面15露出的部分相连。因此,外侧导电露出部36ra从反安装面14观察,从反安装面14的y方向的两端缘中靠近第1侧面15的端缘沿y方向延伸。此外,外侧导电露出部36ra从第1侧面15观察,从第1侧面15的x方向的两端缘中靠近反安装面14的端缘沿x方向延伸。
从z方向观察,延长部32Db的前端缘形成在与安装面13相同的位置。也就是说,如图5所示,第4背面侧布线32D从安装面13露出。第4背面侧布线32D具有从安装面13露出的内侧导电露出部36rb。内侧导电露出部36rb在y方向上,配置在第1背面侧布线32A的外侧导电露出部33r与第2背面侧布线部32B的外侧导电露出部34r间。内侧导电露出部36rb配置在比多层衬底10的y方向的中央更靠外侧导电露出部34r附近。
接着,参考图5~图7,针对导电露出部进行说明。另外,基于容易理解的观点来说,对外侧导电露出部33s、33r、34s、34r及内侧导电露出部35sb、35rb、36sb、36rb与外部电极50分别标注了点。
如图5所示,从多层衬底10的安装面13露出的导电露出部设置着多个。所述导电露出部在本实施方式,为外侧导电露出部33s、33r、34s、34r及内侧导电露出部35sb、35rb、36sb、36rb。
如上所述,由于各主面侧布线31A~31D设置在第1基材10A与第3基材10C间,所以以在z方向上互相一致的状态配置。因此,如图5所示,外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb以在z方向上互相一致的状态配置。也就是说,外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb在z方向上分别配置在与多层衬底10的主面11及背面12这两个面分开的位置。此外,从安装面13观察,外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb在y方向上互相分开排列成一列。也就是说,y方向也可以说是外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb的排列方向,也就是多个导电露出部的排列方向。换句话说,y方向与第1方向对应。在z方向上,各主面侧布线31A~31D配置在比多层衬底10的z方向的中央(安装面13的z方向的中央)更靠主面11附近。也就是说,各导电露出部33s、34s、35sb、36sb配置在比多层衬底10的z方向的中央(安装面13的z方向的中央)更靠主面11附近。
此外,如上所述,由于各背面侧布线32A~32D设置在第2基材10B与第3基材10C间,所以以在z方向上互相一致的状态配置。因此,如图5所示,外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35rb及内侧导电露出部36rb以在z方向上互相一致的状态配置。也就是说,外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35rb及内侧导电露出部36rb在z方向上分别配置在与多层衬底10的主面11及背面12这两个面分开的位置。此外,从安装面13观察,外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35rb及内侧导电露出部36rb在y方向上互相分开排列成一列。此外,在z方向上,各背面侧布线32A~32D配置在比多层衬底10的z方向的中央(安装面13的z方向的中央)更靠主面12附近。也就是说,各导电露出部33r、34r、35rb、36rb配置在比多层衬底10的z方向的中央(安装面13的z方向的中央)更靠背面12附近。
如此,在z方向上,各导电露出部33r、34r、35rb、36rb空出间隔地配置在比各导电露出部33s、34s、35sb、36sb更靠背面12附近。换句话说,在z方向上,各导电露出部33s、34s、35sb、36sb空出间隔地配置在比各导电露出部33r、34r、35rb、36rb更靠主面11附近。第1导电层31也就是从安装面13露出的各导电露出部33s、34s、35sb、36sb与第1导电露出部对应。此外,第2导电层32也就是从安装面13露出的各导电露出部33r、34r、35rb、36rb与第2导电露出部对应。
如图5所示,从安装面13观察,外侧导电露出部33s、外侧导电露出部33r、第4外部电极54在y方向上互相一致。从安装面13观察,外侧导电露出部34s、外侧导电露出部34r及第1外部电极51在y方向上互相一致。从安装面13观察,内侧导电露出部35sb、内侧导电露出部35rb及第3外部电极53在y方向上互相一致。从安装面13观察,内侧导电露出部36sb、内侧导电露出部36rb及第2外部电极52在y方向上互相一致。
如图5所示,各外部电极51~54的y方向的长度互为相等。外侧导电露出部33s的y方向的长度、外侧导电露出部34s的y方向的长度、内侧导电露出部35sb的y方向的长度及内侧导电露出部36sb的y方向的长度分别短于各外部电极51~54的y方向的长度。
外侧导电露出部33s的y方向的长度与外侧导电露出部34s的y方向的长度相等。内侧导电露出部35sb的y方向的长度与内侧导电露出部36sb的y方向的长度相等。内侧导电露出部35sb的y方向的长度及内侧导电露出部36sb的y方向的长度这两个长度,短于外侧导电露出部33s的y方向的长度及外侧导电露出部34s的y方向的长度这两个长度。
外侧导电露出部33s、33r以它们的y方向的两端缘中靠近第1侧面15的端缘,比第4外部电极54的y方向的两端缘中靠近第1侧面15的端缘,更靠第2侧面16附近的方式形成。换句话说,从z方向观察,第4外部电极54的第1侧面15侧的端部从外侧导电露出部33s、33r朝y方向伸出。
外侧导电露出部34s、34r以它们的y方向的两端缘中靠近第2侧面16的端缘,比第1外部电极51的y方向的两端缘中靠近第2侧面16的端缘,更靠第1侧面15附近的方式形成。换句话说,从z方向观察,第1外部电极51的第2侧面16侧的端部从外侧导电露出部34s、34r朝y方向伸出。
内侧导电露出部35sb、35rb以它们的y方向的中央在y方向上与第3外部电极53的y方向的中央一致的方式配置。因此,从安装面13观察,内侧导电露出部35sb、35rb的y方向的两端部位于比第3外部电极53的y方向的两端部更内侧。换句话说,从z方向观察,第3外部电极53的y方向的两端部从内侧导电露出部35sb、35rb朝y方向伸出。
内侧导电露出部36sb、36rb以它们的y方向的中央在y方向上与第2外部电极52的y方向的中央一致的方式配置。因此,从安装面13观察,内侧导电露出部36sb、36rb的y方向的两端部位于比第2外部电极52的y方向的两端部更内侧。换句话说,从z方向观察,第2外部电极52的y方向的两端部从内侧导电露出部36sb、36rb朝y方向伸出。
如图6所示,由于第1主面侧布线31A及第2主面侧布线31B与第1背面侧布线32A及第2背面侧布线32B不从反安装面14露出,所以第1导电层31及第2导电层32的从反安装面14露出的形态与从安装面13露出的形态不同。也就是说,从安装面13露出的导电层30的露出图案,与从反安装面14露出的导电层30的露出图案互不相同。另外,此处所谓的“露出图案”包含第1导电层31及第2导电层32中的至少一个,从安装面13与反安装面14露出的部分的形状(y方向的长度)、露出的部分的数量、及露出的部分的y方向上的位置中的至少一个。总之,导电层30包含多个导电层,只要至少1个的导电层的露出部分在安装面13与反安装面14不同即可。
反安装面14中,第3主面侧布线31C的外侧导电露出部35sa及第4主面侧布线31D的外侧导电露出部36sa,与第3背面侧布线32C的外侧导电露出部35ra及第4背面侧布线32D的外侧导电露出部36ra露出。在y方向上,外侧导电露出部35sa与外侧导电露出部35ra互相一致,外侧导电露出部36sa与外侧导电露出部36ra互相一致。外侧导电露出部35sa、35ra的y方向的长度长于从安装面13露出的外侧导电露出部33s、33r(参考图5)的y方向的长度。外侧导电露出部36sa、36ra的y方向的长度长于从安装面13露出的外侧导电露出部34s、34r(参考图5)的y方向的长度。
如图7所示,第1侧面15中,第2主面侧布线31B的外侧导电露出部34s及第4主面侧布线31D的外侧导电露出部36sa,与第2背面侧布线32B的外侧导电露出部34r及第4背面侧布线32D的外侧导电露出部36ra露出。
外侧导电露出部34s与外侧导电露出部36sa以在z方向上互相一致的状态,在x方向上互相分开排列。外侧导电露出部34r及外侧导电露出部36ra在z方向上,配置在相对于外侧导电露出部34s及外侧导电露出部36sa更靠外部电极50附近。外侧导电露出部34r与外侧导电露出部36ra以在z方向上互相一致的状态,在x方向上互相分开排列。从z方向观察,外侧导电露出部34s与外侧导电露出部34r配置在互相重合的位置。从z方向观察,外侧导电露出部36sa与外侧导电露出部36ra配置在互相重合的位置。
外侧导电露出部34s的x方向的长度为外侧导电露出部34r的x方向的长度以下。本实施方式中,外侧导电露出部34s的x方向的长度短于外侧导电露出部34r的x方向的长度。外侧导电露出部34s的x方向的长度为第1外部电极51的x方向的长度(外部电极50的x方向的长度)以下。本实施方式中,外侧导电露出部34s的x方向的长度短于第1外部电极51的x方向的长度。外侧导电露出部34r的x方向的长度为第1外部电极51的x方向的长度(外部电极50的x方向的长度)以下。本实施方式中,外侧导电露出部34r的x方向的长度与第1外部电极51的x方向的长度相等。
另外,外侧导电露出部34s、34r的x方向的长度分别能任意变更。一例中,外侧导电露出部34s的x方向的长度可与外侧导电露出部34r的x方向的长度相等,也可长于外侧导电露出部34r的x方向的长度。外侧导电露出部34s的x方向的长度可与第1外部电极51的x方向的长度相等,也可长于第1外部电极51的x方向的长度。此外,一例中,外侧导电露出部34r的x方向的长度可长于第1外部电极51的x方向的长度相等,也可短于第1外部电极51的x方向的长度。
外侧导电露出部36sa的x方向的长度与外侧导电露出部36ra的x方向的长度相等。本实施方式中,外侧导电露出部36sa、36ra的x方向的长度短于外侧导电露出部34s、34r的x方向的长度。另外,外侧导电露出部36sa、36ra的x方向的长度能任意变更,例如可与外侧导电露出部34s、34r的x方向的长度相等,也可长于外侧导电露出部34s、34r的x方向的长度。
另外,虽未图示,但第2侧面16中,第1主面侧布线31A的外侧导电露出部33s及第3主面侧布线31C的外侧导电露出部35sa,与第1背面侧布线32A的外侧导电露出部33r及第3背面侧布线32C的外侧导电露出部35ra露出。从第2侧面16露出的导电层的露出图案(配置位置、形状及尺寸)与从第1侧面15露出的导电层的露出图案相同。
接着,针对多层衬底10的制造过程的一例进行说明。另外,图10~图13的虚线的矩形状表示相当于多层衬底10的尺寸。此外,图10~图13各图中,示出制造8个多层衬底10的区域的一例。另外,图10~图12所示的布线图案以从主面11侧透视多层衬底10的状态表示。图13所示的布线图案是将从背面12侧观察多层衬底10的状态配合图10~图12的配置翻转而表示的。
多层衬底10的制造方法首先制造多层衬底的母材。多层衬底的母材具有图10所示的第1基材710A、图11及图12所示的第3基材710C、及图13所示的第2基材710B。
第1基材710A为与多层衬底10的第1基材10A对应的基材,为切断成图10的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第1基材710A以覆盖第3基材710C的主面、与第3基材710C主面的后述第1导电层731的方式形成。
第3基材710C为与多层衬底10的第3基材10C对应的基材,为切断成图11的用虚线的矩形状所示的多层衬底10的尺寸前的基材。
第2基材710B为与多层衬底10的第2基材10B对应的基材,为切断成图12的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第2基材710B以覆盖第3基材710C的背面、与第3基材710C背面的后述第2导电层732的方式形成。
如图10所示,在第1基材710A的主面形成着布线层720。此外,在第1基材710A形成着多个主面侧连接电极41。如图11所示,在第3基材710C的主面形成着第1导电层731,如图12所示,在第3基材710C的背面形成着第2导电层732。此外,在第3基材710C形成着多个中间连接电极42。如图13所示,在第2基材710B的背面形成着外部电极750。此外,在第2基材710B形成着多个背面侧连接电极43。将这种第1基材710A、第2基材710B及第3基材710C以在第1基材710A与第2基材710B间夹着第3基材710C的方式,在z方向上积层。由此,制造多层衬底的母材。
接着,将多层衬底的母材沿图10~图12的用单点划线所示的切断线CL,使用例如切割刀切断。由此,将多层衬底10单片化。经由以上过程,制造多层衬底10。
接着,针对图10~图13的各布线图案进行说明。
图10表示出形成在第1基材710A的布线层720及主面侧连接电极41的一例。
布线层720为相当于多层衬底10的布线层20的导电层,具有第1布线721、第2布线722及共同布线723。布线层720通过使用遮罩的图案化而形成。
第1布线721为与多层衬底10的第1布线21对应的布线,第2布线722为与多层衬底10的第2布线22对应的布线。共同布线723为包含多层衬底10的第3布线23及第4布线24的布线。将共同布线723沿切断线CL与第1基材710A一起切断,形成第3布线23及第4布线24。因此,第3布线23及第4布线24具有与第1基材10A(多层衬底10)的外周缘重合的部分。第3布线23及第4布线24中与第1基材10A的外周缘重合的部分成为通过切割形成的切割侧面。
主面侧连接电极41将第1基材710A在它的厚度方向(z方向)贯通而形成。更详细来说,首先,在第1基材710A中形成主面侧连接电极41的部位,形成通过激光加工等而使第1导电层731的一部分露出的开口。接着,用镀Cu嵌埋开口内。由此形成通孔。另外,主面侧连接电极41可以与布线层720相同的步骤形成,也可以不同的步骤形成。经由以上过程,制造主面侧连接电极41。另外,镀Cu也可不嵌埋开口内,而在构成开口的内壁圆筒状形成。
图11及图12表示出形成在第3基材710C的第1导电层731、第2导电层732及中间连接电极42的一例。
第1导电层731为相当于多层衬底10的第1导电层31的导电层,具有第1共同布线731A及第2共同布线731B。第1导电层731通过使用遮罩的图案化而形成。
第1共同布线731A为包含多层衬底10的第1主面侧布线31A及第2主面侧布线31B的布线。将第1共同布线731A沿切断线CL与第3基材710C一起切断,形成第1主面侧布线31A及第2主面侧布线31B。因此,从第3基材710C的厚度方向(z方向)观察,第1主面侧布线31A具有与多层衬底10的安装面13及第2侧面16重合的部分(外侧导电露出部33s),第2主面侧布线31B具有与多层衬底10的安装面13及第1侧面15重合的部分(外侧导电露出部34s)。也就是说,外侧导电露出部33s及外侧导电露出部34s这两个成为通过切割形成的切割侧面。由此,外侧导电露出部33s、34s与安装面13为齐平面。外侧导电露出部33s与第2侧面16为齐平面,外侧导电露出部34s与第1侧面15为齐平面。
第2共同布线731B为包含多层衬底10的第3主面侧布线31C及第4主面侧布线31D的布线。将第2共同布线731B沿切断线CL与第3基材710C一起切断,形成第3主面侧布线31C及第4主面侧布线31D。因此,从z方向观察,第3主面侧布线31C具有与多层衬底10的安装面13重合的部分(内侧导电露出部35sb)、及与反安装面14及第2侧面16重合的部分(外侧导电露出部35sa)。第4主面侧布线31D具有与多层衬底10的安装面13重合的部分(内侧导电露出部36sb)、及与反安装面14及第1侧面15重合的部分(外侧导电露出部36sa)。也就是说,内侧导电露出部35sb、36sb及外侧导电露出部35sa、36sa成为通过切割形成的切割侧面。由此,外侧导电露出部35sa、36sa及内侧导电露出部35sb、36sb与安装面13为齐平面。外侧导电露出部35sa与第2侧面16为齐平面,外侧导电露出部36sa与第1侧面15为齐平面。
第2导电层732为相当于多层衬底10的第2导电层32的导电层,具有第1共同布线732A及第2共同布线732B。第2导电层732通过使用遮罩的图案化而形成。
第1共同布线732A为包含多层衬底10的第1背面侧布线32A及第2背面侧布线32B的布线。将第1共同布线732A沿切断线CL与第3基材710C一起切断,形成第1背面侧布线32A及第2背面侧布线32B。因此,从第3基材710C的厚度方向(z方向)观察,第1背面侧布线32A具有与多层衬底10的安装面13及第2侧面16重合的部分(外侧导电露出部33r),第2背面侧布线32B具有与多层衬底10的安装面13及第1侧面15重合的部分(外侧导电露出部34r)。也就是说,外侧导电露出部33r及外侧导电露出部34r这两个成为通过切割形成的切割侧面。由此,外侧导电露出部33r、34r与安装面13为齐平面。外侧导电露出部33r与第2侧面16为齐平面,外侧导电露出部34r与第1侧面15为齐平面。
第2共同布线732B为包含多层衬底10的第3背面侧布线32C及第4背面侧布线32D的布线。将第2共同布线732B沿切断线CL与第2基材710B一起切断,形成第3背面侧布线32C及第4背面侧布线32D。因此,从z方向观察,第3背面侧布线32C具有与多层衬底10的安装面13重合的部分(内侧导电露出部35rb)、及与反安装面14及第2侧面16重合的部分(外侧导电露出部35ra)。第4背面侧布线32D具有与多层衬底10的安装面13重合的部分(内侧导电露出部36rb)、及与反安装面14及第1侧面15重合的部分(外侧导电露出部36ra)。也就是说,内侧导电露出部35rb、36rb及外侧导电露出部35ra、36ra成为通过切割形成的切割侧面。由此,外侧导电露出部35ra、36ra及内侧导电露出部35rb、36rb与安装面13为齐平面。外侧导电露出部35ra与第2侧面16为齐平面,外侧导电露出部36ra与第1侧面15为齐平面。
中间连接电极42将第3基材710C在它的厚度方向(z方向)贯通而形成。更详细来说,首先,在第3基材710C中形成中间连接电极42的部位,通过激光加工等形成贯通孔。接着,用镀Cu嵌埋贯通孔内。由此形成通孔。经由以上过程,制造中间连接电极42。另外,镀Cu也可不嵌埋贯通孔内,而在构成贯通孔的内壁圆筒状形成。
图13表示出形成在第2基材710B的背面的外部电极750的一例。
外部电极750为与多层衬底10的外部电极50对应的导电层,具有第1共同电极部751、第2共同电极部752及第3共同电极部753。外部电极750的金属层通过图案化而形成。且,通过将经图案化的金属层设为导电路径的电镀,形成镀覆层。
第1共同电极部751为包含4个外部电极的导电层,第2共同电极部752及第3共同电极部753这两个为包含2个外部电极的导电层。一例中,第1共同电极部751包含2个第1外部电极51及2个第4外部电极54。第2共同电极部752及第3共同电极部753这两个包含第2外部电极52及第3外部电极53。沿切断线CL切断第2基材710B时,各共同电极部751~753被切断,形成第1外部电极51、第2外部电极52、第3外部电极53及第4外部电极54。因此,从第2基材710B的厚度方向(z方向)观察,各外部电极51~54具有与安装面13重合的部分,第1外部电极51具有与第1侧面15重合的部分,第4外部电极54具有与第2侧面16重合的部分。各外部电极51~54中与安装面13重合的部分、第1外部电极51中与第1侧面15重合的部分、第4外部电极54中与第2侧面16重合的部分各自成为通过切割形成的切割侧面。由此,各外部电极51~54具有与安装面13为齐平面的部分。第1外部电极51具有与第1侧面15为齐平面的部分,第4外部电极54具有与第2侧面16为齐平面的部分。
背面侧连接电极43将第2基材710B在它的厚度方向(z方向)贯通而形成。更详细来说,首先,在第2基材710B中形成背面侧连接电极43的部位,形成通过激光加工等而使第2导电层732的一部分露出的开口。接着,用镀Cu嵌埋开口内。由此形成通孔。另外,镀Cu也可不嵌埋开口内,而在构成开口的内壁圆筒状形成。另外,背面侧连接电极43可以与外部电极750相同的步骤形成,也可以不同的步骤形成。经由以上过程,制造背面侧连接电极43。
此外,在第2基材710B,形成着与第1共同电极部751相连的连接布线部754、及覆盖连接布线部754的一部分的抗蚀剂层56。连接布线部754为与多层衬底10的连接布线部55对应的导电层。
通过进行将连接布线部754设为导电路径的电镀,在第1共同电极部751形成镀覆层。之后,通过将连接布线部754沿切断线CL与第2基材710B一起切断,形成多层衬底10的连接布线部55。
半导体发光装置1的制造方法中,在如所述那样构成的母材的布线层720,安装各半导体发光元件60A、60B。接着,使用导线接合装置,形成将各半导体发光元件60A、60B与布线层720连接的导线WA、WB1、WB2。
接着,形成将各半导体发光元件60A、60B及导线WA、WB1、WB2密封的树脂层。所述树脂层与密封树脂对应,将各半导体发光元件60A、60B及导线WA、WB1、WB2密封。
最后,使用切割刀,沿图10~图13所示的切断线CL,将树脂层及多层衬底的母材切断。由此,将半导体发光装置1单片化。经由以上的步骤,制造半导体发光装置1。
另外,也可在安装半导体发光装置60A、60B之前,使用切割刀,沿切断线CL将多层衬底的母材切断。由此,将多层衬底10单片化。所述情况下,在单片化后的多层衬底10安装各半导体发光元件60A、60B。
接着,针对本实施方式的半导体发光装置1对电路衬底P10的安装进行说明。
为了固定半导体发光装置1,安装半导体发光装置1的电路衬底P10具有图5中用单点划线所示的多个焊盘LP1~LP4。
半导体发光装置1的外部电极50通过导电性接合材SD与焊盘LP1~LP4接合。具体来说,第1外部电极51通过导电性接合材SD与焊盘LP1接合,第2外部电极52通过导电性接合材SD与焊盘LP2接合,第3外部电极53通过导电性接合材SD与焊盘LP3接合,第4外部电极54通过导电性接合材SD与焊盘LP4接合。
如图5所示,焊盘LP1~LP4以遍及安装面13的z方向整体对向的方式设置。因此,半导体发光装置1中,导电层30的导电露出部中,靠近焊盘LP1~LP4的导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb通过导电性接合材SD与焊盘LP1~LP4接合。具体来说,外侧导电露出部34s、34r通过导电性接合材SD与焊盘LP1接合,内侧导电露出部36sb、36rb通过导电性接合材SD与焊盘LP2接合,内侧导电露出部35sb、35rb通过导电性接合材SD与焊盘LP3接合,外侧导电露出部33s、33r通过导电性接合材SD与焊盘LP4接合。
针对本实施方式的半导体发光装置1的作用进行说明。另外,图15中,将多层衬底10简化而表示。
图14表示出将比较例的半导体发光装置1X安装在电路衬底P10的上表面P11的状态。比较例的半导体发光装置1X与本实施方式的半导体发光装置1相比,不同点在于使用单层的衬底10X取代多层衬底10。
如图14所示,比较例的半导体发光装置1X以衬底10X的安装面13X与电路衬底P10接触的状态,将外部电极50与电路衬底P10通过导电性接合材SD接合。所述情况下,将外部电极50与电路衬底P10接合的导电性接合材SD固化时,朝使衬底10X的背面12X靠近电路衬底P10的方向施加力。因所述力,如图14的双点划线所示,有使衬底10X的安装面13X与电路衬底P10的上表面P11分开,使得比较例的半导体发光装置1X相对于电路衬底P10的上表面P11倾斜的情况。结果,担心半导体发光元件出射的光不与电路衬底P10的上表面P11平行。
对于这点,本实施方式的半导体发光装置1中,多层衬底10的安装面13经由外侧导电露出部33s、33r、34s、34r及内侧导电露出部35sb、35rb、36sb、36rb,通过导电性接合材SD与电路衬底P10接合。由此,即使因与各外部电极51~54接合的导电接性合材SD而朝使衬底10X的背面12X靠近电路衬底P10的方向施加的力,安装面13与电路衬底P10的上表面P11分开,也通过将各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb与电路衬底P10接合的导电性接合材SD而得以抑制。因此,安装面13不易相对于电路衬底P10的上表面P11倾斜。
根据本实施方式的半导体发光装置1,能获得以下效果。
(1-1)侧面发光型半导体发光装置1具备:具有多个基材10A~10C与导电层30的多层衬底10、及各半导体发光元件60A、60B。多层衬底10具有:主面11,安装着各半导体发光元件60A、60B;背面12,朝向主面11的相反侧,形成着外部电极50;及安装面13,与主面11及背面12这两个面交叉。导电层30在多层衬底10的厚度方向(z方向)上与主面11及背面12这两个面分开配置,作为从安装面13露出的导电露出部,具有外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb。
根据所述构成,将半导体发光装置1安装在电路衬底P10的情况下,形成在多层衬底10的背面12的各外部电极51~54通过导电性接合材SD连接在电路衬底P10,同时从多层衬底10的安装面13露出的各导电露出部33s、34s、35sb、36sb通过导电性接合材SD与电路衬底P10接合。因此,安装面13中,比多层衬底10的背面12更靠多层衬底10的主面11侧,与电路衬底P10的上表面P11接合,所以可将半导体发光装置1稳定地安装在电路衬底P10。另外,关于外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35sb及内侧导电露出部36rb,也能获得相同效果。
(1-2)从安装面13观察,外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb以在多层衬底10的厚度方向(z方向)上互相一致的状态,在与多层衬底10的厚度方向正交的方向(y方向)上互相分开排列。
根据所述构成,与导电露出部为1个的情况相比,由于在安装面13的多个部位,通过导电性接合材SD将安装面13与电路衬底P10接合,所以能将半导体发光装置1更稳定地安装在电路衬底P10。
此外,由于所述导电露出部33s、34s、35sb、36sb在z方向上互相一致,所以形成在多层衬底10中的相同层中。因此,能将所述导电露出部33s、34s、35sb、36sb以相同步骤形成,所以能简化多层衬底10的制造步骤。
此外,由于所述导电露出部33s、34s、35sb、36sb在y方向上互相分开排列,所以能在成为安装面13的长边方向的y方向上遍及广范围地通过导电性接合材SD与电路衬底P10接合。因此,安装面13的整面不易与电路衬底P10分开,所以能将半导体发光装置1更稳定地安装在电路衬底P10。另外,关于外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35sb及内侧导电露出部36rb,也能获得相同效果。
(1-3)从安装面13观察,外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb在所述导电露出部33s、34s、35sb、36sb的排列方向也就是y方向上,与各外部电极51~54一致。y方向上的各导电露出部33s、34s、35sb、36sb各自的长度短于y方向上的各外部电极51~54各自的长度。换句话说,各外部电极51~54从z方向观察,从各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb伸出。
根据所述构成,能抑制将半导体发光装置1安装在电路衬底P10时的短路(焊桥)。
例如,多层衬底10的制造步骤中,通过图案化形成布线层720、第1导电层731、第2导电层732及外部电极750时,有因用于图案化的遮罩的对位精度,使得y方向上,布线层720、第1导电层731及第2导电层732相对于外部电极50偏移的情况。例如,如果使内侧导电露出部35rb的y方向的长度与第3外部电极53的y方向的长度相等,那么有因位置偏移使得内侧导电露出部35rb靠近例如与第4外部电极54接合的焊盘LP4,而通过导电性接合材SD将焊盘LP4与内侧导电露出部35rb接合的情况。
对于这点,由于从z方向观察,第3外部电极53比内侧导电露出部35rb更为伸出,所以即使在多层衬底10的制造步骤中产生位置偏移,内侧导电露出部35rb也不易比第3外部电极53更伸出。因此,抑制内侧导电露出部35rb与焊盘LP4的误接合。关于其它导电露出部33s、33r、34s、34r、35sb、36sb、36rb也同样。换句话说,由于允许导电层30与外部电极50间的位置偏移,所以无需高精度对位,而能容易制造半导体发光装置1。
(1-4)多层衬底10的制造步骤中,由于外侧导电露出部33s、34s在将各基材710A~710C沿x方向切断时,切断各共同布线731A、731B而形成,所以即使用于第1导电层731的图案化的遮罩在y方向上偏移而积层,在外侧导电露出部33s中也以与第2侧面16一致的方式形成端缘,在外侧导电露出部34s中以与第1侧面15一致的方式形成端缘。因此,外侧导电露出部33s中,只要仅考虑外侧导电露出部33s的y方向的两端缘中靠近第1侧面15的端缘与第4外部电极54的位置关系即可,外侧导电露出部34s中,只要仅考虑外侧导电露出部34s的y方向的两端缘中靠近第2侧面16的端缘与第1外部电极51的位置关系即可。
另一方面,多层衬底10的制造步骤中,内侧导电露出部35sb、36sb在将各基材710A~710C沿x方向切断时,未切断各共同布线731A、731B。因此,用于第1导电层731的图案化的遮罩在y方向上偏移而积层的情况下,第2共同布线731B可能会相对于第3外部电极53朝y方向的两侧偏移,另外的第2共同布线731B可能会相对于第2外部电极52朝y方向的两侧偏移。
对于这点,本实施方式中,y方向上内侧导电露出部35sb、36sb的长度短于y方向上外侧导电露出部33s、34s的长度。因此,能降低z方向上,内侧导电露出部35sb与对应于第3外部电极53的焊盘LP3以外的焊盘连接的担忧,及内侧导电露出部36sb与对应于第2外部电极52的焊盘LP2以外的焊盘连接的担忧。另外,关于外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35sb及内侧导电露出部36rb,也能获得相同效果。
(1-5)外侧导电露出部33s从安装面13及第2侧面16这两个面露出,外侧导电露出部34s从安装面13及第1侧面15这两个面露出。
根据所述构成,外侧导电露出部33s在安装面13及第2侧面16这两个面中,通过导电性接合材SD与电路衬底P10接合,外侧导电露出部34s在安装面13及第1侧面15这两个面中,通过导电性接合材SD与电路衬底P10接合。因此,能将半导体发光装置1更稳定地安装在电路衬底P10。另外,关于外侧导电露出部33r及外侧导电露出部34r,也能获得相同效果。
(1-6)多层衬底10中,各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb从安装面13露出,外侧导电露出部35sa、35ra、36sa、36ra从反安装面14露出。也就是说,从反安装面14露出的导电层30的露出图案与从安装面13露出的导电层30的露出图案不同。
根据所述构成,在将半导体发光装置1收容在载体带的状态下,通过例如相机等摄像装置判别半导体发光装置1的方向的情况下,能基于从反安装面14露出的导电层30的露出图案,与从安装面13露出的导电层30的露出图案来判别。因此,即使将半导体发光装置1收容在载体带的状态下,也能判别半导体发光装置1的方向。
(1-7)多层衬底10具有:第1导电层31,形成在第1基材10A与第3基材10C间;及第2导电层32,形成在第2基材10B与第3基材10C间。第1导电层31具有从安装面13露出的外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb。第2导电层32具有从安装面13露出的外侧导电露出部33r、外侧导电露出部34r、内侧导电露出部35rb及内侧导电露出部36rb。
根据所述构成,由于在安装面13的z方向上互相分开的多个部位,通过导电性接合材SD将安装面13与电路P10接合,所以能将半导体发光装置1更稳定地安装在电路基板P10。
(1-8)外侧导电露出部33s、外侧导电露出部34s、内侧导电露出部35sb及内侧导电露出部36sb的排列方向也就是y方向上,外侧导电露出部33s、外侧导电露出部33r及第4外部电极54互相一致,外侧导电露出部34s、外侧导电露出部34r及第1外部电极51互相一致,内侧导电露出部35sb、内侧导电露出部35rb及第3外部电极53互相一致,内侧导电露出部36sb、内侧导电露出部36rb及第2外部电极52互相一致。
根据所述构成,将半导体发光装置1安装在电路衬底P10时,能抑制外侧导电露出部33s、33r与对应于第4外部电极54的焊盘LP4以外的焊盘连接,能抑制外侧导电露出部34s、34r与对应于第1外部电极51的焊盘LP1以外的焊盘连接,能抑制内侧导电露出部35sb、35rb与对应于第3外部电极53的焊盘LP3以外的焊盘连接,能抑制内侧导电露出部36sb、36rb与对应于第2外部电极52的焊盘LP2以外的焊盘连接。
(1-9)从z方向观察,形成在多层衬底10的主面11的布线层20中的第1布线21及第2布线22配置在主面11中与安装面13分开的位置。根据所述构成,将半导体发光装置1安装在电路衬底P10时,能抑制导电性接合材SD附着在第1布线21及第2布线22上。
(1-10)第1布线21配置在与第2侧面16分开的位置。第2布线22配置在与第1侧面15分开的位置。且,第1布线21及第2布线22由密封树脂70覆盖。因此,第1布线21在第2侧面16不露出。此外,第2布线22不从第1侧面15露出。根据所述构成,将半导体发光装置1安装在电路衬底P10时,能抑制导电性接合材SD附着在第1布线21及第2布线22上。
(1-11)各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb形成为与安装面13齐平面。
根据所述构成,与各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb位于比安装面13更靠x方向的内侧的情况相比,导电性接合材SD更易附着在各导电露出部33s、33r、34s、34r、35sb、35rb、36sb、36rb。因此,能利用导电性接合材SD抑制安装面13与电路衬底P10的接合力降低,所以能将半导体发光装置1更稳定地安装在电路衬底P10。
(1-12)外侧导电露出部33s、33r与第2侧面16为齐平面,外侧导电露出部34s、34r与第1侧面15为齐平面。
根据所述构成,与外侧导电露出部33s、33r位于比第2侧面16更靠y方向的内侧的情况相比,导电性接合材SD更易附着在外侧导电露出部33s、33r。此外,与外侧导电露出部34s、34r位于比第1侧面15更靠y方向的内侧的情况相比,导电性接合材SD更易附着在外侧导电露出部34s、34r。因此,能利用导电性接合材SD抑制第1侧面15及第2侧面16与电路衬底P10的接合力降低,所以能将半导体发光装置1更稳定地安装在电路衬底P10。
[第2实施方式]
参考图16~图26,针对第2实施方式的半导体发光装置1进行说明。本实施方式的半导体发光装置1与第1实施方式的半导体发光装置1相比,主要是布线层20、导电层30、各连接电极41~43及外部电极50的形状不同。以下的说明中,有说明与第1实施方式不同的点,对与第1实施方式共同的构成要件标注相同符号,省略它的说明的情况。
如图16所示,本实施方式中,布线层20中的第3布线23及第4布线24的形状不同。半导体发光元件60A、60B与布线层20的连接构成与第1实施方式相同。
从z方向观察,第3布线23及第4布线24各自配置在比多层衬底10的外周缘更内侧。第3布线23的y方向的两端缘中靠近第2侧面16的端缘,位于比第1布线21的y方向的两端缘中靠近第2侧面16的端缘更靠第1侧面15附近。第4布线24的y方向的两端缘中靠近第1侧面15的端缘,位于比第2布线22的y方向的两端缘中靠近第1侧面15的端缘更靠第2侧面16附近。此外,从z方向观察的第3布线23的面积小于第1实施方式的第3布线23的面积,从z方向观察的第4布线24的面积小于第1实施方式的第4布线24的面积。第3布线23在y方向延伸,第4布线24在x方向延伸。
如图17所示,本实施方式中,连接布线部55的形状不同。连接布线部55与外部电极50分开配置,不与外部电极50相连。此外,本实施方式中,省略抗蚀剂层56(参考图4)。
如图18所示,本实施方式中,连接第1主面侧布线31A与第1背面侧布线32A的中间连接电极42(以下为“中间连接电极42A”)、及连接第2主面侧布线31B与第2背面侧布线32B的中间连接电极42(以下为“中间连接电极42B”)从安装面13露出。如图20所示,中间连接电极42B不从第1侧面15露出。此外,虽未图示,但本实施方式中,中间连接电极42A不从第2侧面16露出。本实施方式中,中间连接电极42A、42B与连接电极对应。另外,本实施方式的中间连接电极42A在设计上不从第2侧面16露出的电极,但也可因多层衬底10的制造上的误差而从第2侧面16露出。
中间连接电极42A、42B的z方向的端部形成在z方向上与主面11分开的位置。也就是说,中间连接电极42A、42B的两端部中靠近主面11的端部位于比主面11更靠背面12处。中间连接电极42A、42B在z方向上由第1基材10A覆盖。中间连接电极42A由第1主面侧布线31A覆盖。中间连接电极42B由第2主面侧布线31B覆盖。
中间连接电极42A、42B的z方向的端部形成在z方向上与背面12分开的位置。也就是说,中间连接电极42A、42B的两端部中靠近背面12的端部位于比背面12更靠主面11处。中间连接电极42A、42B在z方向上由第2基材10B覆盖。中间连接电极42A由第1背面侧布线32A覆盖。中间连接电极42B由第2背面侧布线32B覆盖。
从z方向观察,中间连接电极42A配置在与外侧导电露出部33s、33r重合的位置。从z方向观察,中间连接电极42B配置在与外侧导电露出部34s、34r重合的位置。
如图18所示,本实施方式中,外侧导电露出部33s、33r的y方向的长度与第4外部电极54的y方向的长度相等。外侧导电露出部34s、34r的y方向的长度与第1外部电极51的y方向的长度相等。但不限于此,也可与第1实施方式同样,外侧导电露出部33s、33r的y方向的长度短于第4外部电极54的y方向的长度,外侧导电露出部34s、34r的y方向的长度短于第1外部电极51的y方向的长度。
本实施方式中,从安装面13观察,中间连接电极42A的y方向的长度短于外侧导电露出部33s、33r的y方向的长度。从安装面13观察,中间连接电极42A的y方向的长度短于第4外部电极54的y方向的长度。从安装面13观察,中间连接电极42A的y方向的长度长于内侧导电露出部35sb、35rb、36sb、36rb的y方向的长度。此外,从安装面13观察,中间连接电极42B的y方向的长度与中间连接电极42B的y方向的长度相等。但是,中间连接电极42A、42B的y方向的长度不限于此,能任意变更。
如图19所示,本实施方式中,除外侧导电露出部36sa的形状(y方向的长度)以外,从反安装面14露出的第1导电层31及第2导电层32的露出图案,与从安装面13露出的第1导电层31及第2导电层32的露出图案相同。从安装面13露出的第1导电层31及第2导电层32的露出图案,与从第1实施方式的安装面13露出的第1导电层31及第2导电层32的露出图案相同。本实施方式的外侧导电露出部36sa的y方向的长度长于外侧导电露出部36ra的y方向的长度。另外,外侧导电露出部36sa的y方向的长度能任意变更,例如可与外侧导电露出部36ra相等,也可短于外侧导电露出部36ra。
本实施方式中,第3主面侧布线31C具有从反安装面14露出的内侧导电露出部35sc,第4主面侧布线31D具有从反安装面14露出的内侧导电露出部36sc。第3背面侧布线32C具有从反安装面14露出的内侧导电露出部35rc,第4背面侧布线32D具有从反安装面14露出的内侧导电露出部36rc。
如图20所示,从第1侧面15露出的第1导电层31及第2导电层32的露出图案,与第1实施方式的从第1侧面15露出的第1导电层31及第2导电层32的露出图案相同。
接着,针对多层衬底10的详细构成进行说明。
图21表示出形成在第3基材10C的第1导电层31及中间连接电极42、与布线层20及主面侧连接电极41的位置关系。另外,为方便起见,布线层20及主面侧连接电极41以双点划线表示。
如图21所示,第1导电层31与第1实施方式同样,具有第1主面侧布线31A、第2主面侧布线31B、第3主面侧布线31C及第4主面侧布线31D。第1主面侧布线31A及第2主面侧布线31B的形状与第1实施方式大致相同。第3主面侧布线31C及第4主面侧布线31D中,延长部31Cb、31Db的形状与第1实施方式不同。
延长部31Cb、31Db遍及安装面13到反安装面14,沿x方向延伸。延长部31Cb与连接布线部31Ca相连,在y方向上配置在第1主面侧布线31A与延长部31Db之间。延长部31Db与连接布线部31Da相连,在y方向上配置在第2主面侧布线31B与延长部31Cb之间。
延长部31Cb、31Db的x方向的两端缘中靠近安装面13的端缘从z方向观察,配置在与安装面13重合的位置。由此,形成内侧导电露出部35sb、36sb。延长部31Cb、31Db的x方向的两端缘中靠近反安装面14的端缘从z方向观察,配置在与反安装面14重合的位置。由此,形成内侧导电露出部35sc、36sc。
本实施方式中,中间连接电极42的位置与第1实施方式不同。中间连接电极42A、42B从z方向观察,具有与安装面13重合的部分。从z方向观察的中间连接电极42A、42B的形状为半圆。另外,中间连接电极42A的形状从z方向观察,也可为半圆环状(圆弧状)。连接在第3主面侧布线31C的中间连接电极42及连接在第4主面侧布线31D的中间连接电极42这两个电极从z方向观察,配置在比第3基材10C(多层衬底10)的外周缘更内侧。也就是说,所述中间连接电极42不从多层衬底10露出。
图22表示出形成在第3基材10C的第2导电层32及中间连接电极42、与外部电极50及背面侧连接电极43的位置关系。另外,为方便起见,第1导电层31及中间连接电极42以双点划线表示。
如图22所示,第2导电层32与第1实施方式同样,具有第1背面侧布线32A、第2背面侧布线32B、第3背面侧布线32C及第4背面侧布线32D。第1背面侧布线32A及第2背面侧布线32B的形状与第1实施方式大致相同。第3背面侧布线32C及第4背面侧布线32D中,延长部32Cb、32Db的形状与第1实施方式不同。
延长部32Cb、32Db遍及安装面13到反安装面14,沿x方向延伸。延长部32Cb、32Db的配置关系与延长部31Cb、32Db的配置关系相同。延长部32Cb与连接布线部32Ca相连,延长部32Db与连接布线部32Da相连。
延长部32Cb、32Db的x方向的两端缘中靠近安装面13的端缘从z方向观察,配置在与安装面13重合的位置。由此,形成内侧导电露出部35rb、36rb。延长部32Cb、32Db的x方向的两端缘中靠近反安装面14的端缘从z方向观察,配置与反安装面14重合的位置。由此,形成内侧导电露出部35rc、36rc。
从z方向观察,延长部32Cb配置在与第3外部电极53重合的位置。延长部32Cb与第3外部电极53通过背面侧连接电极43连接。延长部32Cb中与背面侧连接电极43连接的部分比延长部32Cb的其它部分更为扩大。
从z方向观察,延长部32Db配置在与第2外部电极52重合的位置。延长部32Db与第2外部电极52通过背面侧连接电极43连接。延长部32Db中与背面侧连接电极43连接的部分比延长部32Db的其它部分更为扩大。
接着,针对多层衬底10的制造过程中的布线图案的一例进行说明。另外,图23~图26的虚线的矩形状表示相当于多层衬底10的尺寸。此外,图23~图26的各图中,示出制造8个多层衬底10的区域的一例。另外,图23~图26所示的布线图案以从主面11侧透视多层衬底10的状态而表示。此外,多层衬底10的制造方法与第1实施方式的多层衬底10的制造方法相同。
多层衬底10的母材具有图23所示的第1基材810A、图24及图25所示的第3基材810C、及图26所示的第2基材810B。
第1基材810A为与多层衬底10的第1基材10A对应的基材,为切断成图23的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第1基材810A以覆盖第3基材810C的主面、与第3基材810C主面的后述的第1导电层831的方式形成。
第3基材810C为与多层衬底10的第3衬底10C对应的基材,为切断成图24的用虚线的矩形状所示的多层衬底10的尺寸前的基材。
第2基材810B为与多层衬底10的第2基材10B对应的基材,为切断成图25的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第2基材810B以覆盖第3基材810C的背面、与第3基材810C背面的后述的第2导电层832的方式形成。
如图23所示,在第1基材810A的主面形成着布线层820。此外,在第1基材810A形成着多个主面侧连接电极41。如图24所示,在第3基材810C的主面形成着第1导电层831,如图25所示,在第3基材810C的背面形成着第2导电层832。此外,在第3基材810C形成着多个中间连接电极42。如图26所示,在第2基材810B的背面形成着外部电极850。此外,在第2基材810B形成着多个背面侧连接电极43。
图23表示出形成在第1基材810A的布线层820及主面侧连接电极41的一例。
布线层820为与多层衬底10的布线层20对应的导电层,具有多条第1布线821、多条第2布线822、多条第3布线823及多条第4布线824。布线层820的形成方法与第1实施方式的布线层720的形成方法相同。各第1布线821为与多层衬底10的第1布线21对应的布线,各第2布线822为与多层衬底10的第2布线22对应的布线,各第3布线823为与多层衬底10的第3布线23对应的布线,各第4布线824为与多层衬底10的第4布线24对应的布线。所述布线821~824以不跨过切断线CL的方式形成。在第1基材810A形成着多个主面侧连接电极41。各主面侧连接电极41的形成方法与第1实施方式相同。
图24及图25表示出形成在第3基材810C的第1导电层831、第2导电层832及中间连接电极42的一例。
第1导电层831为与多层衬底10的第1导电层31对应的导电层。第1导电层31的形成方法与第1实施方式的第1导电层731的形成方法相同。第1导电层831具有将在x方向上互相分开排列的多条共同布线831A通过一对连接布线831B互相连接的布线单元831U。布线单元831U在第3基材810C中形成多个。多个布线单元831U在y方向上互相分开排列。一对连接布线831B相对于共同布线831A分散配置在y方向的两侧。布线单元831U具有相对于在它的y方向的中心在x方向延伸的假想线线对称的形状。
各共同布线831A包含第1主面侧布线31A、第2主面侧布线31B、第3主面侧布线31C的连接布线部31Ca及第4主面侧布线31D的连接布线部31Da。一对连接布线831B包含第3主面侧布线31C的延长部31Cb及第4主面侧布线31D的延长部31Db。
多层衬底10(虚线的矩形状)以与y方向上相邻的布线单元831U彼此的一部分重合的方式,将第3基材810C切断。由此,相对于切断的第3基材810C,形成互相分开的各主面侧布线31A~31D。所述情况下,如图24所示,通过4条共同布线831A个别地形成各主面侧布线31A~31D。
各中间连接电极42从z方向观察,配置在与共同布线831A重合的位置。中间连接电极42A及中间连接电极42B这两个以跨过切断线CL的方式形成。由此,切断第3基材810C时,中间连接电极42A、42B从第3基材810C侧面(安装面13)露出。
第2导电层832为与多层衬底10的第2导电层32对应的导电层。第2导电层832的形成方法与第1实施方式的第2导电层732的形成方法相同。第2导电层832具有将在x方向上互相分开排列的多条共同布线832A通过一对连接布线832B互相连接的布线单元832U。布线单元832U在第2基材810B中形成多个。多个布线单元832U在y方向上互相分开排列。一对连接布线832B相对于共同布线832A分散配置在y方向的两侧。布线单元832U具有相对于在它的y方向的中心在x方向延伸的假想线线对称的形状。
各共同布线832A包含第1背面侧布线32A、第2背面侧布线32B、第3背面侧布线32C的连接布线部32Ca及第4背面侧布线32D的连接布线部32Da。一对连接布线832B包含第3背面侧布线32C的延长部32Cb及第4背面侧布线32D的延长部32Db。
多层衬底10(虚线的矩形状)以与y方向上相邻的布线单元832U彼此的一部分重合的方式,将第2基材810B切断。由此,相对于切断的第2基材810B,形成互相分开的各背面侧布线32A~32D。所述情况下,如图25所示,通过4条共同布线832A个别地形成各背面侧布线32A~32D。
图26表示出形成在第2基材810B的外部电极850的一例。
外部电极850为与多层衬底10的外部电极50对应的导电层,在第3基材810C中形成多个。外部电极850的形成方法与第1实施方式的外部电极750的形成方法相同。多个外部电极850的排列形态中,在x方向上互相分开排列的一列外部电极850在y方向上互相分开排列。外部电极850包含第1外部电极51、第2外部电极52、第3外部电极53及第4外部电极54。外部电极850中,具有将各外部电极51~54一体化的形状。
多层衬底10(虚线的矩形状)以与y方向上相邻的外部电极850彼此的一部分重合的方式,将第2基材810B切断。由此,相对于切断的第2基材810B,形成互相分开的各外部电极51~54及互相分开的连接布线部55。
半导体发光装置1的制造方法中,在如所述那样构成的母材的布线层820,安装半导体发光元件60A、60B。接着,使用导线接合装置,形成将半导体发光元件60A、60B与布线层820形成连接的导线WA、WB1、WB2。
接着,形成将半导体发光元件60A、60B及导线WA、WB1、WB2密封的树脂层。所述树脂层与密封树脂对应,将多个半导体发光元件60A、60B及导线WA、WB1、WB2密封。
最后,使用切割刀,沿图23~图26所示的切断线CL,将树脂层及多层衬底的母材切断。由此,将半导体发光装置1单片化。经由以上步骤,制造半导体发光装置1。
另外,也可在安装半导体发光装置60A、60B之前,使用切割刀,将多层衬底的母材沿切断线CL切断。由此,将多层衬底10单片化。所述情况下,在单片化后的多层衬底10安装半导体发光元件60A、60B。
根据本实施方式,除第1实施方式的效果以外,还能获得以下效果。
(2-1)将第1主面侧布线31A与第1背面侧布线32A连接的中间连接电极42A、及将第2主面侧布线31B与第2背面侧布线32B连接的中间连接电极42B这两个分别从安装面13露出。
根据所述构成,能将所述中间连接电极42A、42B与电路衬底P10通过导电性接合材SD接合。因此,因安装面13与电路衬底P10的接合力提高,通过由与各外部电极51~54接合的导电性接合材SD施加使背面12靠近电路衬底P10的力,安装面13更不易与电路衬底P10分开。因此,能将半导体发光装置1更稳定地安装在电路衬底P10。
(2-2)第1基材10A在z方向上覆盖中间连接电极42。
根据所述构成,半导体发光装置1的制造步骤中,形成与密封树脂70对应的树脂层时,通过与第1基材10A对应的第1基材810A,抑制构成树脂层的树脂材料进入中间连接电极42。由此,从安装面13露出的中间连接电极42与电路衬底P10易通过导电性接合材SD接合。
[第3实施方式]
参考图27~图37,针对第3实施方式的半导体发光装置1进行说明。本实施方式的半导体发光装置与第1实施方式的半导体发光装置1相比,主要在具备1个半导体发光元件60C来取代各半导体发光元件60A、60B这点上不同,伴随于此,主要是布线层100、导电层110及外部电极130的形状不同。以下的说明中,有说明与第1实施方式不同的点,对与第1实施方式共同的构成要件标注相同符号,省略它的说明的情况。
如图27所示,本实施方式的半导体发光装置1具备1个半导体发光元件60C。半导体发光元件60C的一例为VCSEL(Vertical Cavity Surface Emitting Laser:垂直腔面发射激光器)元件。另外,半导体发光元件60C也可为LED元件或光敏晶体管。半导体发光元件60C具有在z方向上互相朝向相反侧的元件主面60Cs及元件背面60Cr(参考图29)。元件主面60Cs构成发光面。在元件主面60Cs形成着第1电极61C,在元件背面60Cr形成着第2电极62C(参考图29)。
半导体发光元件60C搭载在于多层衬底10的主面11形成的布线层100。布线层100例如包含与第1实施方式的布线层20相同的材料,具有第1布线101及第2布线102。
第1布线101为搭载半导体发光元件60C的布线。第2布线102为与半导体发光元件60C电连接的布线。第1布线101及第2布线102以在x方向上互相一致的状态,在y方向上互相分开排列。第2布线102配置在主面11中比第1布线101更靠第2侧面16附近。
如图29所示,半导体发光元件60C以元件主面60Cs朝向与主面11相同侧的方式,搭载在第1布线101。半导体发光元件60C的元件背面60Cr通过导电性接合材SD1与第1布线101接合。由此,半导体发光元件60C的第2电极62C与第1布线101电连接。半导体发光元件60C的第1电极61C与第2布线102通过导线WC连接。由此,第1电极61C与第2布线102电连接。
如图27所示,在第1布线101的y方向的两端部中靠近第1侧面15的端部,形成着凹部101a。凹部101a沿y方向凹陷。凹部101a示出半导体发光装置1的极性(半导体发光装置1的连接方向)。
如图28所示,在多层衬底10的背面12,形成着外部电极130及抗蚀剂层133。外部电极130例如由与第1实施方式的外部电极50相同的材料形成。抗蚀剂层133例如由与第1实施方式的抗蚀剂层56相同的材料形成。
外部电极130具有第1外部电极131及第2外部电极132。第1外部电极131及第2外部电极132以在x方向上互相一致的状态,在y方向上互相分开配置。第1外部电极131配置在背面12的y方向的两端部中靠近第1侧面15的端部。第2外部电极132配置在背面12的y方向的两端部中靠近第2侧面16的端部。
抗蚀剂层133示出半导体发光装置1的极性。从z方向观察的抗蚀剂层133的形状为T字状,所述T字状具有在y方向上位于第1外部电极131与第2外部电极132之间的部分、及位于比各外部电极131、132更靠反安装面14附近的部分。
如图29所示,半导体发光装置1具备形状与导电层30不同的导电层110来取代导电层30。导电层110与导电层30同样,具有第1导电层111及第2导电层112。第1导电层111形成在第1基材10A与第3基材10C间,第2导电层112形成在第3基材10C与第2基材10B间。在z方向上,第1导电层111及第2导电层112与主面11及背面12这两个面分开配置。第1导电层111及第2导电层112在z方向上互相分开配置。第2导电层112配置在z方向上比第1导电层11更靠外部电极130附近。
针对多层衬底10的详细构成进行说明。
图32表示出形成在第3基材10C上的第1导电层111与布线层100的位置关系。另外,为方便起见,布线层100以双点划线表示。
如图32所示,第1导电层111具有与第1布线101电连接的第1主面侧布线111A,及与第2布线102电连接的第2主面侧布线111B。第1布线101与第1主面侧布线111A通过主面侧连接电极121(参考图26)连接。第2布线102与第2主面侧布线111B通过另外的主面侧连接电极121连接。第1主面侧布线111A从z方向观察,配置在与第1布线101重合的位置。第2主面侧布线111B从z方向观察,配置在与第2布线102重合的位置。本实施方式中,各主面侧连接电极121在z方向上贯通第1基材10A,配置在比多层衬底10的外周缘更内侧。因此,各主面侧连接电极121从x方向及y方向观察,不从多层衬底10露出。各主面侧连接电极121与第1实施方式的主面侧连接电极41同样地形成。
第1主面侧布线111A配置在第3基材10C的y方向的两端部中靠近第1侧面15的端部。第2主面侧布线111B配置在第3基材10C的y方向的两端部中靠近第2侧面16的端部。第1主面侧布线111A与第2主面侧布线111B从z方向观察,相对于在第3基材10C的y方向的中央沿x方向的假想线线对称。
第1主面侧布线111A在x方向上遍及安装面13到反安装面14而形成。第1主面侧布线111A具有从安装面13露出的导电露出部111Aa、及从反安装面14露出的相反侧导电露出部111Ab。本实施方式中,导电露出部111Aa与第1电露出部对应。
从z方向观察,导电露出部111Aa的y方向的两端缘中靠近第1侧面15的端缘位于与第1侧面15相同的位置。也就是说,导电露出部111Aa也从第1侧面15露出。导电露出部111Aa遍及安装面13到第1侧面15连续露出。也就是说,导电露出部111Aa中从安装面13露出的部分与从第1侧面15露出的部分相连。因此,如图28所示,导电露出部111Aa从安装面13观察,从安装面13的y方向的两端缘中靠近第1侧面15的端缘沿y方向延伸。此外,如图32所示,导电露出部111Aa从第1侧面15的x方向的两端缘中靠近安装面13的端缘沿x方向延伸。本实施方式中,导电露出部111Aa中从第1侧面15露出的部分与侧面露出部对应。
从z方向观察,相反侧导电露出部111Ab的y方向的两端缘中靠近第1侧面15的端缘形成在比第1侧面15更内侧。也就是说,相反侧导电露出部111Ab不从第1侧面15露出。
第2主面侧布线111B与第1主面侧布线111A同样,具有导电露出部111Ba及相反侧导电露出部111Bb。导电露出部111Ba也从第2侧面16露出。导电露出部111Ba遍及安装面13到第2侧面16连续露出。也就是说,导电露出部111Ba中从安装面13露出的部分与从第2侧面16露出的部分相连。本实施方式中,导电露出部111Ba与第1导电露出部对应。导电露出部111Ba中从第2侧面16露出的部分与侧面露出部对应。
图33表示出形成在第2基材10B上的第2导电层112与外部电极130的位置关系。另外,为方便起见,第1导电层111以双点划线表示。
如图33所示,第2导电层112具有与第1主面侧布线111A电连接的第1背面侧布线112A、及与第2主面侧布线111B电连接的第2背面侧布线112B。第1主面侧布线111A与第1背面侧布线112A通过中间连接电极122连接。中间连接电极122在z方向上贯通第3基材10C。第2主面侧布线111B与第2背面侧布线112B通过另外的中间连接电极122连接。第1背面侧布线112A从z方向观察,配置在与第1主面侧布线111A重合的位置。第2背面侧布线112B从z方向观察,配置在与第2主面侧布线111B重合的位置。本实施方式中,各中间连接电极122配置在比多层衬底10的外周缘更内侧。因此,各中间连接电极122从x方向及y方向观察,不从多层衬底10露出。各中间连接电极122与第1实施方式的中间连接电极42同样地形成。
第1背面侧布线112A为与第1主面侧布线111A相同的形状。因此,第1背面侧布线112A与第1主面侧布线111A同样,具有导电露出部112Aa及相反侧导电露出部112Ab。本实施方式中,导电露出部112Aa与第2导电露出部对应。导电露出部112Aa中从第1侧面15露出的部分与侧面露出部对应。
第2背面侧布线112B为与第2主面侧布线111B相同的形状。因此,第2背面侧布线112B与第2主面侧布线111B同样,具有导电露出部112Ba及相反侧导电露出部112Bb。本实施方式中,导电露出部112Ba与第2导电露出部对应。导电露出部112Ba中从第2侧面16露出的部分与侧面露出部对应。
第2导电层112与外部电极130通过背面侧连接电极123连接。更详细来说,第1背面侧布线112A与第1外部电极131通过背面侧连接电极123连接。第2背面侧布线112B与第2外部电极132通过另外的背面侧连接电极123连接。如此,第1布线101经由主面侧连接电极121、第1主面侧布线111A、中间连接电极122、第1背面侧布线112A及背面侧连接电极123,电连接在第1外部电极131。第2布线102经由主面侧连接电极121、第2主面侧布线111B、中间连接电极122、第2背面侧布线112B及背面侧连接电极123,电连接在第2外部电极132。各背面侧连接电极123在z方向上贯通第2基材10B。
接着,针对第1导电层111、第2导电层112及外部电极130的关系进行说明。
如图29所示,由于导电露出部111Aa及导电露出部111B这两个设置在第1基材10A与第3基材10C间,所以在z方向上互相一致。导电露出部111Aa及导电露出部111Ba在y方向上互相分开配置。也就是说,y方向与导电露出部的排列方向也就是第1方向对应。
由于导电露出部112Aa及导电露出部112Ba的两个设置在第2基材10B与第3基材10C间,所以在z方向上互相一致。导电露出部112Aa及导电露出部112Ba在y方向上互相分开配置。因此,y方向可以说是排列导电露出部112Aa及导电露出部112Ba的导电露出部的排列方向。所述情况下,y方向与第1方向对应。
如图29所示,导电露出部111Aa、导电露出部112Aa及第1外部电极131以在y方向上互相一致的状态,在z方向上互相分开排列。导电露出部111Ba、导电露出部112Ba及第2外部电极132以在y方向上互相一致的状态,在z方向上互相分开排列。
导电露出部111Aa的y方向的长度与导电露出部111Ba的y方向的长度相等。导电露出部112Aa的y方向的长度与导电露出部112Ba的y方向的长度相等。第1外部电极131的y方向的长度与第2外部电极132的y方向的长度相等。各导电露出部111Aa、111Ba、112Aa、112Ba的y方向的长度为各外部电极131、132的y方向的长度以下。本实施方式中,各导电露出部111Aa、111Ba、112Aa、112Ba的y方向的长度短于各外部电极131、132的y方向的长度。
如图30所示,由于相反侧导电露出部111Ab及相反侧导电露出部111Bb这两个设置在第1基材10A与第3基材10C间,所以在z方向上互相一致。相反侧导电露出部111Ab及相反侧导电露出部111Bb在y方向上互相分开配置。
由于相反侧导电露出部112Ab及相反侧导电露出部112Bb这两个设置在第2基材10B与第3基材10C间,所以在z方向上互相一致。相反侧导电露出部112Ab及相反侧导电露出部112Bb在y方向上互相分开配置。
如图30所示,相反侧导电露出部111Ab及相反侧导电露出部112Ab以在y方向上互相一致的状态,在z方向上互相分开排列。相反侧导电露出部111Bb及相反侧导电露出部112Bb以在y方向上互相一致的状态,在z方向上互相分开排列。
相反侧导电露出部111Ab的y方向的长度与相反侧导电露出部111Bb的y方向的长度相等。相反侧导电露出部112Ab的y方向的长度与相反侧导电露出部112Bb的y方向的长度相等。各导电露出部111Ab、111Bb的y方向的长度与各导电露出部112Ab、112Bb的y方向的长度相等。
如图29及图30所示,各导电露出部111Ab、111Bb、112Ab、112Bb的y方向的长度短于各导电露出部111Aa、111Ba、112Aa、112Ba的y方向的长度。因此,从安装面13露出的各布线111A、111B、112A、112B的露出图案、与从反安装面14露出的各布线111A、111B、112A、112B的露出图案互不相同。
如图31所示,导电露出部111Aa及导电露出部112Aa以在x方向上互相一致的状态,在z方向上互相分开排列。导电露出部111Aa的x方向的长度与导电露出部112Aa的x方向的长度相等。各导电露出部111Aa、112Aa的x方向的长度为多层基板10的x方向的长度的1/2。本实施方式中,各导电露出部111Aa、112Aa的x方向的长度大于多层衬底110的x方向的长度的1/2。也就是说,各导电露出部111Aa、112Aa从安装面13延伸到比第1侧面15的x方向的中央更远离安装面13的位置。本实施方式中,各导电露出部111Aa、112Aa的x方向的长度与第1外部电极131(外部电极130)的x方向的长度相等。此处,由于x方向为与多层衬底10的厚度方向也就是z方向、及导电露出部的排列方向也就是y方向这两个方向正交的方向,所以与第2方向对应。
另外,虽未图示,但各导电露出部111Ba、112Ba的x方向的长度与各导电露出部111Aa、112Aa的x方向的长度相等。也就是说,各导电露出部111Ba、112Ba的x方向的长度为多层衬底10的x方向的长度的1/2以上。本实施方式中,各导电露出部111Ba、112Ba的x方向的长度大于多层衬底110的x方向的长度的1/2。因此,各导电露出部111Ba、112Ba从安装面13延伸到比第2侧面16的x方向的中央更远离安装面13的位置。本实施方式中,各导电露出部111Ba、112Ba的x方向的长度与第2外部电极132(外部电极130)的x方向的长度相等。
接着,针对多层衬底10的制造过程中的各布线图案的一例进行说明。另外,图34~图37的虚线的矩形状表示相当于多层衬底10的尺寸。此外,图34~图37的各图中,表示出制造多个多层衬底10的区域的一例。另外,图34~图37所示的布线图案以从主面11侧透视多层衬底10的状态表示。此外,多层衬底10的制造方法与第1实施方式的多层衬底10的制造方法相同。
多层衬底10的母材具有图34所示的第1基材910A、图35及图36所示的第3基材910C、及图37所示的第2基材910B。
第1基材910A为与多层衬底10的第1基材10A对应的基材,为切断成图34的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第1基材910A以覆盖第3基材910C的主面、及第3基材910C主面的后述的第1导电层931的方式形成。
第3基材910C为与多层衬底10的第3基材10C对应的基材,为切断成图35及图36的用虚线的矩形状所示的多层衬底10的尺寸前的基材。
第2基材910B为与多层衬底10的第2基材10B对应的基材,为切断成图37的用虚线的矩形状所示的多层衬底10的尺寸前的基材。第2基材910B以覆盖第3基材910C的背面、及第3基材910C背面的后述第2导电层932的方式形成。
如图34所示,在第1基材910A的主面形成着布线层920。此外,在第1基材910A形成着多个主面侧连接电极121。如图35所示,在第3基材910C的主面形成着第1导电层931,如图36所示,在第3基材910C的背面形成着第2导电层932。此外,在第3基材910C形成着多个中间连接电极122。如图37所示,在第2基材910B的背面形成着外部电极950。此外,在第2基材910B形成着多个背面侧连接电极123。
图34表示出形成在第1基材910A的布线层920及主面侧连接电极41的一例。
布线层920为相当于多层衬底10的布线层100的导电层,具有多条第1布线921及多条第2布线922。布线层920的形成方法与第1实施方式的布线层720的形成方法相同。各第1布线921与布线层100的第1布线101对应,各第2布线922与布线层100的第2布线102对应。在第1基材910A,形成着多个主面侧连接电极121。各主面侧连接电极121的形成方法与第1实施方式的主面侧连接电极41的形成方法相同。
图35及图36表示出形成在第3基材910C的第1导电层931、第2导电层932及中间连接电极122的一例。
第1导电层931为相当于多层衬底10的第1导电层111的导电层。第1导电层931的形成方法与第1实施方式的第1导电层731的形成方法相同。第1导电层931具有布线单元931U,具有:在x方向上互相分开排列的多条共同布线931A;及将在x方向上相邻的共同布线931A彼此连接的一对连接布线931B。第1导电层931具有多个布线单元931U,多个布线单元931U以在y方向上互相分开排列的方式构成。
各共同布线931A包含2个第1主面侧布线111A的一部分及2个第2主面侧布线111B的一部分。一对连接布线931B包含第1主面侧布线111A的一部分及第2主面侧布线111B的一部分。因此,由共同布线931A与所述共同布线931A的x方向两侧的一对连接布线931B,形成2个第1主面侧布线111A及2个第2主面侧布线111B。
第2导电层932为相当于多层衬底10的第2导电层112的导电层。第2导电层932的形成方法与第1实施方式的第2导电层732的形成方法相同。从z方向观察,第2导电层932的形状与第1导电层931(参考图35)的形状相同。因此,第2导电层932与第1导电层931同样地,形成多个具有多条共同布线932A及一对连接布线932B的布线单元932U。
如图35的虚线的矩形状所示,以多层衬底10与在y方向上相邻的布线单元931U的一部分重合的方式,将第3基材910C沿切断线CL切断。由此,形成多个第3基材10C,同时在各第3基材10C形成1条第1主面侧布线111A与1条第2主面侧布线111B。
如图36的虚线的矩形状所示,以多层衬底10与在y方向上相邻的布线单元932U的一部分重合的方式,将第3基材910C沿切断线CL切断。由此,形成多个第3基材10C,同时在各第3基材10C形成1条第1背面侧布线112A与1条第2背面侧布线112B。
图35所示的切断线CL以将共同布线931A在x方向及y方向进行4次分割的方式形成,以将一对连接布线931B在y方向进行分割的方式形成。因此,在将第3基材910C沿切断线CL切断而形成的第1主面侧布线111A及第2主面侧布线111B,形成各导电露出部111Ab、111Bb、111Aa、111Ba。
图36所示的切断线CL以将共同布线932A在x方向及y方向进行4次分割的方式形成,以将一对连接布线932B在y方向进行分割的方式形成。因此,在将第3基材910C沿切断线CL切断而形成的第1背面侧布线112A及第2背面侧布线112B,形成各导电露出部112Ab、112Bb、112Aa、112Ba。
图37表示出形成在第2基材910B的外部电极950的一例。
外部电极950为与多层衬底10的外部电极50对应的导电层,在第3基材910C中形成多个。外部电极950的形成方法与第1实施方式的外部电极750的形成方法相同。多个外部电极950的排列形态中,在x方向上互相分开排列的一列外部电极950在y方向上互相分开排列。外部电极950具有2个第1外部电极131及2个第2外部电极132一体化的形状。
如图37的虚线的矩形状所示,以多层衬底10与在y方向上相邻的外部电极950彼此的一部分重合的方式,将第2基材910B切断。由此,相对于切断的第2基材910B,形成互相分开的1个第1外部电极131及1个第2外部电极132。
半导体发光装置1的制造方法中,在如所述那样构成的母材的布线层920安装半导体发光元件60C。接着,使用导线接合装置,形成连接半导体发光元件60C与布线层920的导线WC。
接着,形成将半导体发光元件60C及导线WC密封的树脂层。所述树脂层与密封树脂对应,将多个半导体发光元件60C及导线WC密封。
最后,使用切割刀,沿图34~图37所示的切断线CL,将树脂层及多层衬底的母材切断。由此,将半导体发光装置1单片化。经由以上步骤,制造半导体发光装置1。
另外,也可在安装半导体发光装置60C之前,使用切割刀,将多层衬底的母材沿切断线CL切断。由此,将多层衬底10单片化。所述情况下,在单片化后的多层衬底10安装半导体发光元件60C。
根据本实施方式的半导体发光装置1,除依照第1实施方式的效果以外,还能获得以下效果。
(3-1)各导电露出部111Aa、112Aa、111Ba、112Ba的x方向的长度为多层衬底10的x方向的长度的1/2以上。
根据所述构成,能提高将各导电露出部111Aa、112Aa、111Ba、112Ba与电路衬底P10通过导电性接合材SD接合时的接合力。由此,安装面13不易与电路衬底P10分开。因此,能将半导体发光装置1更稳定地安装在电路衬底P10。
(3-2)在第1布线101的y方向的两端部中靠近第1侧面15的端部,形成着凹部101a。
根据所述构成,能通过视认凹部101a判别半导体发光装置1的极性。
[变更例]
所述各实施方式是本揭示相关的半导体发光装置能采取的方式的例示,未意图限制它的方式。本揭示相关的半导体发光装置能采取与所述各实施方式所例示的方式不同的方式。其中一例为将所述各实施方式的构成的一部分进行置换、变更或省略的方式,或对所述各实施方式附加新的构成的方式。此外,以下的各变更例只要技术上不矛盾,便能互相组合。以下的各变更例中,对于与所述各实施方式共同的部分,标注与所述各实施方式相同的符号,并省略它的说明。
·第1实施方式中,也可设为半导体发光元件60A来取代半导体发光元件60B。也就是说,半导体发光装置1也可具备多个相同种类的半导体发光元件。所述情况下,也可根据半导体发光元件的种类,变更布线层20的形状。一例中,如图38所示,布线层20具有第1布线21、第2布线22、第3布线23及第4布线24。
第1布线21为搭载1个半导体发光元件60A的布线。第2布线22为与所述1个半导体发光元件60A电连接的布线。第3布线23为搭载另一个半导体发光元件60A的布线。第4布线24为与所述另一个半导体发光元件60A电连接的布线。与第1实施方式同样,第1布线21及第2布线22这两个从z方向观察,配置在比多层衬底10的主面11的外周缘更内侧。
形成在1个半导体发光元件60A的元件背面60Ar的第2电极62A经由导电性接合材SD1与第1布线21电连接。由此,第2电极62A经由第1布线21、主面侧连接电极41、第1主面侧布线31A、中间连接电极42、第1背面侧布线32A及背面侧连接电极43,与第4外部电极54电连接。
1个半导体发光元件60A的第1电极61A通过导线WA与第2布线22连接。由此,第1电极61A经由第2布线22、主面侧连接电极41、第2主面侧布线31B、中间连接电极42、第2背面侧布线32B及背面侧连接电极43,与第1外部电极51电连接。
另一个半导体发光元件60A的第2电极62A经由导电性接合材SD1,与第3布线23电连接。由此,第2电极62A经由第3布线23、主面侧连接电极41、第3主面侧布线31C、中间连接电极42、第3背面侧布线32C及背面侧连接电极43,与第3外部电极53电连接。
另一个半导体发光元件60A的第1电极61A通过导线WA与第4布线24连接。由此,第1电极61A经由第4布线24、主面侧连接电极41、第4主面侧布线31D、中间连接电极42、第4背面侧布线32D及背面侧连接电极43,与第2外部电极52电连接。另外,如图38的布线层20的构成也可同样应用到第2实施方式。
·第3实施方式中,例如如图39所示,也可由半导体发光元件60C变更为半导体发光元件60A。所述情况下,也可如图39那样变更布线100的构成。具体来说,布线层100具有搭载着半导体发光元件60A的第1布线101A、及与半导体发光元件60A电连接的第2布线102A。
第1布线101A配置在多层衬底10的主面11中比第2布线102A更靠第2侧面16附近。第1布线101A具有元件搭载部101b、连接布线部101c、及将元件搭载部101b与连接布线部101c连结的连结部101d。元件搭载部101b为搭载半导体发光元件60A的部分,配置在主面11的x方向及y方向的中央。连接布线部101c为经由主面侧连接电极121与第1主面侧布线111A电连接的部分,配置在主面11的y方向的两端部中靠近第2侧面16的端部。连结部101d在y方向上,配置在元件搭载部101b与连接布线部101c之间,沿y方向延伸。
形成在半导体发光元件60A的元件背面60Ar的第2电极62A(都参考图5)经由导电性接合材SD1,与第1布线101A电连接。由此,第2电极62A经由第1布线101A、主面侧连接电极121、第1主面侧布线111A、中间连接电极122、第1背面侧布线112A及背面侧连接电极123,与第1外部电极131电连接。
第2布线102A配置在主面11的y方向的两端部中靠近第1侧面15的端部。第2布线102A具有连接布线部102a、及从连接布线部102a朝y方向延伸的导线连接部102b。
连接布线部102a为经由主面侧连接电极121连接在第2导电层112的部分。在连接布线部102a,与第3实施方式的第1布线101A的凹部101a同样,形成着凹部102c。
半导体发光元件60A的第1电极61A与导线连接部102b通过导线WA连接。由此,第1电极61A经由第2布线102A、主面侧连接电极121、第2主面侧布线111B、中间连接电极122、第2背面侧布线112B及背面侧连接电极123,与第2外部电极132电连接。另外,也可由半导体发光元件60C变更为半导体发光元件60B。
·第2实施方式中,多层衬底10的中间连接电极42A、42B的位置能任意变更。一例中,如果中间连接电极42A从z方向观察,位于与第4外部电极54重合的位置,那么也可与第2侧面16分开配置。此外,如果中间连接电极42B从z方向观察,位于与第1外部电极51重合的位置,那么也可与第1侧面15分开配置。此外,一例中,中间连接电极42A还可以在第2侧面16也露出的方式配置。中间连接电极42B还可以在第1侧面15也露出的方式配置。
·第3实施方式中,导电露出部111Aa、112Aa的x方向的长度也可未达多层衬底10的x方向的长度的1/2。此外,导电露出部111Ba、112Ba的x方向的长度也可未达多层衬底10的x方向的长度的1/2。
·第3实施方式中,导电露出部111Aa的y方向的长度及导电露出部112Aa的y方向的长度这两个长度也可为第1外部电极131的y方向的长度以上。此外,导电露出部111Ba的y方向的长度及导电露出部112Ba的y方向的长度这两个长度也可为第2外部电极132的y方向的长度以上。
·第3实施方式中,导电露出部111Aa的x方向的长度与导电露出部112Aa的x方向的长度分别能任意变更。一例中,导电露出部111Aa的x方向的长度与导电露出部112Aa的x方向的长度也可互不相同。此外,导电露出部111Ba的x方向的长度与导电露出部112Ba的x方向的长度分别能任意变更。一例中,导电露出部111Ba的x方向的长度与导电露出部112Ba的x方向的长度也可互不相同。
·第3实施方式中,导电露出部111Aa的y方向的长度与导电露出部112Aa的y方向的长度分别能任意变更。一例中,导电露出部111Aa的y方向的长度与导电露出部112Aa的y方向的长度也可互不相同。此外,导电露出部111Ba的y方向的长度与导电露出部112Ba的y方向的长度分别能任意变更。一例中,导电露出部111Ba的y方向的长度与导电露出部112Ba的y方向的长度也可互不相同。如此,导电露出部111Aa的y方向的长度与导电露出部112Aa的y方向的长度也可互不相同。导电露出部111Ba的y方向的长度与导电露出部112Ba的y方向的长度也可互不相同。
·各实施方式中,第1导电层31(111)及第2导电层32(112)中的至少一个也可不从反安装面14露出。
·各实施方式中,第1导电层31(111)及第2导电层32(112)中的至少一个也可不从第1侧面15及第2侧面16这两个面露出。
·第1及第2实施方式中,也可省略内侧导电露出部35sb、35rb、36sb、36rb中的至少一个。此外,也可省略外侧导电露出部33s、33r、34s、34r中从安装面13露出的部分中的至少一个。例如,也可为各导电层31、32不从安装面13露出的多层衬底。所述情况下,各导电层31、32从第1侧面15及第2侧面16露出。也就是说,各导电层31、32具有从第1侧面15及第2侧面16露出的导电露出部。所述导电露出部从第1侧面15及第2侧面16中安装面13侧的端缘朝离开安装面13的方向延伸。另外,也可省略各导电层31、32中的一个。
·第2实施方式中,也可省略外侧导电露出部33s、33r、34s、34r及内侧导电露出部35sb、35rb、36sb、36rb。所述情况下,从安装面13露出的中间连接电极42A、42B通过导电性接合材SD1,与电路衬底P10的上表面P11接合。中间连接电极42A、42B与第2实施方式同样,由第1基材10A从z方向覆盖。此外,中间连接电极42A、42B由第2基材10B从z方向覆盖。
·第3实施方式中,导电露出部111Aa、112Aa及导电露出部111Ba、112Ba也可分别不从安装面13露出。导电露出部111Aa、112Aa从第1侧面15露出,导电露出部111Ba、112Ba从第2侧面16露出。
·各实施方式中,也可省略第1导电层31(111)及第2导电层32(112)中的一个。
·各实施方式中,多层衬底10的基材的数量及导电层的数量分别能任意变更。一例中,多层衬底10也可为第1基材10A、第2基材10B、及形成在第1基材10A与第2基材10B之间的导电层的积层构造。
·各实施方式中,密封树脂70从z方向观察,与第1侧面15及第2侧面16这两个面分开而形成,也就是说,密封树脂70以覆盖主面11的一部分的方式形成,但不限于此。一例中,如图40所示,密封树脂70也可以覆盖主面11整体的方式形成。图示的例中,从安装面13观察的密封树脂70的形状是y方向为长边方向,z方向为短边方向的矩形状。
·第1及第2实施方式中,半导体发光元件60B通过包含环氧树脂等的接着材,搭载在第2搭载部21b。接着材可具有导电性,也可不具有导电性。
[附记]
以下记载能从所述各实施方式及所述各变更例掌握的技术性思想。
(附记A1)
一种半导体发光装置,具备:
多层衬底,具有多个基材与导电层;及
半导体发光元件;
所述多层衬底具有:
主面,安装着所述半导体发光元件;
背面,朝向所述主面的相反侧,且形成着外部电极;及
安装面,与所述主面及所述背面这两个面交叉;
所述导电层具有在所述多层衬底的厚度方向上与所述主面及所述背面这两个面分开配置,且从所述安装面露出的导电露出部。
(附记A2)
如附记A1所述的半导体发光装置,其中所述多层衬底具有与所述主面、所述背面、及所述安装面交叉的侧面,
所述导电露出部在所述安装面与所述侧面这两个面露出,
所述导电露出部中从所述安装面露出的部分与从所述侧面露出的部分相连。
(附记A3)
如附记A2所述的半导体发光装置,其中所述导电露出部中从所述侧面露出的部分与所述侧面为齐平面。
(附记A4)
如附记A2或A3所述的半导体发光装置,其中所述多层衬底具有:第1基材,包含所述主面;第2基材,包含所述背面;及第3基材,在所述多层衬底的厚度方向上,配置在所述第1基材与所述第2基材间;
所述导电层具有:第1导电层,形成在所述第1基材与所述第2基材间;及第2导电层,形成在所述第2基材与所述第3基材间;
所述第1导电层具有从所述安装面及所述侧面这两个面露出的第1导电露出部,
所述第2导电层具有从所述安装面及所述侧面这两个面露出的第2导电露出部。
(附记B1)
一种半导体发光装置,具备:多层衬底,具有多个基材与导电层;及
半导体发光元件;
所述多层衬底具有:
主面,安装着所述半导体发光元件;
背面,朝向所述主面的相反侧,形成着外部电极;
安装面,与所述主面及所述背面这两个面交叉;及
侧面,与所述主面、所述背面及所述安装面交叉;
所述多个导电层具有从所述侧面露出的导电露出部,
所述导电露出部从所述侧面中所述安装面侧的端缘朝离开所述安装面的方向延伸。
(附记B2)
如附记B1所述的半导体发光装置,其中所述导电露出部与所述侧面为齐平面。
(附记B3)
如附记B1或B2所述的半导体发光装置,其中所述多层衬底具有:第1基材,包含所述主面;第2基材,包含所述背面;及第3基材,在所述多层衬底的厚度方向上,配置在所述第1基材与所述第2基材间;
所述导电层具有:第1导电层,形成在所述第1基材与所述第2基材间;及第2导电层,形成在所述第2基材与所述第3基材间;
所述第1导电层具有从所述侧面露出的第1导电露出部,
所述第2导电层具有从所述侧面露出的第2导电露出部。
(附记C1)
一种半导体发光装置,它是侧面发光型半导体发光装置,具备:多层衬底,具有多个基材、及形成在所述多个基材间的导电层;及半导体发光元件;
所述导电层在所述多层衬底的厚度方向上分开设置着多个,
所述多层衬底具有:
主面,安装着所述半导体发光元件;
背面,朝向所述主面的相反侧,形成着外部电极;
安装面,与所述主面及所述背面这两个面交叉;及
连接电极,在所述多层衬底的厚度方向上将所述多个导电层连接;
所述连接电极由所述多个基材中构成所述主面的基材,从所述多层衬底的厚度方向覆盖,且从所述安装面露出。
(附记C2)
如附记C1所述的半导体发光装置,其中所述连接电极从所述多层衬底的厚度方向观察,形成为半圆状。
(附记C3)
如附记C1或C2所述的半导体发光装置,其中所述连接电极由所述多个基材中构成所述背面的基材,从所述多层衬底的厚度方向覆盖。
[符号的说明]
1 半导体发光装置
10 多层衬底
10A 第1基材
10B 第2基材
10C 第3基材
11 主面
12 背面
13 安装面
14 反安装面
15 第1侧面(侧面)
16 第2侧面(侧面)
20 布线层
30 导电层
31 第1导电层
32 第2导电层
33s、34s 外侧导电露出部(导电露出部、第1导电露出部、侧面露出部)
34r、34r 外侧导电露出部(导电露出部、第2导电露出部、侧面露出部)
35sa、36sa 外侧导电露出部(导电露出部、第1导电露出部、侧面露出部)
35ra、36ra 外侧导电露出部(导电露出部、第2导电露出部、侧面露出部)
35sb、35rb、35sb、36rb 内侧导电露出部(相反侧导电露出部)
41 主面侧连接电极
42 中间连接电极(连接电极)
43 背面侧连接电极
50 外部电极
60A、60B、60C 半导体发光元件。
Claims (16)
1.一种半导体发光装置,具备:
多层衬底,具有多个基材与导电层;及
半导体发光元件;
所述多层衬底具有:
主面,安装着所述半导体发光元件;
背面,朝向所述主面的相反侧,且形成着外部电极;及
安装面,与所述主面及所述背面这两个面交叉;
所述导电层具有在所述多层衬底的厚度方向上与所述主面及所述背面这两个面分开配置,且从所述安装面露出的导电露出部。
2.根据权利要求1所述的半导体发光装置,其中
所述导电露出部设置着多个,
从所述安装面观察,所述多个导电露出部以在所述多层衬底的厚度方向上互相一致的状态,在与所述多层衬底的厚度方向正交的方向上互相分开排列成一列。
3.根据权利要求2所述的半导体发光装置,其中
所述外部电极设置着多个,
如果将所述多个导电露出部的排列方向设为第1方向,
那么在所述第1方向上,所述多个外部电极互相分开排列,
从所述安装面观察,所述第1方向上,所述多个导电露出部与所述多个外部电极互相一致。
4.根据权利要求3所述的半导体发光装置,其中
所述第1方向上的所述各导电露出部的长度短于所述第1方向上的所述各外部电极的长度。
5.根据权利要求4所述的半导体发光装置,其中
所述多个导电露出部具有:外侧导电露出部,配置在所述第1方向中所述安装面的端部;及内侧导电露出部,配置在所述安装面中比所述外侧导电露出部更内侧;
所述第1方向上的所述内侧导电露出部的长度短于所述第1方向上的所述外侧导电露出部的长度。
6.根据权利要求5所述的半导体发光装置,其中
所述多层衬底具有与所述主面、所述背面、及所述安装面交叉的侧面,
所述外侧导电露出部在所述安装面与所述侧面这两个面中露出。
7.根据权利要求1到6中任一权利要求所述的半导体发光装置,其中
将朝向所述安装面的相反侧的面设为反安装面,
所述导电层具有从所述反安装面露出的相反侧导电露出部,
所述相反侧导电露出部的露出图案与所述导电露出部的露出图案不同。
8.根据权利要求1所述的半导体发光装置,其中
所述多层衬底具有:第1基材,包含所述主面;第2基材,包含所述背面;及第3基材,在所述多层衬底的厚度方向上,配置在所述第1基材与所述第2基材之间;且
所述导电层形成在所述第1基材与所述第2基材之间、及所述第2基材与所述第3基材之间中的至少一个。
9.根据权利要求8所述的半导体发光装置,其中
所述导电层具有:第1导电层,形成在所述第1基材与所述第2基材之间;及第2导电层,形成在所述第2基材与所述第3基材之间;且
所述第1导电层具有从所述安装面露出的第1导电露出部,
所述第2导电层具有从所述安装面露出的第2导电露出部。
10.根据权利要求9所述的半导体发光装置,其中
从所述安装面观察,所述多个第1导电露出部及所述多个第2导电露出部分别以在所述多层衬底的厚度方向上互相一致的状态,在与所述多层衬底的厚度方向正交的方向上互相分开排列,
如果将所述多个第1导电露出部的排列方向设为第1方向,
那么在所述第1方向上,所述外部电极、所述第1导电露出部及所述第2导电露出部互相一致。
11.根据权利要求9或10所述的半导体发光装置,其中
所述多层衬底具有连接电极,所述连接电极在所述多层衬底的厚度方向上贯通所述第3基材,将所述第1导电层与所述第2导电层连接,
所述多层衬底的厚度方向上的所述连接电极的端部形成在与所述主面分开的位置,
所述第1基材以在所述多层衬底的厚度方向上覆盖所述连接电极的方式设置。
12.根据权利要求11所述的半导体发光装置,其中
所述连接电极从所述安装面露出。
13.根据权利要求1到12中任一权利要求所述的半导体发光装置,其中
在所述主面,形成着将所述半导体发光元件电连接的布线层,
从所述多层衬底的厚度方向观察,所述布线层配置在所述主面中与所述安装面分开的位置。
14.根据权利要求1到13中任一权利要求所述的半导体发光装置,其中
所述导电露出部形成为与所述安装面齐平面。
15.根据权利要求1到4中任一权利要求所述的半导体发光装置,其中
所述半导体发光元件为1个,
从所述安装面观察,所述导电露出部以在所述多层衬底的厚度方向上互相一致的状态,在与所述多层衬底的厚度方向正交的方向也就是第1方向上,设置在所述安装面的两端部,
如果将与所述主面、所述背面及所述安装面交叉的面设为侧面,
那么所述导电露出部在所述安装面与所述侧面这两个面露出,
如果将所述各导电露出部中从所述侧面露出的部分设为侧面露出部,将与所述多层衬底的厚度方向及所述第1方向这两个正交的方向设为第2方向,
那么所述侧面露出部从所述安装面延伸到比所述侧面的所述第2方向的中央更远离所述安装面的位置。
16.根据权利要求1到14中任一权利要求所述的半导体发光装置,其中
所述半导体发光元件设置着多个,
所述各半导体发光元件安装在所述主面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-192749 | 2020-11-19 | ||
JP2020192749A JP2022081300A (ja) | 2020-11-19 | 2020-11-19 | 半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114551700A true CN114551700A (zh) | 2022-05-27 |
Family
ID=81586899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111139743.3A Pending CN114551700A (zh) | 2020-11-19 | 2021-09-27 | 半导体发光装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220158055A1 (zh) |
JP (1) | JP2022081300A (zh) |
CN (1) | CN114551700A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP1693552S (zh) * | 2021-04-09 | 2021-08-23 | ||
JP1693553S (zh) * | 2021-04-09 | 2021-08-23 |
-
2020
- 2020-11-19 JP JP2020192749A patent/JP2022081300A/ja active Pending
-
2021
- 2021-09-27 CN CN202111139743.3A patent/CN114551700A/zh active Pending
- 2021-11-16 US US17/455,141 patent/US20220158055A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220158055A1 (en) | 2022-05-19 |
JP2022081300A (ja) | 2022-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305005B2 (en) | Semiconductor light-emitting device | |
US9615461B2 (en) | Wiring module including wiring substrate having border portion separating two side metallic foils and manufacturing method of wiring module | |
US20130001633A1 (en) | Light-emitting element mounting substrate and led package | |
US20130001618A1 (en) | Light-emitting element mounting substrate and led package | |
CN114551700A (zh) | 半导体发光装置 | |
US7791083B2 (en) | Light-emitting diode | |
US20170256478A1 (en) | Wiring substrate and method for manufacturing the same | |
US20150034374A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR100785554B1 (ko) | 발광 장치 및 그 제조 방법 | |
JPH10223817A (ja) | 側面型電子部品の電極構造及びその製造方法 | |
US11532773B2 (en) | Semiconductor light emitting device | |
JP2006310796A (ja) | 多数個取り用配線基板 | |
JP6322828B2 (ja) | 発光モジュールおよび発光装置 | |
WO2015093593A1 (ja) | 電子装置 | |
JP2000036621A (ja) | 側面型電子部品の電極構造 | |
US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
JP2017037863A (ja) | 電子装置 | |
JP7296201B2 (ja) | 半導体発光装置 | |
US20230378415A1 (en) | Semiconductor light-emitting device | |
JP2023105274A (ja) | 半導体発光装置 | |
JP2015149448A (ja) | 発光モジュール、発光装置および発光モジュールの製造方法 | |
JP2023130123A (ja) | 半導体発光装置 | |
CN115500005A (zh) | 电路板及其制作方法 | |
JP4127823B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010123832A (ja) | プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |